專(zhuān)利名稱(chēng)：一種不間斷電源并機(jī)信號(hào)的傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及不間斷電源領(lǐng)域，特別涉及一種不間斷電源并機(jī)信號(hào)的傳 輸方法。
背景技術(shù)：
不間斷電源(Uninterruptible Power Supply, UPS)是一種恒頻、穩(wěn)壓、 純凈、不間斷的高品質(zhì)電源，隨著信息技術(shù)的高速發(fā)展和計(jì)算機(jī)的廣泛應(yīng) 用，它已成為許多重要場(chǎng)合不可缺少的電源裝置。為提高可靠性或者增加 容量，多臺(tái)UPS經(jīng)常需要并聯(lián)工作。并機(jī)信號(hào)的作用是使并機(jī)系統(tǒng)里的各 UPS能夠知道其它機(jī)器的工作狀態(tài)，并根據(jù)這些狀態(tài)，為自身的操作提供 依據(jù)。為了確?？焖偾铱煽康牟⒙?lián)，需要保證大量信息在各UPS之間及時(shí) 可靠的傳輸，且還需要有較長(zhǎng)的傳輸距離，因此目前的并機(jī)通訊， 一般都 是把并機(jī)信號(hào)通過(guò)并行傳輸?shù)姆绞絹?lái)進(jìn)行傳輸。盡管該傳輸方法具有簡(jiǎn)單、 速度快的優(yōu)點(diǎn)，但在傳輸距離、容錯(cuò)和布線(xiàn)等重要的方面都有較大的限制。
在以往的并機(jī)通訊方法里面，信號(hào)都是采用并行的方式進(jìn)行傳輸。如圖 l所示，兩臺(tái)UPS并機(jī)，需要傳輸n (n>l)個(gè)并機(jī)信號(hào)，每一個(gè)信號(hào)通過(guò)二 極管或者類(lèi)似功能的電路在傳輸?shù)耐瑫r(shí)實(shí)現(xiàn)信號(hào)的邏輯與，也就是"線(xiàn)與"， 從而使得每一臺(tái)機(jī)器能夠得到其它機(jī)器的狀態(tài)信息。圖l中Sig—1—Tx和 Sig—n—Tx表示UPS發(fā)送的并機(jī)信號(hào)l和并機(jī)信號(hào)n， Sig_l—Rx和Sig—n—Rx表示 UPS接收的并機(jī)信號(hào)l和并機(jī)信號(hào)n。采用圖l所示的方法進(jìn)行并機(jī)通訊，能 夠快速的進(jìn)行各UPS之間信號(hào)的交互，但所需要信號(hào)線(xiàn)的數(shù)量隨著并機(jī)信號(hào) 數(shù)量的增加而增加，在并機(jī)信號(hào)線(xiàn)數(shù)量大的情況下，布線(xiàn)就會(huì)變得很復(fù)雜, 由此帶來(lái)布線(xiàn)的不方便；而且一旦并機(jī)信號(hào)增加，將不得不重新設(shè)計(jì)硬件 電路，缺少靈活性。另外，并行傳輸過(guò)程中易受干擾，無(wú)法滿(mǎn)足長(zhǎng)距離傳 輸?shù)囊?；更重要的一點(diǎn)是， 一旦某一個(gè)信號(hào)線(xiàn)與其它信號(hào)線(xiàn)短路，或者 與電源/地短路，由于電路的局限性，系統(tǒng)將無(wú)法識(shí)別出來(lái)。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)中的上述問(wèn)題，提出一種不間斷電源并機(jī)信號(hào)傳輸方法，解決現(xiàn)有技術(shù)中布線(xiàn)不便、易受干擾、傳輸距離短且無(wú) 法可靠的識(shí)別并機(jī)線(xiàn)路故障的問(wèn)題。
為達(dá)到上述發(fā)明目的，本發(fā)明采用的技術(shù)方案為 一種不間斷電源并 機(jī)信號(hào)傳輸方法，首先利用邏輯處理單元將并機(jī)信號(hào)串行化處理；然后進(jìn) 行使得各節(jié)點(diǎn)機(jī)器相同性質(zhì)的并機(jī)信號(hào)得以同步傳輸?shù)目偩€(xiàn)式傳輸。
進(jìn)一步的，邏輯處理單元為CPLD或者FPGA或者微控制器。
進(jìn)一步的，各節(jié)點(diǎn)機(jī)器包括主節(jié)點(diǎn)機(jī)器和從節(jié)點(diǎn)機(jī)器，主節(jié)點(diǎn)機(jī)器和 從節(jié)點(diǎn)機(jī)器的區(qū)別可以通過(guò)上電競(jìng)爭(zhēng)獲得，也可以通過(guò)硬件配置獲得。
更進(jìn)一步的，主節(jié)點(diǎn)機(jī)器定時(shí)發(fā)送同步信息，而從節(jié)點(diǎn)機(jī)器實(shí)時(shí)接收 同步信息；主節(jié)點(diǎn)發(fā)送完同步信息而從節(jié)點(diǎn)接收到正確的同步信息以后同 步成功，然后各節(jié)點(diǎn)機(jī)器將按照相同的位順序串行發(fā)送并機(jī)數(shù)據(jù)。
再進(jìn)一步的，同步信息為一串與有效數(shù)據(jù)不會(huì)相同的字符串。 更進(jìn)一步的，總線(xiàn)式傳輸是由"線(xiàn)與"電路單元實(shí)現(xiàn)的。 再進(jìn)一步的，"線(xiàn)與"電路單元為CAN收發(fā)器。 更進(jìn)一步的，總線(xiàn)式傳輸是由"線(xiàn)或"電路單元實(shí)現(xiàn)的。 再進(jìn)一步的，"線(xiàn)或"電路單元為CAN收發(fā)器。
采用本發(fā)明技術(shù)方案的不間斷電源并機(jī)信號(hào)的串行傳輸方法，布線(xiàn)簡(jiǎn) 單，在滿(mǎn)足基本傳輸需求的同時(shí)，抗干擾能力強(qiáng)，能夠保證信號(hào)傳輸?shù)膶?shí) 時(shí)性和傳輸距離，且能夠方便的識(shí)別并機(jī)線(xiàn)路故障。
采用CPLD或者FPGA或者微控制器，可以方便的將并行信號(hào)轉(zhuǎn)換成 為串行信號(hào)，并保證實(shí)時(shí)性，同時(shí)上述邏輯控制器的選用也能夠?qū)崿F(xiàn)多并 機(jī)單元所傳輸有效信號(hào)的同步，比采用離散邏輯器件來(lái)實(shí)現(xiàn)該功能有更高 的效率和經(jīng)濟(jì)性。
在信號(hào)同步方面，出于成本的考慮，信號(hào)的同步?jīng)]有采用額外的同步 線(xiàn)進(jìn)行同步，而是采用一串特殊的字符串作為同步信息，該特殊字符串與 有效數(shù)據(jù)共用總線(xiàn)，但其碼流不會(huì)與有效數(shù)據(jù)的相同，這也就能夠保證各 節(jié)點(diǎn)能夠在連續(xù)不斷的數(shù)據(jù)流中提取出同步信息，從而各節(jié)點(diǎn)在相同的時(shí) 刻發(fā)送相同性質(zhì)的有效數(shù)據(jù)到總線(xiàn)上，并接收總線(xiàn)上的有效信息。同步信息將由主節(jié)點(diǎn)發(fā)送，從節(jié)點(diǎn)只是接收同步信息。主從節(jié)點(diǎn)的劃分可以有效 的規(guī)劃同步機(jī)制，減少總線(xiàn)競(jìng)爭(zhēng)的開(kāi)銷(xiāo)。節(jié)點(diǎn)是主節(jié)點(diǎn)還是從節(jié)點(diǎn)既可以 通過(guò)硬件配置獲得，也可以通過(guò)上電競(jìng)爭(zhēng)獲得。
根據(jù)并機(jī)原理，各節(jié)點(diǎn)的狀態(tài)信息需要進(jìn)行實(shí)時(shí)的綜合。如果在某一
周期時(shí)間T內(nèi)，總線(xiàn)上只能發(fā)送某一節(jié)點(diǎn)的狀態(tài)信息，那對(duì)于N(N^2)臺(tái) 并機(jī)的系統(tǒng)完成一次信息的綜合就需要N*T個(gè)周期時(shí)間。但是如果采用 "線(xiàn)與"或者"線(xiàn)或"電路單元，在一個(gè)周期時(shí)間T內(nèi)，所有的節(jié)點(diǎn)都能 夠發(fā)送自己的狀態(tài)信息，并且利用"線(xiàn)與"或者"線(xiàn)或"電路單元能夠在 同一個(gè)周期時(shí)間內(nèi)獲得最終的綜合信息，這樣的做法就大大節(jié)省了時(shí)間開(kāi) 銷(xiāo)，提高了并機(jī)系統(tǒng)的實(shí)時(shí)性。同時(shí)，采用CAN收發(fā)器能夠?qū)⒉C(jī)信號(hào) 轉(zhuǎn)換成差分信號(hào)，信號(hào)的差分傳輸能極大的增加傳輸距離以及線(xiàn)路抗干擾 能力。當(dāng)然，對(duì)于傳輸距離較短，工作環(huán)境比較好的并機(jī)系統(tǒng)設(shè)計(jì)也可以 采用普通的"線(xiàn)與"或者"線(xiàn)或"電路單元來(lái)替代CAN收發(fā)器，從而能 夠降低設(shè)備的成本。


圖1是現(xiàn)有技術(shù)中并機(jī)信號(hào)并行傳輸原理示意圖2是本發(fā)明具體實(shí)施方式
并機(jī)信號(hào)串行化示意圖3是本發(fā)明具體實(shí)施方式
并機(jī)信號(hào)串行傳輸示意框圖4是本發(fā)明具體實(shí)施方式
信號(hào)同步傳輸示意圖5是本發(fā)明具體實(shí)施方式
CAN物理總線(xiàn)電平示意圖。
具體實(shí)施方式
實(shí)施例一
下面結(jié)合附圖詳細(xì)介紹該方法的實(shí)現(xiàn)。
針對(duì)UPS并機(jī)需求，對(duì)并行離散信號(hào)的串行傳輸需要滿(mǎn)足以下條件
1、 滿(mǎn)足并機(jī)通信的實(shí)時(shí)性，確保并機(jī)系統(tǒng)的正常工作；
2、 需要有合適的傳輸規(guī)范，以便能夠從數(shù)據(jù)流里面提取有效信息；
3、 所實(shí)現(xiàn)的總線(xiàn)具有邏輯"線(xiàn)或"或者"線(xiàn)與"功能，本實(shí)施例以"線(xiàn) 與"為例4、確保組網(wǎng)的方便性、容錯(cuò)性，構(gòu)成的總線(xiàn)具有良好的故障判斷能力。
針對(duì)這些要求，本實(shí)施例采用一種CPLD (復(fù)雜可編程邏輯器件， Complex Programmable Logic Device)和CAN (Controller Area Network,
控制器局部網(wǎng))收發(fā)器來(lái)實(shí)現(xiàn)串行信號(hào)總線(xiàn)式高速傳輸?shù)姆椒ā?br> 本實(shí)施例采用的技術(shù)方案如圖2所示，在并機(jī)系統(tǒng)中，把每一臺(tái)UPS機(jī)器 的并機(jī)信號(hào)轉(zhuǎn)換成串行信號(hào)以后再進(jìn)行總線(xiàn)式傳輸。經(jīng)過(guò)上述的處理，并 機(jī)系統(tǒng)的連線(xiàn)框圖如圖3所示。
由圖3可以看出，上述的做法可以將原本需要的n根信號(hào)線(xiàn)轉(zhuǎn)換成l根或 者2根信號(hào)線(xiàn)(差分傳輸時(shí)需要2根信號(hào)線(xiàn))，大大減少了傳輸線(xiàn)的數(shù)量。
采用上述的并機(jī)信號(hào)串行傳輸方法需要確保滿(mǎn)足上面提到的四個(gè)條件。
對(duì)于傳輸?shù)膶?shí)時(shí)性，盡管串行傳輸比并行傳輸會(huì)有更多的時(shí)間開(kāi)銷(xiāo)，但 通過(guò)合理的協(xié)議安排和傳輸速度的選擇，串行傳輸完全能夠滿(mǎn)足并機(jī)系統(tǒng) 的實(shí)時(shí)性要求，實(shí)現(xiàn)在規(guī)定的時(shí)間內(nèi)完成對(duì)所有并機(jī)信號(hào)的交互。
對(duì)于提取有效信息，如圖4所示，其意思為在同一個(gè)時(shí)鐘周期里面， UPS A和UPS B都發(fā)送的是Sig一l或者Sig—n，要實(shí)現(xiàn)上述的目的就需要 做到UPS A與UPS B的時(shí)鐘同步。為此，本發(fā)明實(shí)施例首先利用CPLD 實(shí)現(xiàn)各UPS的主從機(jī)競(jìng)爭(zhēng)，獲得主機(jī)權(quán)利的機(jī)器將發(fā)送一串與并機(jī)信號(hào)數(shù) 據(jù)不會(huì)相同的字符串作為同步信息，而獲得從機(jī)權(quán)利的UPS將接收主機(jī)發(fā) 送的同步信息。主機(jī)UPS發(fā)送完同步信息，并且從機(jī)UPS接收到正確的 同步信息以后，表示同步成功，各UPS將按照相同順序(Sig一l， Sig_2,...... ,Sig—n)串行發(fā)送并機(jī)數(shù)據(jù)。
而具有邏輯"線(xiàn)或"或者"線(xiàn)與"功能的總線(xiàn)傳輸功能則由CAN收發(fā)器 來(lái)實(shí)現(xiàn)。對(duì)于通用的CAN總線(xiàn)來(lái)說(shuō)，物理上采用差分方式來(lái)傳輸信號(hào)，其 典型的時(shí)序圖如圖5所示，當(dāng)總線(xiàn)電壓差大于0.9V表示通訊信號(hào)的邏輯零電 平(顯性電平)，而總線(xiàn)電壓差小于0.5V時(shí)表示通訊信號(hào)的邏輯高電平(隱 性電平)。CAN收發(fā)器是CAN協(xié)議控制器和物理總線(xiàn)之間的接口。當(dāng)收發(fā)器 的發(fā)送端TXD輸出是高電平時(shí)，如果總線(xiàn)上有其他節(jié)點(diǎn)的發(fā)送端TXD輸出 是低電平，則總線(xiàn)將呈現(xiàn)邏輯低電平，即節(jié)點(diǎn)在總線(xiàn)上的隱性特性被其它 節(jié)點(diǎn)的顯形特性所覆蓋。也就是說(shuō)，CAN收發(fā)器從邏輯上看，具有"線(xiàn)與" 的能力。在通用CAN總線(xiàn)通訊中，各個(gè)總線(xiàn)上的CAN節(jié)點(diǎn)將會(huì)利用總線(xiàn)的顯性特 性來(lái)避免沖突。當(dāng)一個(gè)CAN節(jié)點(diǎn)發(fā)送隱形電平的時(shí)候，如果CAN控制器檢 測(cè)到總線(xiàn)上呈現(xiàn)為顯性電平，將停止自身的發(fā)送行為，以免引起總線(xiàn)上數(shù) 據(jù)的混淆。而本實(shí)施例則恰恰相反，由于電路中只存在CAN收發(fā)器而沒(méi)有 CAN控制器，各節(jié)點(diǎn)能夠同時(shí)發(fā)送自身的并機(jī)信息，而不會(huì)因?yàn)闆_突導(dǎo)致 某些節(jié)點(diǎn)不發(fā)送，同時(shí)利用CAN收發(fā)器的"線(xiàn)與"能力，實(shí)現(xiàn)各并機(jī)信號(hào) 在總線(xiàn)上的實(shí)時(shí)邏輯線(xiàn)與，從而達(dá)到各UPS的并機(jī)信號(hào)實(shí)時(shí)綜合的目的。
從上面的分析可知，并機(jī)信號(hào)由并行傳輸轉(zhuǎn)換成串行傳輸以后，在實(shí)際 并機(jī)線(xiàn)路上傳輸?shù)氖敲}沖信號(hào)，傳輸信號(hào)存在高低電平的變化，因此一旦 CPLD檢測(cè)到接收到的數(shù)據(jù)是持續(xù)恒定的電平，則可以判定該并機(jī)線(xiàn)路已經(jīng) 存在故障；而且由于采用CAN收發(fā)器，并機(jī)線(xiàn)路傳輸?shù)氖遣罘中盘?hào)，在線(xiàn) 路的傳輸距離以及抗干擾性能上都大大優(yōu)于并行傳輸。
綜上所述，該傳輸方法在滿(mǎn)足并機(jī)信號(hào)基本傳輸需求的同時(shí)，能夠保 證信號(hào)傳輸?shù)膶?shí)時(shí)性和傳輸距離，且能夠方便的識(shí)別并機(jī)線(xiàn)路故障。
實(shí)施例二
針對(duì)UPS并機(jī)需求，對(duì)并行離散信號(hào)的串行傳輸需要滿(mǎn)足以下條件
1、 滿(mǎn)足并機(jī)通信的實(shí)時(shí)性，確保并機(jī)系統(tǒng)的正常工作；
2、 需要有合適的傳輸規(guī)范，以便能夠從數(shù)據(jù)流里面提取有效信息；
3、 所實(shí)現(xiàn)的總線(xiàn)具有邏輯"線(xiàn)或"或者"線(xiàn)與"功能，本實(shí)施例以"線(xiàn) 與"為例；
4、 確保組網(wǎng)的方便性、容錯(cuò)性，構(gòu)成的總線(xiàn)具有良好的故障判斷能力。
本實(shí)施例采用FPGA (Field Programmable Gate Array現(xiàn)場(chǎng)可編程邏 輯陣列)和CAN (Controller Area Network,控制器局部網(wǎng))收發(fā)器來(lái)實(shí) 現(xiàn)串行信號(hào)總線(xiàn)式高速傳輸?shù)姆椒?。下面將詳?xì)介紹該方法的實(shí)現(xiàn)。
本實(shí)施例采用的技術(shù)方案如圖2所示，在并機(jī)系統(tǒng)中，F(xiàn)PGA把每一臺(tái)UPS 機(jī)器的并行信號(hào)轉(zhuǎn)換成串行信號(hào)以后再進(jìn)行總線(xiàn)式傳輸。經(jīng)過(guò)上述的處理， 并機(jī)系統(tǒng)的連線(xiàn)框圖如圖3所示。由圖3可以看出，上述的做法可以將原本需要的n根信號(hào)線(xiàn)轉(zhuǎn)換成l根或 者2根信號(hào)線(xiàn)(差分傳輸時(shí)需要2根信號(hào)線(xiàn))，大大減少了傳輸線(xiàn)的數(shù)量。
采用上述的并機(jī)信號(hào)串行傳輸方法需要確保滿(mǎn)足上面提到的四個(gè)條件。
對(duì)于傳輸?shù)膶?shí)時(shí)性，盡管串行傳輸比并行傳輸會(huì)有更多的時(shí)間開(kāi)銷(xiāo)，但 通過(guò)合理的協(xié)議安排和傳輸速度的選擇，串行傳輸完全能夠滿(mǎn)足并機(jī)系統(tǒng) 的實(shí)時(shí)性要求，實(shí)現(xiàn)在規(guī)定的時(shí)間內(nèi)完成對(duì)所有并機(jī)信號(hào)的交互。
對(duì)于提取有效信息，如圖4所示，其意思為在同一個(gè)時(shí)鐘周期里面， UPS A和UPS B都發(fā)送的是Sig—1或者Sig一n，要實(shí)現(xiàn)上述的目的就需要 做到UPS A與UPS B的時(shí)鐘同步。為此，本發(fā)明實(shí)施例首先利用FPGA 實(shí)現(xiàn)各UPS的主從機(jī)競(jìng)爭(zhēng)，獲得主機(jī)權(quán)利的機(jī)器將發(fā)送一串與并機(jī)信號(hào)數(shù) 據(jù)不會(huì)相同的字符串作為同步信息，而獲得從機(jī)權(quán)利的UPS將接收主機(jī)發(fā) 送的同步信息。主機(jī)UPS發(fā)送完同步信息，并且從機(jī)UPS接收到正確的 同步信息以后，表示同步成功，各UPS將按照相同順序(Sig一l, Sig_2,...... ，Sig—n)串行發(fā)送并機(jī)數(shù)據(jù)。
而具有邏輯"線(xiàn)或"或者"線(xiàn)與"功能的總線(xiàn)傳輸功能則由CAN收發(fā)器 來(lái)實(shí)現(xiàn)。對(duì)于通用的CAN總線(xiàn)來(lái)說(shuō)，物理上采用差分方式來(lái)傳輸信號(hào)，其 典型的時(shí)序圖如圖2所示，當(dāng)總線(xiàn)電壓差大于0.9V表示通訊信號(hào)的邏輯零電 平(顯性電平)，而總線(xiàn)電壓差小于0.5V時(shí)表示通訊信號(hào)的邏輯高電平(隱 性電平)。CAN收發(fā)器是CAN協(xié)議控制器和物理總線(xiàn)之間的接口。當(dāng)自身的 TXD輸入是高電平時(shí)，如果總線(xiàn)上有其他節(jié)點(diǎn)的發(fā)送端TXD輸出是低電平， 則總線(xiàn)將呈現(xiàn)邏輯低電平，即自身在總線(xiàn)上的隱性特性被其它節(jié)點(diǎn)的顯形 特性所覆蓋。也就是說(shuō)，CAN收發(fā)器從邏輯上看，具有"線(xiàn)與"的能力。
在通用CAN總線(xiàn)通訊中，各個(gè)總線(xiàn)上的CAN節(jié)點(diǎn)將會(huì)利用總線(xiàn)的顯性特 性來(lái)避免沖突，也就是說(shuō)，當(dāng)一個(gè)CAN節(jié)點(diǎn)自身發(fā)送隱形電平的時(shí)候，如 果CAN控制器檢測(cè)到總線(xiàn)上呈現(xiàn)為顯性電平，將停止自身的發(fā)送行為，以 免引起總線(xiàn)上數(shù)據(jù)的混淆。而本實(shí)施例則恰恰相反，由于電路中只存在CAN 收發(fā)器而沒(méi)有CAN控制器，各節(jié)點(diǎn)能夠同時(shí)發(fā)送自身的并機(jī)信息，而不會(huì) 因?yàn)闆_突導(dǎo)致某些節(jié)點(diǎn)不發(fā)送，同時(shí)利用CAN收發(fā)器的"線(xiàn)與"能力，實(shí) 現(xiàn)各并機(jī)信號(hào)在總線(xiàn)上的實(shí)時(shí)的邏輯線(xiàn)與，從而達(dá)到各UPS的并機(jī)信號(hào)實(shí)時(shí) 綜合的目的。
8由上面的分析可知，并機(jī)信號(hào)由并行傳輸轉(zhuǎn)換成串行傳輸以后，在實(shí)際 并機(jī)線(xiàn)路上傳輸?shù)氖敲}沖信號(hào)，傳輸信號(hào)存在高低電平的變化，因此一旦
FPGA檢測(cè)到接收到的數(shù)據(jù)是持續(xù)恒定的電平，則可以判定該并機(jī)線(xiàn)路已經(jīng) 存在故障；而且由于采用CAN收發(fā)器，并機(jī)線(xiàn)路傳輸?shù)氖遣罘中盘?hào)，在線(xiàn) 路的傳輸距離以及抗干擾性能上都大大優(yōu)于并行傳輸。
綜上所述，該傳輸方法在滿(mǎn)足并機(jī)信號(hào)基本傳輸需求的同時(shí)，能夠保 證信號(hào)傳輸?shù)膶?shí)時(shí)性和傳輸距離，且也能夠方便的識(shí)別并機(jī)線(xiàn)路故障。
此外可以用微控制器或者其它具有邏輯處理能力的IC來(lái)替換CPLD 或者FPGA。也可以用其它具有"線(xiàn)或"或者"線(xiàn)與"功能的電路或者IC 來(lái)替代CAN收發(fā)器。
以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō) 明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù) 領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若 干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1、 一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征在于，首先利用邏輯處理單元將并機(jī)信號(hào)串行化處理；然后進(jìn)行使得各節(jié)點(diǎn)機(jī)器并機(jī)信號(hào)得以同 步傳輸?shù)目偩€(xiàn)式傳輸。
2、 根據(jù)權(quán)利要求1所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征 在于，所述的邏輯處理單元為CPLD或者FPGA或者微控制器。
3、 根據(jù)權(quán)利要求l所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征在 于，所述的各節(jié)點(diǎn)機(jī)器包括主節(jié)點(diǎn)機(jī)器和從節(jié)點(diǎn)機(jī)器，所述的主節(jié)點(diǎn)機(jī)器是 通過(guò)上電競(jìng)爭(zhēng)或者硬件配置獲得。
4. 根據(jù)權(quán)利要求3所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征 在于，所述的主節(jié)點(diǎn)機(jī)器定時(shí)發(fā)送同步信息，而所述的從節(jié)點(diǎn)機(jī)器實(shí)時(shí)接 收同步信息；主節(jié)點(diǎn)發(fā)送完同步信息而從節(jié)點(diǎn)接收到正確的同步信息以后 同步成功，然后各節(jié)點(diǎn)機(jī)器按照相同的位順序串行發(fā)送并機(jī)數(shù)據(jù)。
5、 根據(jù)權(quán)利要求4所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征 在于，所述的同步信息為一串有別于有效數(shù)據(jù)的字符串。
6、 根據(jù)權(quán)利要求1至5中任一所述的一種不間斷電源并機(jī)信號(hào)傳輸方 法，其特征在于，所述的總線(xiàn)式傳輸是由"線(xiàn)與"電路單元實(shí)現(xiàn)的。
7、 根據(jù)權(quán)利要求6所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征 在于，所述的"線(xiàn)與"電路單元為CAN收發(fā)器。
8、 根據(jù)權(quán)利要求1至5中任一所述的一種不間斷電源并機(jī)信號(hào)傳輸方 法，其特征在于，所述的總線(xiàn)式傳輸是由"線(xiàn)或"電路單元實(shí)現(xiàn)的。
9、 根據(jù)權(quán)利要求8所述的一種不間斷電源并機(jī)信號(hào)傳輸方法，其特征 在于，所述的"線(xiàn)或"電路單元為CAN收發(fā)器。
全文摘要
本發(fā)明公開(kāi)了一種不間斷電源并機(jī)信號(hào)傳輸方法，首先利用邏輯處理單元將并機(jī)信號(hào)串行化處理；然后進(jìn)行使得各節(jié)點(diǎn)機(jī)器并機(jī)信號(hào)得以同步傳輸?shù)目偩€(xiàn)式傳輸。采用本發(fā)明技術(shù)方案的不間斷電源并機(jī)信號(hào)的串行傳輸方法，布線(xiàn)簡(jiǎn)單，在滿(mǎn)足基本傳輸需求的同時(shí)，抗干擾能力強(qiáng)，能夠保證信號(hào)傳輸?shù)膶?shí)時(shí)性和傳輸距離，且能夠方便的識(shí)別并機(jī)線(xiàn)路故障。
文檔編號(hào)H02J9/00GK101312302SQ200710109228
公開(kāi)日2008年11月26日 申請(qǐng)日期2007年5月24日 優(yōu)先權(quán)日2007年5月24日
發(fā)明者波 劉, 呂一航, 周黨生, 夏泉波, 王志華 申請(qǐng)人:力博特公司