一種具有源端內(nèi)嵌叉指nmos的ldmos-scr器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的靜電放電保護(hù)領(lǐng)域，涉及一種ESD保護(hù)器件，具體涉及一種具有源端內(nèi)嵌叉指NMOS的LDM0S-SCR的ESD保護(hù)器件，可用于提高片上IC的ESD保護(hù)的可靠性。
【背景技術(shù)】
[0002]ESD(electrostatic discharge)是影響當(dāng)今IC可靠性的重要因素之一C3ESD對(duì)IC造成的電路功能紊亂或柵氧擊穿損壞已引起業(yè)內(nèi)人員的廣泛關(guān)注。ESD在IC中造成的損壞現(xiàn)象主要表現(xiàn)在以下幾個(gè)方面:在半導(dǎo)體器件中因ESD造成介質(zhì)擊穿，導(dǎo)致氧化物薄膜發(fā)生破裂;在IC中因EOS (electrical overstress)或ESD引起內(nèi)部電路局部過(guò)熱，導(dǎo)致金屬導(dǎo)線熔化;在ESD防護(hù)器件中，因寄生的PNPN結(jié)構(gòu)電壓鉗制能力低，導(dǎo)致IC產(chǎn)生閂鎖效應(yīng);或者因ESD使IC內(nèi)部的器件結(jié)構(gòu)存在隱性缺陷，IC雖不立即失效但會(huì)引起斷續(xù)的故障以及長(zhǎng)期可靠性問(wèn)題，所以這種損傷非常微弱，不易發(fā)現(xiàn)，有潛在損傷的風(fēng)險(xiǎn)。IC工業(yè)因ESD導(dǎo)致的國(guó)民經(jīng)濟(jì)損失是一個(gè)非常嚴(yán)重的問(wèn)題。
[0003]近年來(lái)，因?yàn)長(zhǎng)DMOS器件具有結(jié)構(gòu)簡(jiǎn)單、耐高壓、工藝成本低等特點(diǎn)，常用作高壓ESD保護(hù)器件。然而，實(shí)踐證明，LDMOS器件的ESD保護(hù)性能較差，ESD魯棒性較弱，達(dá)不到國(guó)際電工委員會(huì)規(guī)定的電子產(chǎn)品要求人體模型不低于2000V的靜電防護(hù)標(biāo)準(zhǔn)(IEC6000-4-2)。SCR因具有較高的ESD電流魯棒性被認(rèn)為是ESD保護(hù)效率較高的器件之一，但是其維持電壓相對(duì)較低，難以滿足被保護(hù)IC對(duì)ESD保護(hù)器件的諸多要求。與傳統(tǒng)的LDMOS器件相比，LDMOS-SCR器件在ESD應(yīng)力作用下，因具有內(nèi)部寄生的SCR結(jié)構(gòu)，具有很高的電流泄放能力，但維持電壓較低，開(kāi)啟速度較慢。本發(fā)明提供了一種具有源端內(nèi)嵌叉指匪OS的LDM0S-SCR器件的ESD防護(hù)技術(shù)方案，該器件可在SCR路徑開(kāi)啟之前，通過(guò)增強(qiáng)器件源端的電容耦合效應(yīng)，一方面提高器件的觸發(fā)電流，降低器件的觸發(fā)電壓，提高器件的開(kāi)啟速度，增強(qiáng)器件的ESD魯棒性；另一方面，可在源端內(nèi)嵌叉指NMOS延長(zhǎng)器件的電流導(dǎo)通路徑，增大LDM0S-SCR的導(dǎo)通電阻，提高器件維持電壓的前提下，因內(nèi)嵌叉指NMOS的阻容耦合效應(yīng)，提高了器件內(nèi)部電流導(dǎo)通均性性，避免削弱器件的ESD魯棒性。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有SCR結(jié)構(gòu)的ESD保護(hù)器件普遍存在維持電壓過(guò)低、抗閂鎖能力不足等問(wèn)題，本發(fā)明實(shí)例設(shè)計(jì)了一種具有源端內(nèi)嵌叉指匪OS的LDM0S-SCR器件，既充分利用了 SCR器件強(qiáng)魯棒性的特點(diǎn)，又利用了器件源端增加的N+注入?yún)^(qū)、多晶硅柵和薄柵氧化層形成的阻容耦合效應(yīng)，以提高ESD防護(hù)設(shè)計(jì)方案的維持電壓、增強(qiáng)器件的ESD魯棒性。該設(shè)計(jì)器件在ESD脈沖作用下，可通過(guò)綜合權(quán)衡及合理控制NMOS的溝道長(zhǎng)度及相關(guān)版圖參數(shù)，可得到低觸發(fā)電壓、高維持電壓、強(qiáng)ESD魯棒性的可適用于IC電路的ESD保護(hù)器件。
[0005]本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn):
[0006]一種具有源端內(nèi)嵌叉指匪OS的LDMOS-SCR器件，其包括LDMOS-SCR結(jié)構(gòu)的ESD電流泄放路徑和源端內(nèi)嵌叉指NMOS的阻容耦合電流泄放路徑，以提高器件的電流導(dǎo)通均勻性和開(kāi)啟速度，增強(qiáng)器件的ESD魯棒性，提高維持電壓，其特征在于:主要由P襯底、P外延、P阱、N阱、第一N+注入?yún)^(qū)、第二N+注入?yún)^(qū)、第一P+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第二P+注入?yún)^(qū)、第五N+注入?yún)^(qū)、第一場(chǎng)氧隔離區(qū)、第二場(chǎng)氧隔離區(qū)、第三場(chǎng)氧隔離區(qū)、第四場(chǎng)氧隔離區(qū)、第一多晶硅柵、第二多晶硅柵、第三多晶硅柵、第一薄柵氧化層、第二薄柵氧化層和第三薄柵氧化層構(gòu)成；
[0007]所述P外延在所述P襯底的表面區(qū)域；
[0008]在所述P外延的表面區(qū)域從左到右依次設(shè)有所述P阱和所述N阱，所述P阱的左側(cè)邊緣與所述P外延的左側(cè)邊緣相連，所述P阱的右側(cè)與所述N阱的左側(cè)相連，所述N阱的右側(cè)與所述P外延的右側(cè)邊緣相連；
[0009]在所述P阱的表面區(qū)域從左到右依次設(shè)有所述第一場(chǎng)氧隔離區(qū)、所述第一N+注入?yún)^(qū)、所述第一多晶硅柵、所述第一薄柵氧化層、所述第二N+注入?yún)^(qū)、所述第一P+注入?yún)^(qū)、所述第三N+注入?yún)^(qū)、所述第二多晶硅柵、所述第二薄柵氧化層和所述第四N+注入?yún)^(qū)，所述第一多晶硅柵在所述第一薄柵氧化層的上方，所述第二多晶硅柵在所述第二薄柵氧化層的上方；
[0010]所述第一場(chǎng)氧隔離區(qū)的左側(cè)與所述P阱的左側(cè)邊緣相連，所述第一場(chǎng)氧隔離區(qū)的右側(cè)與所述第一 N+注入?yún)^(qū)的左側(cè)相連，所述第一 N+注入?yún)^(qū)的右側(cè)與所述第一薄柵氧化層的左側(cè)相連，所述第一薄柵氧化層的右側(cè)與所述第二 N+注入?yún)^(qū)的左側(cè)相連，所述第二 N+注入?yún)^(qū)的右側(cè)與所述第一 P+注入?yún)^(qū)的左側(cè)相連，所述第一 P+注入?yún)^(qū)的右側(cè)與所述第三N+注入?yún)^(qū)的左側(cè)相連，所述第三N+注入?yún)^(qū)的右側(cè)與所述第二薄柵氧化層的左側(cè)相連，所述第二薄柵氧化層的右側(cè)與所述第四N+注入?yún)^(qū)的左側(cè)相連；
[0011]在所述N阱的表面區(qū)域從左到右依次設(shè)有所述第三場(chǎng)氧隔離區(qū)、所述第二P+注入?yún)^(qū)、所述第二場(chǎng)氧隔離區(qū)、所述第五N+注入?yún)^(qū)和所述第四場(chǎng)氧隔離區(qū)；
[0012]所述第三多晶硅柵在所述第三薄柵氧化層的上方，所述第三薄柵氧化層橫跨在所述P阱和所述N阱的表面部分區(qū)域，所述第三薄柵氧化層的左側(cè)與所述第四N+注入?yún)^(qū)的右側(cè)相連，所述第三薄柵氧化層的右側(cè)與所述第三場(chǎng)氧隔離區(qū)的左側(cè)相連；
[0013]所述第三場(chǎng)氧隔離區(qū)的右側(cè)與所述第二P+注入?yún)^(qū)的左側(cè)相連，所述第二 P+注入?yún)^(qū)的右側(cè)與所述第二場(chǎng)氧隔離區(qū)的左側(cè)相連，所述第二場(chǎng)氧隔離區(qū)的右側(cè)與所述第五N+注入?yún)^(qū)的左側(cè)相連，所述第五N+注入?yún)^(qū)的右側(cè)與所述第四場(chǎng)氧隔離區(qū)的左側(cè)相連，所述第四場(chǎng)氧隔離區(qū)的右側(cè)與所述N阱的右側(cè)邊緣相連；
[0014]所述第一N+注入?yún)^(qū)與第一金屬I相連，所述第一多晶娃柵與第二金屬I相連，所述第二 N+注入?yún)^(qū)與第三金屬I相連，所述第一 P+注入?yún)^(qū)與第四金屬I相連，所述第三N+注入?yún)^(qū)與第五金屬I相連，所述第二多晶硅柵與第六金屬I相連，所述第三多晶硅柵與第七金屬I相連，所述第二 P+注入?yún)^(qū)與第八金屬I相連，所述第五N+注入?yún)^(qū)與第九金屬I相連，所述第二金屬1、所述第三金屬1、所述第四金屬1、所述第五金屬1、所述第六金屬I和所述第七金屬I均與第二金屬2相連；
[0015]所述第一金屬I與第一金屬2相連，用作器件的陰極端；
[0016]所述第八金屬I和所述第九金屬I均與第三金屬2相連，用作器件的陽(yáng)極端。
[0017]本發(fā)明的有益技術(shù)效果為:
[0018](I)在本發(fā)明實(shí)例器件中，設(shè)計(jì)了由所述第二P+注入?yún)^(qū)、所述第五N+注入?yún)^(qū)、所述第三場(chǎng)氧隔離區(qū)、所述第三多晶硅柵、所述第三薄柵氧化層、所述第四N+注入?yún)^(qū)、所述第一P+注入?yún)^(qū)、所述第一N+注入?yún)^(qū)、所述N阱和所述P阱構(gòu)成的一條LDMOS-SCR的ESD電流泄放路徑，以提高器件的ESD魯棒性。
[0019](2)本發(fā)明實(shí)例器件中，設(shè)計(jì)了由所述第一N+注入?yún)^(qū)、所述第二N+注入?yún)^(qū)、所述第一多晶硅柵、所述第一薄柵氧化層、所述第一P+注入?yún)^(qū)、所述第三N+注入?yún)^(qū)、所述第四N+注入?yún)^(qū)、所述第二多晶硅柵、所述第二薄柵氧化層構(gòu)成的內(nèi)嵌叉指匪OS和襯底寄生電阻Rp的阻容耦合電路，以增強(qiáng)器件源端的電容耦合效應(yīng)，降低LDMOS-SCR器件內(nèi)部ESD電流泄放路徑中的電流密度，提高維持電壓。
[0020](3)本發(fā)明實(shí)例器件內(nèi)部可形成兩條ESD電流路徑，當(dāng)ESD脈沖較小時(shí)，電流主要通過(guò)路徑I;當(dāng)ESD脈沖增大到一定值時(shí)，電流主要通過(guò)路徑2，隨著ESD脈沖不斷增大，所述襯底寄生電阻Rp上