具有袋狀部的p隧穿場效應(yīng)晶體管器件的制作方法
【專利摘要】描述了隧穿場效應(yīng)晶體管(TFET)，其包括：具有第一導(dǎo)電類型的漏極區(qū)；具有與第一導(dǎo)電類型相對的第二導(dǎo)電類型的源極區(qū)；使溝道區(qū)在源極區(qū)與漏極區(qū)之間形成的柵極區(qū)；以及設(shè)置在源極區(qū)的結(jié)附近的袋狀部，其中袋狀部的區(qū)由一種材料形成，所述材料具有的一種類型的原子的百分比比源極區(qū)、溝道區(qū)、以及漏極區(qū)中的這種類型的原子的百分比低。
【專利說明】
具有袋狀部的P隧穿場效應(yīng)晶體管器件
【背景技術(shù)】
[0001]在過去的幾十年來，集成電路(1C)中的特征的縮放已經(jīng)成為日益增長的半導(dǎo)體產(chǎn)業(yè)背后的驅(qū)動力。縮放至越來越小的特征實現(xiàn)了半導(dǎo)體芯片的有限基板面上的功能單元的密度增大。例如，縮小的晶體管尺寸允許在芯片上含有更大數(shù)量的存儲器器件，從而導(dǎo)致產(chǎn)品的制作具有增加的處理能力。然而，對不斷增加的處理能力的驅(qū)動并不是沒有問題的。對每個器件的性能和能量消耗進行優(yōu)化的必要性變得越來越重要。
[0002]在1C器件的制造中，隨著器件尺寸繼續(xù)縮小，諸如三柵極晶體管之類的多柵極晶體管變得更加普遍。在常規(guī)過程中，通常在體硅襯底或絕緣體上硅襯底上制作三柵極晶體管。在一些實例中，體硅襯底由于其較低的成本并且因為它們實現(xiàn)了較不復(fù)雜的三柵極制作過程而是優(yōu)選的。然而在體硅襯底上，三柵極晶體管的制作過程在使金屬柵極電極的底部與在晶體管主體的底部處的源極和漏極延伸頂端(即“鰭狀物”)對準時常常遇到問題。當三柵極晶體管形成在體襯底上時，對于最佳柵極控制和減少短溝道效應(yīng)正確的對準是需要的。例如，如果源極和漏極延伸頂端比金屬柵電極深，則可能出現(xiàn)穿通。替代地，如果金屬柵電極比源極和漏極延伸頂端深，那么結(jié)果可以是不需要的柵極電容寄生。很多不同的技術(shù)試圖減少晶體管的泄漏。然而，在泄漏抑制的領(lǐng)域中仍然需要顯著的提高。
[0003]隨著1C中的晶體管的尺寸繼續(xù)減小，到晶體管的電源電壓也必須降低。隨著電源電壓降低，IC中的晶體管的閾值電壓也必須降低。較低的閾值電壓難以在常規(guī)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)中得到，因為隨著閾值電壓減小，接通電流與關(guān)斷電流(1。?/ I〇ff)的比也減小。接通電流指的是當所施加的柵極電壓高于閾值電壓并且被耦合為高達等于電源電壓時穿過M0SFET的電流，并且關(guān)斷電流指的是當所施加的柵極電壓低于閾值電壓并且等于零時穿過M0SFET的電流。
[0004]隧穿場效應(yīng)晶體管(TFET)是有前景的器件，因為它們由于急劇變化的閾下斜率而有希望產(chǎn)生顯著的性能增加和能量消耗降低。當前的TFET器件經(jīng)受在相同的技術(shù)節(jié)點處比 S1-MOSFET更低的電流并且經(jīng)受在關(guān)斷電流期間的寄生源極到漏極隧穿泄漏電流，即減小的接通/關(guān)斷比?！靖綀D說明】
[0005]根據(jù)以下所給出的【具體實施方式】和本公開內(nèi)容的各種實施例的附圖將更充分地理解本公開內(nèi)容的實施例，然而，其不應(yīng)被理解為將本公開內(nèi)容局限于具體的實施例，但僅是為了解釋和理解。
[0006]圖1A示出了顯示M0SFET和TFET的Id相對于Vg的關(guān)系曲線的曲線圖。[〇〇〇7]圖1B示出了顯示使用同質(zhì)結(jié)和異質(zhì)結(jié)的p-TFET和n-TFET的Id相對于Vg的關(guān)系曲線的曲線圖。
[0008]圖2A示出了根據(jù)本公開內(nèi)容的一個實施例的具有諧振袋狀部的異質(zhì)結(jié)P-TFET的截面視圖。
[0009]圖2B示出了根據(jù)本公開內(nèi)容的一個實施例的具有諧振袋狀部的異質(zhì)結(jié)P-TFET的多維視圖。
[0010]圖2C示出了根據(jù)本公開內(nèi)容的一個實施例的具有帶有低帶隙材料的諧振袋狀部的異質(zhì)結(jié)P-TFET的能帶圖。
[0011]圖3A示出了根據(jù)本公開內(nèi)容的一個實施例的顯示當Sn的百分比在應(yīng)變層中相對于弛豫層發(fā)生變化時價帶(VB)偏移的輪廓的曲線圖。
[0012]圖3B示出了根據(jù)本公開內(nèi)容的一個實施例的顯示當Sn的百分比在應(yīng)變層中相對于弛豫層發(fā)生變化時袋狀部中的空穴隧穿質(zhì)量的輪廓的曲線圖。
[0013]圖4示出了根據(jù)本公開內(nèi)容的一個實施例的具有與異質(zhì)結(jié)n-TFET的IV曲線實質(zhì)上相同性能的異質(zhì)結(jié)P-TFET的IV曲線。[〇〇14]圖5示出了根據(jù)本公開內(nèi)容的一個實施例的用于形成p-TFET的方法流程圖。[〇〇15]圖6是根據(jù)本公開內(nèi)容的一個實施例的具有異質(zhì)結(jié)TFET的智能設(shè)備或計算機系統(tǒng)或SoC(片上系統(tǒng))。【具體實施方式】
[0016]實施例描述了實現(xiàn)對稱n型和p型器件特性(例如，Id相對于Vg的關(guān)系曲線)的異質(zhì)結(jié)p-TFET器件(例如，GeSn器件)。在一個實施例中，異質(zhì)結(jié)p-TFET器件具有比GeSn同質(zhì)結(jié)n 型或P型TFET器件更高的電流驅(qū)動(例如，多4倍的電流驅(qū)動)。一些實施例實現(xiàn)了比當前針對基于CMOS的晶體管可行的更低功率的晶體管。
[0017]在以下描述中，討論了許多細節(jié)以提供對本公開內(nèi)容的實施例的更加全面的解釋。然而，對于本領(lǐng)域技術(shù)人員顯而易見的是，可以在沒有這些具體細節(jié)的情況下實踐本公開內(nèi)容的實施例。在其它實例中，以框圖形式而非用細節(jié)示出公知的結(jié)構(gòu)和設(shè)備，以便避免使本公開內(nèi)容的實施例難以理解。
[0018]注意，在實施例的相對應(yīng)的附圖中，用線表示信號。一些線可以較粗，以指示更多成分的信號路徑；和/或一些線可以在一端或多端上具有箭頭，以指示主要的信息流動方向。這種指示并不是要進行限制。相反，結(jié)合一個或多個示例性實施例來使用這些線有助于更容易理解電路或邏輯單元。由設(shè)計需要或偏好決定的任何所表示的信號實際上可以包括可以在任一方向上行進并且可以利用任何適合類型的信號方案來實施的一個或多個信號。
[0019]在整個說明書和權(quán)利要求書中，術(shù)語“連接”意指連接的物體之間的直接電連接， 而沒有任何中間設(shè)備。術(shù)語“耦合”意指連接的物體之間的直接電連接或通過一個或多個無源或有源中間設(shè)備的間接連接。術(shù)語“電路”意指被布置為彼此協(xié)作以提供期望的功能的一個或多個無源和/或有源部件。術(shù)語“信號”意指至少一個電流信號、電壓信號或數(shù)據(jù)/時鐘信號?！耙弧焙汀八觥钡暮x包括復(fù)數(shù)引用?！霸凇小钡暮x包括“在……中”和“在…… 上”。
[0020]術(shù)語“縮放”通常指的是將設(shè)計(方案和布局)從一種工藝技術(shù)轉(zhuǎn)換為另一種工藝技術(shù)。術(shù)語“縮放”通常還指的是在相同的技術(shù)節(jié)點內(nèi)縮小布局和設(shè)備的尺寸。術(shù)語“縮放” 還可以指的是相對于另一個參數(shù)(例如，電源電平)來調(diào)整(例如，減慢)信號頻率。術(shù)語“大體上”、“接近”、“近似”、“附近”、和“大約”通常指的是在目標值的+/-20%內(nèi)。
[0021]除非另外規(guī)定，否則使用序數(shù)詞“第一”、“第二”和“第三”等來描述共同的對象，僅指示指代相同對象的不同實例，并且不是要暗示所描述的對象必須采用時間上、空間上的給定的順序、排名或任何其它方式。
[0022]出于實施例的目的，晶體管是包括漏極端子、源極端子、柵極端子和體端子的場效應(yīng)晶體管的類型。晶體管還包括使用諸如以下的結(jié)構(gòu):三柵極和鰭式、柵極全包圍圓柱體晶體管、TFET、方波、或可以實施TFET的晶體管功能的其它結(jié)構(gòu)。源極和漏極端子可以是相同的端子并且在此處可互換地使用。本領(lǐng)域中的技術(shù)人員將認識到，可以在不脫離本公開內(nèi)容的范圍的情況下使用其它晶體管結(jié)構(gòu)。術(shù)語“N”指示n型晶體管，并且術(shù)語“P”指示p型晶體管。[〇〇23] 圖1A示出了顯示M0SFET和TFET的Id相對于Vg的關(guān)系曲線的曲線圖100。在這個實施例中，曲線100包括柵極電壓值的X軸和漏極電流值(被標準化為溝道寬度)的y軸。曲線 102表示M0SFET的電壓/電流特性，而曲線104表示TFET的電壓/電流特性。[〇〇24]下閾值電壓在常規(guī)M0SFET中難以得到，因為當閾值電壓減小時，接通電流與關(guān)斷電流(1n/1ff)的比也減小。如此處所提到的，1n指的是當所施加的柵極電壓高于閾值電壓并且被耦合為高達等于電源電壓時穿過晶體管的電流，并且1ff指的是當所施加的柵極電壓低于閾值電壓并且等于零伏時穿過晶體管的電流。[〇〇25] M0SFET的閾下斜率(S卩，電流從1ff增加到1。?的速率并且被限定為SS = le3/ [dlogl0(I)/dVg])在室溫下具有60mV/dec的理論限制，意味著電源電壓不能在維持高I〇n/ I〇ff比的同時顯著地減小。任何目標1ff值由晶體管的待機功率要求確定;例如，具有零的理論閾下斜率的晶體管將能夠在給出低待機功率的非常低的施加電壓下操作。1#值對于低功率待機應(yīng)用(例如，移動計算設(shè)備)是重要參數(shù)。
[0026]此外，對于低有功功率應(yīng)用，由于有功功率對電源電壓的強烈依賴性，在較低的電源電壓下操作是有利的；然而，由于60mv/dec的M0SFET閾下斜率限制，當這些晶體管在低電源電壓下操作時，1_明顯更低，因為它可以接近閾值電壓進行操作。此處，曲線102被示出為具有相對低的電流增加，其中需要大約0.5V來切換到1。?。與M0SFET相比較，TFET可以實現(xiàn)較尖銳的接通性能(即，較陡的斜率)和提高的1n/1ff比。[〇〇27]圖1B示出了顯示使用同質(zhì)結(jié)和異質(zhì)結(jié)的p-TFET和n-TFET的Id相對于Vg的關(guān)系曲線的曲線圖120。此處，x軸是柵極電壓(以V為單位)并且y軸是漏極電流Id(以iiA/wii為單位)。曲線圖120示出了兩組曲線一一第一組121a/b和第二組122a/b。此處，第一組包括分別 P型和n型同質(zhì)結(jié)TFET的IV曲線121a和121b。同質(zhì)結(jié)TFET指的是在沒有耦合到源極區(qū)的袋狀部區(qū)并且有沿著器件的相同材料(例如，沿著器件的GeSn材料)的情況下的TFET。IV曲線 121a和121b實質(zhì)上是相同的，這顯示p型和n型同質(zhì)結(jié)TFET類似地運轉(zhuǎn);然而，它們的驅(qū)動電流Id輸出小于n型異質(zhì)結(jié)TFET的驅(qū)動電流Id輸出。此處，第二組包括異質(zhì)結(jié)p型和n型TFET的 IV 曲線 122a 和 122b。[〇〇28]異質(zhì)結(jié)TFET是具有耦合到源極區(qū)的袋狀部的TFET。此處，對TFET使用一種原子類型的合金材料的相同百分比(例如，7.5 %的Sn)。在一個實施例中，在袋狀部區(qū)中的一種原子類型的合金材料的額外百分比(例如，20%的Sn)的情況下，與器件的其余部分相比較，產(chǎn)生在與同質(zhì)結(jié)TFET相比較的來自n型TFET的更高電流輸送(8卩，IV曲線121b顯示在相同Vg下比IV曲線122a/b更高的電流)。然而，當在異質(zhì)結(jié)p型TFET的袋狀部區(qū)中添加相同的20%額外的源極材料時，與器件的其余部分相比較，由異質(zhì)結(jié)P型TFET提供與同質(zhì)結(jié)TFET相比較更低的電流輸送(即，IV曲線121b顯示對于相同Vg的比IV曲線121b和122a/b更低的電流)。
[0029]這個性能是反直觀的，因為在分別具有Sn的較高百分比的異質(zhì)結(jié)n型和p型TFET中形成耦合到源極區(qū)的袋狀部區(qū)被認為是，與同質(zhì)結(jié)TFET的電流驅(qū)動相比較對于相同的Vg增加異質(zhì)結(jié)n型和p型TFET的電流輸出。與p型異質(zhì)結(jié)TFET相比較，n型異質(zhì)結(jié)TFET的這個不對稱的電流性能不是合乎需要的。此處所述的一些實施例實現(xiàn)了對稱的n型和p型異質(zhì)結(jié)TFET 器件特性(即，實質(zhì)上相同的IV曲線)，并且也提供比基于同質(zhì)結(jié)TFET的n型和p型器件更高的驅(qū)動電流(例如，與基于同質(zhì)結(jié)TFET的n型和p型器件的驅(qū)動電流相比較，一些實施例提供了 4倍的驅(qū)動電流)。
[0030]圖2A示出了根據(jù)本公開內(nèi)容的一個實施例的具有諧振袋狀部的異質(zhì)結(jié)P-TFET的截面視圖200。在這個實施例中，p-TFET 200被示為制作于半導(dǎo)體襯底202上;這個半導(dǎo)體襯底可以包括任何適當?shù)陌雽?dǎo)體材料，例如硅(Si)、鍺(Ge)、硅鍺(SiGe)、砷化銦(InAs)、硅鍺 (Sin)、鍺錫(GeSn)、硅鍺錫(SiGeSn)、或任何其它m-V族或I1-VI族半導(dǎo)體。[0〇31 ]襯底202可以是慘雜的、未慘雜的或在其中包含慘雜和未慘雜區(qū)。襯底202也可以包括一個或多個摻雜(n或p)區(qū)；如果它包括多個摻雜區(qū)，則這些區(qū)可以是相同的，或它們可以具有不同的導(dǎo)電性和/或摻雜濃度。這些摻雜區(qū)被稱為“阱”，并且可以用于限定各種器件區(qū)。[〇〇32] 在這個實施例中，p-TFET 200被示出為包括源極區(qū)204、漏極區(qū)206、位于源極區(qū)與漏極區(qū)之間的溝道區(qū)208、以及設(shè)置在溝道區(qū)之上的柵極疊置體，該柵極疊置體包括柵極電介質(zhì)212和柵極導(dǎo)體210 J-TFET源極區(qū)204可以包括摻雜有n型摻雜劑物質(zhì)的半導(dǎo)體材料， 漏極區(qū)206可以包括摻雜有p型摻雜劑物質(zhì)的半導(dǎo)體材料。在一些實施例中，漏極區(qū)206和源極區(qū)204摻雜有相對的載流子。在一個實施例中，為了最佳性能，溝道區(qū)208可以是摻雜的、 輕摻雜的或未摻雜的。高于施加到柵極疊置體的閾值電壓的柵極電壓(Vg)將p-TFET 200從關(guān)斷狀態(tài)切換到接通狀態(tài)。
[0033]當空穴或電子穿過由所施加的柵極電壓調(diào)制的在源極/溝道結(jié)處的勢皇時，出現(xiàn)柵極之下的隧穿。當柵極電壓高時，在源極/溝道結(jié)處的勢皇寬并且隧穿被抑制，從而給出低1ff電流。當柵極電壓低時，勢皇變窄并且隧穿電流高，從而給出1n電流和高1n/1ff比。 這提供了較低的閾下斜率，這允許較低的操作電壓被使用。在這個實施例中，載流子(空穴或電子)在P-TFET的源極/溝道結(jié)處在源極的導(dǎo)帶到溝道區(qū)的價帶之間進行隧穿，其中它們?nèi)菀讉魉偷铰O區(qū)206。勢皇取決于源極處的導(dǎo)帶與p-TFET 200的溝道中的價帶之間的能量分離。在由同質(zhì)材料組成的TFET中的這個能帶分離(其為隧穿勢皇)是那種材料的帶隙。 [〇〇34]因此，與在低電源電壓下的M0SFET相比較，TFET實現(xiàn)了更高的W直?；仡檲D1，與 M0SFET曲線102相比較，曲線104示出了InAs TFET的電壓/電流特性，InAs TFET被示為實現(xiàn)尖銳的接通性能(即，較低的閾下斜率)。然而，如圖1中所示，當電壓高于0.3V時，曲線104趨平?；仡檲D2A，這個曲線取決于源極204與溝道208之間的帶隙。[〇〇35]為了進一步增強p-TFET 200的隧穿電流，異質(zhì)材料214的諧振袋狀部被提供在p-TFET器件的源極/溝道結(jié)處。在一個實施例中，袋狀部214可以包括具有與用于p-TFET 200 的其它部件的半導(dǎo)體材料不同的帶隙的任何半導(dǎo)體材料，例如銻化鎵(GaSb)或InAs。在一個實施例中，選擇袋狀部214的帶隙，以使得與同質(zhì)器件相比較，隧穿勢皇在異質(zhì)器件中降低。[〇〇36] 如以下進一步更詳細討論的，選擇袋狀部214的尺寸以進一步增強p-TFET 200的結(jié)電流(即，增強溝道208中的隧穿電流)，從而使晶體管具有低1ff和高1。?值。1。打由器件的帶隙確定，即帶隙越大，I of f越低;然而，高帶隙也使I on降低。因此，在這個實施例中，p-TFET 200的主體被配置為具有較高的帶隙，而袋狀部214對于低隧穿勢皇在源極/溝道結(jié)處產(chǎn)生較低的帶隙。
[0037]在一個實施例中，金屬接觸部耦合到n+和p+摻雜區(qū)中的每個區(qū)以分別提供源極和漏極接觸部。位于柵極金屬之下的rT摻雜有源區(qū)可以過度延伸，從而形成如圖所示的柵極欠重疊。在一個實施例中，P-TFET是鰭狀結(jié)構(gòu)(雙柵極FET)、三柵極或多柵極、基于圓形或正方形納米線的FET器件。[〇〇38]圖2B示出了根據(jù)本公開內(nèi)容的一個實施例的具有諧振袋狀部的異質(zhì)結(jié)p-TFET的多維視圖220。要指出的是，圖2B的具有與任何其它圖的元件相同的附圖標記(或名稱)的那些元件可以以類似于所描述的方式的任何方式來操作或運行，但不限于此。此處，示出了在柵極之下形成的溝道221(與溝道208相同)。[〇〇39]圖2C示出了根據(jù)本公開內(nèi)容的一個實施例的具有帶有低帶隙材料的諧振袋狀部的異質(zhì)結(jié)P-TFET的能帶圖230。要指出的是，圖2C的具有與任何其它圖的元件相同的附圖標記(或名稱)的那些元件可以以類似于所描述的方式的任何方式來操作或運行，但不限于此。
[0040]此處，x軸是從源極區(qū)206到漏極區(qū)204的距離“X”，并且y軸是以電子伏(eV)為單位的導(dǎo)帶和價帶的能量E。此處，能量刻度上的數(shù)字指示離真空水平的距離。在關(guān)斷狀態(tài)中，存在異質(zhì)結(jié)P-TFET的源極與溝道之間的寬勢皇，并且作為結(jié)果，沒有隧穿出現(xiàn)。此處，當柵極 212耦合到高電源時，關(guān)斷狀態(tài)出現(xiàn)。當柵極電壓超過閾值電壓時，異質(zhì)結(jié)p-TFET的源極與溝道之間的勢皇變得足夠窄以允許相當大的隧穿電流(即，切換到接通狀態(tài))。此處，231顯示具有比器件的其余部分更低的導(dǎo)帶邊緣和更高的價帶邊緣的袋狀部能帶圖；233顯示在袋狀部與溝道之間的過渡處的價帶的突然變化;并且232顯示比漏極中的價帶邊緣更低的源極的價帶邊緣。
[0041]在一個實施例中，袋狀部區(qū)214(其影響由凸塊233指示)為輸送方向上的載流子創(chuàng)建量子阱。在所有能量下，載流子可能不會等同地傳輸穿過這個量子阱。存在最佳能量，為此，傳輸可以增強(或是諧振的)。在不理解諧振水平效應(yīng)可能導(dǎo)致不準確的器件目標(即， 袋狀部材料可以展示與常規(guī)同質(zhì)結(jié)TFET相同或更差的性能)的情況下在p-TFET中實施異質(zhì)材料的袋狀部。在一些實施例中，P-TFET晶體管主體的限制和異質(zhì)結(jié)材料的袋狀部尺寸可以被配置為優(yōu)化諧振狀態(tài)的能級以輸送提高的TFET晶體管特性。
[0042]曲線200示出了具有由來自經(jīng)典的m-V、IV-1V、和IV族(例如，Ge、GaSb)的高摻雜 n型(例如，n++摻雜)材料制成的源極區(qū)的p型TFET的能帶對準。在一個實施例中，漏極區(qū)由高摻雜P型(例如，P++摻雜)材料制成。如圖2B所示的，像這樣的器件中的柵極將通常/理想地全環(huán)繞溝道材料/區(qū)(例如，輕摻雜的)或至少從一側(cè)接觸這個區(qū)。在柵極金屬與溝道材料/區(qū) (例如，輕摻雜的)之間存在電介質(zhì)材料(例如，高K材料)?；仡檲D2C，袋狀部是顯示袋狀部在空間上沿著x軸位于哪里的占位符。
[0043]在一個實施例中，袋狀部214增強驅(qū)動電流，假設(shè)較低的帶隙材料被添加在袋狀部 214中。由于GeSn帶隙隨著Sn的百分比的增加而減小，所以較高百分比的Sn預(yù)期具有較低的帶隙，從而具有較高的驅(qū)動電流。盡管以上的假設(shè)適用于n型異質(zhì)TFET，但與p-TFET的其它區(qū)中的Sn的百分比相比較，p-TFET的袋狀部214中的Sn的百分比增加會減小驅(qū)動電流，甚至使驅(qū)動電流低于來自同質(zhì)結(jié)P-TFET的驅(qū)動電流。根據(jù)一個實施例，參考圖3A-B解釋并解決了這種異常現(xiàn)象。[〇〇44]圖3A示出了根據(jù)本公開內(nèi)容的一個實施例的顯示當Sn的百分比在應(yīng)變層中相對于弛豫層發(fā)生變化時價帶(VB)偏移的輪廓的曲線圖300。此處，x軸是應(yīng)變層(S卩，袋狀部214 區(qū))中的Sn的百分比，并且y軸是弛豫層(S卩，源極206、溝道221、漏極204區(qū)而不是袋狀部 214)中的Sn的百分比。盡管參考Sn解釋了實施例，但可以使用其它元素和/或化合物。例如， 如SnS1、InGaAs的材料可以通過改變化合物的一個原子的原子百分比而具有類似的性能。 [〇〇45]點劃線301示出了當袋狀部214中的Sn的百分比等于弛豫層中的Sn的百分比時的 VB。此處，袋狀部區(qū)214是應(yīng)變區(qū)，而源極、溝道、和漏極區(qū)是弛豫層。點劃線301上的一個特定點被示出為交叉點304 偏移在302和303的方向上產(chǎn)生輪廓，從而導(dǎo)致較大的VB偏移。 當袋狀部區(qū)214中的Sn的百分比相對于弛豫層中的Sn的百分比(在這個示例中，弛豫層中的 Sn的百分比被保持在7.5 % )增加到20 % (S卩，在交叉點306處)時，袋狀部區(qū)214的帶隙減小 (例如，減小了 125mV)交叉點304處的袋狀部區(qū)214的帶隙。
[0046]如以上所討論的，減小袋狀部區(qū)214中的帶隙預(yù)期會增加p-TFET的驅(qū)動電流。從曲線圖300的另一感興趣的觀察是，當袋狀部區(qū)214中的Sn的百分比相對于弛豫層中的Sn的百分比減小到0% (即，在交叉點305處)時，袋狀部區(qū)214的帶隙也減小。然而，隧穿質(zhì)量的效應(yīng)不只通過曲線圖300被理解。正如帶隙影響隧穿電流一樣，空穴的隧穿質(zhì)量也影響隧穿電流 (BP，驅(qū)動電流)。[〇〇47]圖3B示出了根據(jù)本公開內(nèi)容的一個實施例的顯示當Sn的百分比在應(yīng)變層中相對于弛豫層發(fā)生變化時袋狀部中的空穴隧穿質(zhì)量的輪廓的曲線圖320。要指出的是，圖3B的具有與任何其它圖的元件相同的附圖標記(或名稱)的那些元件可以以類似于所描述的方式的任何方式來操作或運行，但不限于此。此處，x軸是應(yīng)變層(即，袋狀部214區(qū))中的Sn的百分比，并且y軸是弛豫層(即，源極206、溝道221、漏極204區(qū)而不是袋狀部214)中的Sn的百分比。
[0048]在322的方向上的袋狀部區(qū)214中的空穴隧穿質(zhì)量的輪廓產(chǎn)生較高的質(zhì)量，而在 323的方向上的袋狀部區(qū)214中的空穴隧穿質(zhì)量的輪廓產(chǎn)生較低的質(zhì)量。繼續(xù)圖3A的示例， 通過對應(yīng)變層(即，袋狀部區(qū)214)選擇20%的Sn并且對弛豫層保持Sn的百分比為7.5% (如由交叉點306所示)，袋狀部區(qū)214中的空穴隧穿質(zhì)量變得更高(如由交叉點326所示)。袋狀部區(qū)214中的高空穴隧穿質(zhì)量減小隧穿電流。在這個示例中，袋狀部區(qū)214中的高空穴隧穿質(zhì)量對隧穿電流的影響比由袋狀部區(qū)214中的20 % Sn(與弛豫區(qū)中的Sn的百分比相比較)實現(xiàn)的較低帶隙的影響更占主導(dǎo)地位。此處，空穴質(zhì)量從例如大約〇.lmo增加了2.3倍到大約 0.23m〇,其中mo是自由電子質(zhì)量。[〇〇49]當袋狀部區(qū)214中的Sn的百分比減小并且變得等于弛豫區(qū)中的Sn的百分比(例如， 如由交叉點324所示的7.5 % )時，袋狀部214中的空穴隧穿質(zhì)量減小，這幫助增加隧穿電流， 但當Sn的百分比處于交叉點304處時袋狀部區(qū)214中的帶隙增加。對于相同的所施加?xùn)艠O電壓，較高的帶隙減小隧穿電流。注意，交叉點324指的是基于同質(zhì)結(jié)的TFET，其中袋狀部區(qū)中的Sn的百分比與在弛豫層中的Sn的百分比相同。
[0050]在一個實施例中，當與弛豫區(qū)中的Sn的百分比(例如，如由交叉點325所示的7.5%)相比較袋狀部區(qū)214中的Sn的百分比進一步減小(例如，到0%)時，袋狀部區(qū)214中的空穴隧穿質(zhì)量減小，但當Sn的百分比處于交叉點305處時袋狀部區(qū)214中的帶隙也減小。在這個實施例中，袋狀部214中的低空穴隧穿質(zhì)量對隧穿電流的影響比由袋狀部區(qū)214中的 0 % Sn(與弛豫區(qū)中的Sn的百分比(S卩7.5 % )相比較)實現(xiàn)的較低帶隙的影響更不占主導(dǎo)地位。P-TFET的這個實施例的技術(shù)效應(yīng)是，穿過袋狀部區(qū)214的隧穿電流增大并且變得與異質(zhì)結(jié)n-TFET的隧穿電流實質(zhì)上相同。[〇〇511在一個實施例中，當在袋狀部區(qū)214中將Sn的百分比保持在0%時，并且進一步增加弛豫層中的Sn的百分比(例如，將其增加到高于7.5 %到10 % )時，進一步增大了p-TFET器件的隧穿電流。[〇〇52]圖4示出了根據(jù)本公開內(nèi)容的一個實施例的具有與異質(zhì)結(jié)n-TFET的IV曲線實質(zhì)上相同性能的異質(zhì)結(jié)P-TFET的IV曲線400。此處，x軸是柵極電壓(V)，并且y軸是以iiA/wii為單位的漏極電流Id。同質(zhì)結(jié)n-TFET和p-TFET的Id由IV曲線401示出。在應(yīng)變區(qū)(S卩，袋狀部區(qū) 214)中使用0%Sn和在弛豫層中使用10%Sn的異質(zhì)結(jié)p-TFET的Id由IV曲線402示出。在應(yīng)變區(qū)(即，袋狀部區(qū))中使用20%Sn和在弛豫層中使用7.5%Sn的異質(zhì)結(jié)n-TFET的Id由IV曲線 403示出。在這個實施例中，p-TFET的電流驅(qū)動變得與跨柵極電壓的n-TFET的電流驅(qū)動實質(zhì)上相同。在這個示例中，異質(zhì)結(jié)TFET實現(xiàn)比使用7.5 %的Sn的同質(zhì)結(jié)TFET高3.8倍的電流驅(qū)動。[〇〇53]圖5示出了根據(jù)本公開內(nèi)容的一個實施例的用于形成p-TFET的方法流程圖500。盡管以特定的順序示出了參考圖5的流程圖中的方框，但可以修改動作的順序。因此，所示實施例可以按不同的順序執(zhí)行，并且一些動作/方框可以并行地執(zhí)行。根據(jù)一些實施例，圖5中所列出的一些方框和/或操作是可選的。所呈現(xiàn)的方框的編號是為了清楚的目的并且并不是要規(guī)定各種方框必須出現(xiàn)的操作的順序。另外，可以在各種組合中利用根據(jù)各種流程的操作。[〇〇54]在方框501，形成具有第一導(dǎo)電類型的漏極區(qū)204(即，p+摻雜區(qū))。在方框502,形成具有第二導(dǎo)電類型的源極區(qū)206(即，n+摻雜區(qū))。在方框503,形成柵極區(qū)212以在將電壓施加在柵極上時引起溝道區(qū)的形成。在方框504,在源極區(qū)204的結(jié)附近形成袋狀部區(qū)504,其中，袋狀部區(qū)214由具有比源極、漏極、以及溝道區(qū)的一種類型的原子的百分比(例如，源極、 漏極、以及溝道區(qū)具有10%的Sn)更低百分比的一種類型的原子(例如，0%的Sn)的材料(例如，Sn)形成。[〇〇55]圖6是根據(jù)本公開內(nèi)容的一個實施例的具有TFET的智能設(shè)備或計算機系統(tǒng)或SoC (片上系統(tǒng))。要指出的是，圖6的具有與任何其它圖的元件相同的附圖標記(或名稱)的那些元件可以以類似于所描述的方式的任何方式來操作或運行，但不限于此。
[0056]圖6示出了移動設(shè)備的實施例的框圖，其中，可以使用平面接口連接器。在一個實施例中，計算設(shè)備1700代表移動計算設(shè)備，例如計算平板電腦、移動電話或智能電話、支持無線的電子閱讀器、或其它無線移動設(shè)備?？梢岳斫獾氖?，總體上示出了某些部件，而未在計算設(shè)備1700中示出這種設(shè)備的所有部件。[〇〇57]在一個實施例中，計算設(shè)備1700包括具有參考所討論的實施例而描述的TFET的第一處理器1710。計算設(shè)備1700的其它框也可以包括參考實施例所描述的TFET。本公開內(nèi)容的各個實施例還可以包括1770內(nèi)的網(wǎng)絡(luò)接口，例如無線接口，以使系統(tǒng)實施例可以被并入到例如蜂窩電話或個人數(shù)字助理的無線設(shè)備中。
[0058] 在一個實施例中，處理器1710(和/或處理器1790)可以包括一個或多個物理設(shè)備， 例如:微處理器、應(yīng)用處理器、微控制器、可編程邏輯器件、或其它處理模塊。由處理器1710 執(zhí)行的處理操作包括操作平臺或操作系統(tǒng)的執(zhí)行，在所述操作平臺或操作系統(tǒng)上執(zhí)行應(yīng)用程序和/或設(shè)備功能。處理操作包括與同人類用戶或其它設(shè)備的1/〇(輸入/輸出)有關(guān)的操作、與功率管理有關(guān)的操作、和/或與將計算設(shè)備1700連接到另一個設(shè)備有關(guān)的操作。處理操作還可以包括與音頻I/O和/或顯示I/O有關(guān)的操作。[〇〇59]在一個實施例中，計算設(shè)備1700包括音頻子系統(tǒng)1720,音頻子系統(tǒng)1720代表與向計算設(shè)備提供音頻功能相關(guān)聯(lián)的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅(qū)動器、 編碼解碼器)部件。音頻功能可以包括揚聲器和/或耳機輸出、以及麥克風輸入。用于這種功能的設(shè)備可以被集成到計算設(shè)備1700中，或被連接到計算設(shè)備1700。在一個實施例中，用戶通過提供由處理器1710接收并處理的音頻命令來與計算設(shè)備1700交互。
[0060]顯示子系統(tǒng)1730代表為用戶提供視覺和/或觸覺顯示以用于與計算設(shè)備1700交互的硬件(例如，顯示設(shè)備)和軟件(例如，驅(qū)動器)部件。顯示子系統(tǒng)1730包括顯示接口 1732， 顯示接口 1732包括用于向用戶提供顯示的特定屏幕或硬件設(shè)備。在一個實施例中，顯示接口 1732包括與處理器1710分開的邏輯單元，以執(zhí)行與顯示有關(guān)的至少一些處理。在一個實施例中，顯示子系統(tǒng)1730包括向用戶提供輸出和輸入兩者的觸摸屏(或觸摸板)設(shè)備。[00611 I/O控制器1740代表與同用戶的交互有關(guān)的硬件設(shè)備和軟件部件。I/O控制器1740 能夠操作用于管理硬件，所述硬件是音頻子系統(tǒng)1720和/或顯示子系統(tǒng)1730的部分。另外， I/O控制器1740示出了用于連接到計算設(shè)備1700的附加設(shè)備的連接點，用戶可以通過該附加設(shè)備與系統(tǒng)交互。例如，可以附接到計算設(shè)備1700的設(shè)備可以包括麥克風設(shè)備、揚聲器或立體聲系統(tǒng)、視頻系統(tǒng)或其它顯示設(shè)備、鍵盤或輔助鍵盤設(shè)備、或與諸如讀卡器或其它設(shè)備等特定應(yīng)用一起使用的其它I/O設(shè)備。[〇〇62] 如上所述，I/O控制器1740可以與音頻子系統(tǒng)1720和/或顯示子系統(tǒng)1730交互。例如，通過麥克風或其它音頻設(shè)備的輸入可以為計算設(shè)備1700的一個或多個應(yīng)用或功能提供輸入或命令。另外，替代顯示輸出，或者除了顯示輸出之外，可以提供音頻輸出。在另一個示例中，如果顯示子系統(tǒng)1730包括觸摸屏，那么顯示設(shè)備也可以充當輸入設(shè)備，所述輸入設(shè)備可以至少部分地由I/O控制器1740來管理。在計算設(shè)備1700上還可以存在附加的按鈕或開關(guān)，以提供由I/O控制器1740管理的I/O功能。[〇〇63] 在一個實施例中，I/O控制器1740管理諸如如下設(shè)備:加速度計、照相機、光傳感器或其它環(huán)境傳感器、或可以包括在計算設(shè)備1700中的其它硬件。輸入可以是直接用戶交互的部分、以及向系統(tǒng)提供環(huán)境輸入以影響其操作(例如，對噪聲的濾波、針對亮度檢測來調(diào)整顯示、給相機應(yīng)用閃光等、或其它特征)。[〇〇64] 在一個實施例中，計算設(shè)備1700包括功率管理1750,功率管理1750管理電池用電量、電池的充電、以及與節(jié)能操作有關(guān)的特征。存儲器子系統(tǒng)1760包括用于在計算設(shè)備1700 中存儲信息的存儲器設(shè)備。存儲器可以包括非易失性(在中斷對存儲器設(shè)備的供電的情況下，狀態(tài)不改變)和/或易失性(在中斷對存儲器設(shè)備的供電的情況下，狀態(tài)不確定)存儲器設(shè)備。存儲器子系統(tǒng)1760可以存儲應(yīng)用數(shù)據(jù)、用戶數(shù)據(jù)、音樂、相片、文檔、或其它數(shù)據(jù)、以及與執(zhí)行計算設(shè)備1700的應(yīng)用和功能有關(guān)的系統(tǒng)數(shù)據(jù)(無論是長期的或是暫時的)。
[0065]實施例的元件還被提供為用于存儲計算機可執(zhí)行指令(例如，用于實施本文中所討論的任何其它過程的指令)的機器可讀介質(zhì)(例如，存儲器1760)。機器可讀介質(zhì)(例如，存儲器1760)可以包括但不限于:閃速存儲器、光盤、CD-ROM、DVD ROM、RAM、EPROM、EEPR0M、磁卡或光卡、相變存儲器(PCM)、或適合于存儲電子或計算機可執(zhí)行指令的其它類型的機器可讀介質(zhì)。例如，本公開內(nèi)容的實施例可以作為計算機程序(例如，B1S)被下載，可以經(jīng)由通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)通過數(shù)據(jù)信號的方式將計算機程序從遠程計算機 (例如，服務(wù)器)傳輸?shù)秸埱笥嬎銠C(例如，客戶)。[〇〇66]連接1770包括硬件設(shè)備(例如，無線和/或有線連接器和通信硬件)和軟件部件(例如，驅(qū)動器、協(xié)議堆棧)，以使計算設(shè)備1700能夠與外部設(shè)備進行通信。計算設(shè)備1700可以是單獨的設(shè)備，例如其它計算設(shè)備、無線接入點或基站、以及諸如耳機、打印機、或其它設(shè)備等外圍設(shè)備。[〇〇67]連接1770可以包括多個不同類型的連接。概括地說，計算設(shè)備1700被示出為具有蜂窩式連接1772和無線連接1774。蜂窩式連接1772通常指代由無線運營商提供的蜂窩式網(wǎng)絡(luò)連接，例如經(jīng)由GSM(全球移動通信系統(tǒng))或變體或衍生物、CDMA(碼分多址)或變體或衍生物、TDM(時分復(fù)用)或變體或衍生物、或其它蜂窩服務(wù)標準所提供的蜂窩式網(wǎng)絡(luò)連接。無線連接(或無線接口)1774指代非蜂窩式無線連接，并且可以包括個域網(wǎng)(例如藍牙、近場等)、 局域網(wǎng)(例如W1-Fi)、和/或廣域網(wǎng)(例如WiMax)、或其它無線通信。[〇〇68]外圍連接1780包括用于進行外圍連接的硬件接口和連接器、以及軟件部件(例如， 驅(qū)動器，協(xié)議堆棧)?？梢岳斫獾氖?，計算設(shè)備1700既可以是至其它計算設(shè)備的外設(shè)設(shè)備 (“至” 1782)、也可以具有連接到它的外圍設(shè)備(“來自” 1784)。計算設(shè)備1700通常具有用于連接到其它計算設(shè)備的“對接”連接器，以用于例如管理(例如，下載和/或上傳、改變、同步) 計算設(shè)備1700上的內(nèi)容的目的。另外，對接連接器可以允許計算設(shè)備1700連接到允許計算設(shè)備1700控制輸出到例如影音系統(tǒng)或其它系統(tǒng)的內(nèi)容的特定的外圍設(shè)備。
[0069]除了專用的對接連接器或其它專用的連接硬件以外，計算設(shè)備1700可以經(jīng)由常見的或基于標準的連接器來進行外圍連接1780。常見的類型可以包括通用串行總線(USB)連接器(其可以包括任何數(shù)量的不同硬件接口)、包括微型顯示端口(MDP)的顯示端口、高清晰度多媒體接口(HDMI)、火線或其它類型。
[0070]在說明書中對“實施例”、“一個實施例”、“一些實施例”、或“其它實施例”的引用意指結(jié)合實施例所描述的特定特征、結(jié)構(gòu)或特性包括在至少一些實施例中，而不一定包括在所有實施例中?！皩嵤├?“一個實施例”或“一些實施例”的多處出現(xiàn)不一定全都指代同一實施例。如果說明書陳述“可以”、“可能”、或“能夠”包括部件、特征、結(jié)構(gòu)、或特性，則不需要包括特定的部件、特征、結(jié)構(gòu)或特性。如果說明書或權(quán)利要求書提及“一”元件，那么這并非意指僅存在元件中的一個元件。如果說明書或權(quán)利要求書提及“附加”元件，那么這并不排除存在多于一個附加元件。[〇〇71]此外，特定特征、結(jié)構(gòu)、功能或特性可以以任何適合的方式結(jié)合到一個或多個實施例中。例如，第一實施例可以與第二實施例在與這兩個實施例相關(guān)聯(lián)的特定特征、結(jié)構(gòu)、功能或特性不相互排斥的任何地方進行結(jié)合。
[0072]盡管已經(jīng)結(jié)合本公開內(nèi)容的特定實施例對本公開內(nèi)容進行了描述，但是鑒于前述描述，對于本領(lǐng)域技術(shù)人員而言，對這些實施例的許多替換、修改和變形將是顯而易見的。例如，其它存儲器架構(gòu)(例如，動態(tài)RAM(DRAM))可以使用所討論的實施例。本公開內(nèi)容的實施例旨在包含落入所附權(quán)利要求書的寬泛范圍內(nèi)的所有這種替代、修改和變形。
[0073]另外，為了圖示和討論簡單，并且為了不使本公開內(nèi)容難以理解，可以或可以不在所呈現(xiàn)的圖中顯示與集成電路(1C)芯片和其它部件的公知的電源/接地連接。此外，為了避免使本公開內(nèi)容難以理解，并且還鑒于關(guān)于這種框圖布置的實施方式的細節(jié)高度依賴要實施本公開內(nèi)容的平臺的事實(即，這種細節(jié)應(yīng)該完全在本領(lǐng)域技術(shù)人員的見識內(nèi))，可以用框圖的形式顯示布置。在闡述了具體細節(jié)(例如，電路)以便于描述本公開內(nèi)容的示例性實施例的情況下，對于本領(lǐng)域技術(shù)人員顯而易見的是，可以在沒有這些具體細節(jié)或在這些具體細節(jié)發(fā)生改變的情況下實踐本公開內(nèi)容。因此，說明書被認為是說明性的而非限制性的。
[0074]以下示例屬于進一步的實施例。示例中的細節(jié)可以在一個或多個實施例中的任何地方使用。還可以針對方法或過程來實施本文中所描述的裝置中的所有可選的特征。
[0075]例如，提供了隧穿場效應(yīng)晶體管(TFET)，其包括:具有第一導(dǎo)電類型的漏極區(qū)；具有與第一導(dǎo)電類型相對的第二導(dǎo)電類型的源極區(qū)；使溝道區(qū)在源極區(qū)與漏極區(qū)之間形成的柵極區(qū)；以及設(shè)置在源極區(qū)的結(jié)附近的袋狀部，其中袋狀部的區(qū)由一種材料形成，該材料具有的一種類型的原子的百分比比源極區(qū)、溝道區(qū)、以及漏極區(qū)中的這種類型的原子的百分比低。[〇〇76]在一個實施例中，材料來自于周期表的m-V族。在一個實施例中，材料是Sn，并且其中袋狀部中的Sn的百分比實質(zhì)上為零，并且其中源極區(qū)、溝道區(qū)和漏極區(qū)中的Sn的百分比為10%。在一個實施例中，袋狀部中的材料具有這樣的百分比，以便于降低隧穿質(zhì)量并且減小袋狀部的帶隙。在一個實施例中，第一導(dǎo)電類型是P型并且第二導(dǎo)電類型是n型。在一個實施例中，TFET是p型TFET。在一個實施例中，TFET是FinTFET、三柵極、或基于正方形非線 (square non-wire based)的器件。[〇〇77]在另一個示例中，提供了形成p型TFET的方法，其包括:形成具有第一導(dǎo)電類型的漏極區(qū)；形成具有與第一導(dǎo)電類型相對的第二導(dǎo)電類型的源極區(qū)；形成使溝道區(qū)在源極區(qū)與漏極區(qū)之間形成的柵極區(qū)；以及形成設(shè)置在源極區(qū)的結(jié)附近的袋狀部，其中袋狀部的區(qū)由一種材料形成，該材料具有的一種類型的原子的百分比比源極區(qū)、溝道區(qū)、以及漏極區(qū)中的這種類型的原子的百分比低。[〇〇78]在一個實施例中，材料來自于周期表的m-V族。在一個實施例中，材料是Sn，并且其中袋狀部中的Sn的百分比實質(zhì)上為零，并且其中源極區(qū)、溝道區(qū)和漏極區(qū)中的Sn的百分比為10%。在一個實施例中，袋狀部中的材料具有這樣的百分比，以便于降低隧穿質(zhì)量并且減小袋狀部的帶隙。在一個實施例中，第一導(dǎo)電類型是P型并且第二導(dǎo)電類型是n型。在一個實施例中，TFET是p型TFET。在一個實施例中，TFET是FinTFET、三柵極、或基于正方形非線的器件。[〇〇79]在另一個示例中，提供了一種系統(tǒng)，其包括:存儲器;耦合到存儲器的處理器，該處理器具有根據(jù)以上所討論的TFET的TFET;以及用于允許處理器與另一設(shè)備通信的無線天線。在一個實施例中，系統(tǒng)還包括顯示單元。在一個實施例中，顯示單元是觸摸屏。
[0080]提供了允許讀者確定技術(shù)公開的本質(zhì)和要點的摘要。摘要在理解其將不用于限制權(quán)利要求的范圍或含義的情況下被提交。所附權(quán)利要求由此被并入【具體實施方式】中，每個權(quán)利要求作為其自身的單獨實施例。
【主權(quán)項】
1.一種隧穿場效應(yīng)晶體管(TFET)，包括:漏極區(qū)，所述漏極區(qū)具有第一導(dǎo)電類型；源極區(qū)，所述源極區(qū)具有與所述第一導(dǎo)電類型相對的第二導(dǎo)電類型；柵極區(qū)，所述柵極區(qū)使溝道區(qū)在所述源極區(qū)與所述漏極區(qū)之間形成；以及 袋狀部，所述袋狀部設(shè)置在所述源極區(qū)的結(jié)附近，其中，所述袋狀部的區(qū)由一種材料形 成，所述材料具有的一種類型的原子的百分比比所述源極區(qū)、所述溝道區(qū)、以及所述漏極區(qū) 中的所述一種類型的原子的百分比低。2.根據(jù)權(quán)利要求1所述的TFET，其中，所述材料來自于周期表的m-V族。3.根據(jù)權(quán)利要求1所述的TFET，其中，所述材料是Sn，并且其中，所述袋狀部中的Sn的百 分比實質(zhì)上為零，并且其中，所述源極區(qū)、所述溝道區(qū)、以及所述漏極區(qū)中的Sn的百分比為 10%〇4.根據(jù)權(quán)利要求1所述的TFET，其中，所述袋狀部中的所述材料具有這樣的百分比，以 便于降低隧穿質(zhì)量并且減小所述袋狀部的帶隙。5.根據(jù)權(quán)利要求1所述的TFET，其中，所述第一導(dǎo)電類型是p型并且所述第二導(dǎo)電類型 是n型。6.根據(jù)權(quán)利要求1所述的TFET，其中，所述TFET是p型TFET。7.根據(jù)權(quán)利要求1所述的TFET，其中，所述TFET是FinTFET、三柵極、或基于正方形非線 的器件。8.—種形成p型TFET的方法，所述方法包括:形成漏極區(qū)，所述漏極區(qū)具有第一導(dǎo)電類型；形成源極區(qū)，所述源極區(qū)具有與所述第一導(dǎo)電類型相對的第二導(dǎo)電類型；形成柵極區(qū)，所述柵極區(qū)使溝道區(qū)在所述源極區(qū)與所述漏極區(qū)之間形成；以及 形成袋狀部，所述袋狀部設(shè)置在所述源極區(qū)的結(jié)附近，其中，所述袋狀部的區(qū)由一種材 料形成，所述材料具有的一種類型的原子的百分比比所述源極區(qū)、所述溝道區(qū)、以及所述柵 極區(qū)中的所述一種類型的原子的百分比低。9.根據(jù)權(quán)利要求8所述的方法，其中，所述材料來自于周期表的m-v族。10.根據(jù)權(quán)利要求8所述的方法，其中，所述材料是Sn，并且其中，所述袋狀部中的Sn的 百分比實質(zhì)上為零，并且其中，所述源極區(qū)、所述溝道區(qū)、以及所述漏極區(qū)中的Sn的百分比 為 10% 〇11.根據(jù)權(quán)利要求8所述的方法，其中，所述袋狀部中的所述材料具有這樣的百分比，以 便于降低隧穿質(zhì)量并且減小所述袋狀部的帶隙。12.根據(jù)權(quán)利要求8所述的方法，其中，所述第一導(dǎo)電類型是p型并且所述第二導(dǎo)電類型 是n型。13.根據(jù)權(quán)利要求8所述的方法，其中，所述TFET是p型TFET。14.根據(jù)權(quán)利要求8所述的方法，其中，所述TFET是FinTFET、三柵極、或基于正方形非線 的器件。15.—種系統(tǒng)，包括:存儲器；處理器，所述處理器耦合到所述存儲器，所述處理器具有根據(jù)TFET權(quán)利要求1到7中的任一項所述的TFET;以及無線天線，所述無線天線用于允許所述處理器與另一設(shè)備通信。16.根據(jù)權(quán)利要求15所述的系統(tǒng)，還包括顯示單元。17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述顯示單元是觸摸屏。
【文檔編號】H01L29/78GK106062967SQ201480076421
【公開日】2016年10月26日
【申請日】2014年3月27日
【發(fā)明人】U·E·阿維奇, R·科特利爾, I·A·揚
【申請人】英特爾公司