屏蔽柵溝槽型mosfet及其制造方法
【專利摘要】本發(fā)明公開了一種屏蔽柵溝槽型MOSFET，包括：硅襯底上部的溝槽，溝槽由氧化膜分為兩部分，溝槽的上部為柵多晶硅，溝槽的下部為源多晶硅；溝槽之間為體區(qū)，體區(qū)的上方是源區(qū)，硅襯底的上方具有層間介質層，層間介質層上方是金屬層，接觸孔將金屬層和體區(qū)連通；柵多晶硅和氧化膜之間還具有氮化硅層。本發(fā)明還公開了所述屏蔽柵溝槽型MOSFET的制造方法。本發(fā)明的器件結構柵極介質膜和多晶硅間介質膜同步生長，采用ONO結構；在源區(qū)光刻前增加一步表面氮化硅刻蝕工藝，能優(yōu)化多晶硅層間介質膜的質量，改善了柵源耐壓分布。
【專利說明】
屏蔽柵溝槽型MOSFET及其制造方法
技術領域
[0001]本發(fā)明涉及半導體領域，特別是涉及一種屏蔽柵溝槽型M0SFET。本發(fā)明還涉及所述屏蔽柵溝槽型MOSFET的制造方法。
【背景技術】
[0002]現(xiàn)有工藝制造屏蔽柵溝槽型MOSFET時，通常制造方法如下:襯底上淀積氧化膜;定義溝槽圖形;涂光刻膠，氧化膜刻蝕;去除光刻膠，刻蝕形成溝槽;淀積淀積氧化膜形成溝槽側壁的硬掩膜層;淀積多晶硅;第一次多晶硅刻蝕，去除器件表面多晶硅;第二次多晶硅刻蝕，去除溝槽上半部的多晶硅;去除器件表面和溝槽上半部的硬掩膜層;通過熱氧化在器件表面、溝槽側壁和溝槽中剩余多晶硅的表面形成氧化膜作為硬掩膜層;淀積多晶硅，將溝槽填滿通過離子注入和離子推進在兩溝槽之間的襯底上形成體區(qū)；通過離子注入和離子推進在體區(qū)上方形成源區(qū)；淀積制作層間介質層;淀積制作金屬層?，F(xiàn)有制造方法，多晶硅間氧化膜和柵氧同時生長，多晶硅上生長的氧化膜致密性比較差，并且受到多晶硅回刻蝕之后的形貌影響，厚度不均勻，導致柵源漏電偏高，柵源耐壓分布差。

【發(fā)明內容】

[0003]本發(fā)明要解決的技術問題是提供一種采用ONO結構(熱氧化+氮化硅淀積+氮化硅表面濕氧)的屏蔽柵溝槽型MOSFET，并提供一種所述屏蔽柵溝槽型MOSFET的制造方法。本發(fā)明的器件結構及其制造方法能優(yōu)化多晶硅層間介質膜的質量，改善了柵源耐壓分布。
[0004]為解決上述技術問題，本發(fā)明提供的屏蔽柵溝槽型MOSFET，包括:硅襯底上部的溝槽，溝槽由氧化膜分為兩部分，溝槽的上部為柵多晶硅，溝槽的下部為源多晶硅;溝槽之間為體區(qū)，體區(qū)的上方是源區(qū)，硅襯底的上方具有層間介質層，層間介質層上方是金屬層，接觸孔將金屬層和體區(qū)連通;柵多晶硅和氧化膜之間還具有氮化硅層。
[0005]其中，所述氮化硅層表面經過濕氧化處理。
[0006]本發(fā)明提供的種屏蔽柵溝槽型MOSFET的制造方法，包括:
[0007]I)硅襯底上第一次制作氧化膜；
[0008]2)定義溝槽圖形，打開刻蝕窗口；
[0009]3)刻蝕形成溝槽；
[0010]4)第二次制作氧化膜，使溝槽側壁及底部具有氧化膜；
[0011]6)第一次淀積多晶硅；
[0012]7)第一次多晶硅刻蝕，進行器件表面平坦化；
[0013]8)第二次多晶硅刻蝕，去除溝槽上半部的多晶硅；
[0014]9)去除器件表面和溝槽上半部的氧化膜；
[0015]10)第三次制作氧化膜，使器件表面、溝槽側壁和溝槽中剩余多晶硅的表面形成氧化膜；
[0016]11)淀積氮化硅；
[0017]12)第二次淀積多晶硅，將溝槽填滿，進行多晶硅回刻蝕；
[0018]13)通過離子注入和離子推進在兩溝槽之間的硅襯底上形成體區(qū)；
[0019]14)通過干法刻蝕去除器件表面的氮化硅；
[0020]15)通過離子注入和離子推進在體區(qū)上方形成源區(qū)；
[0021]16)淀積制作層間介質層；
[0022]17)刻蝕制作接觸孔；
[0023]18)在接觸孔中淀積鈦或氮化鈦，并淀積鎢，回刻蝕進行器件表面平坦化；
[0024]19)淀積制作金屬層。
[0025]其中，步驟11)還包括對氮化硅表面濕氧化處理。
[0026]本發(fā)明的器件結構柵極介質膜和多晶硅間介質膜同步生長，在源區(qū)光刻前增加一步表面氮化娃刻蝕工藝，采用ONO結構(熱氧化+氮化娃淀積+氮化娃表面濕氧)，能改善現(xiàn)有多晶硅層間介質膜致密性差厚度分布不均的問題，進而改善了柵源耐壓分布。
【附圖說明】
[0027]下面結合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0028]圖1是本發(fā)明的結構示意圖。
[0029 ]圖2是本發(fā)明制造方法示意圖一。
[0030]圖3是本發(fā)明制造方法示意圖二。
[0031]圖4是本發(fā)明制造方法不意圖二。
[0032]附圖標記說明
[0033]I硅襯底
[0034]2源多晶硅
[0035]3體區(qū)
[0036]4 源區(qū)
[0037]5柵多晶硅
[0038]6層間介質層
[0039]7接觸孔
[0040]8金屬層[0041 ]9氮化硅層
[0042]1氧化層
【具體實施方式】
[0043 ]如圖1所示，本發(fā)明提供的屏蔽柵溝槽型MOSFET，包括:硅襯底上部的溝槽，溝槽由氧化膜分為兩部分，溝槽的上部為柵多晶硅，溝槽的下部為源多晶硅;溝槽之間為體區(qū)，體區(qū)的上方是源區(qū)，硅襯底的上方具有層間介質層，層間介質層上方是金屬層，接觸孔將金屬層和體區(qū)連通;柵多晶硅和氧化膜之間還具有氮化硅層，所述氮化硅層表面經過濕氧化處理。
[0044]本發(fā)明提供的種屏蔽柵溝槽型MOSFET的制造方法，包括:
[0045]I)如圖2所示，硅襯底上第一次制作氧化膜；
[0046]2)定義溝槽圖形，打開刻蝕窗口 ；
[0047]3)刻蝕形成溝槽；
[0048]4)如圖3所示，第二次制作氧化膜，使溝槽側壁及底部具有氧化膜；
[0049]6)第一次淀積多晶硅；
[0050]7)第一次多晶硅刻蝕，進行器件表面平坦化；
[0051 ] 8)第二次多晶硅刻蝕，去除溝槽上半部的多晶硅；
[0052]9)去除器件表面和溝槽上半部的氧化膜；
[0053]10)如圖4所示，第三次制作氧化膜，使器件表面、溝槽側壁和溝槽中剩余多晶硅的表面形成氧化膜；
[0054]11)淀積氮化硅，對氮化硅表面濕氧化處理。；
[0055]12)第二次淀積多晶硅，將溝槽填滿，進行多晶硅回刻蝕；
[0056]13)通過離子注入和離子推進在兩溝槽之間的硅襯底上形成體區(qū)；
[0057]14)通過干法刻蝕去除器件表面的氮化硅；
[0058]15)通過離子注入和離子推進在體區(qū)上方形成源區(qū)；
[0059]16)淀積制作層間介質層；
[0060]17)刻蝕制作接觸孔；
[0061]18)在接觸孔中淀積鈦或氮化鈦，并淀積鎢，回刻蝕進行器件表面平坦化；
[0062]19)淀積制作金屬層。
[0063]以上通過【具體實施方式】和實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【主權項】
1.一種屏蔽柵溝槽型MOSFET，包括:硅襯底上部的溝槽，溝槽由氧化膜分為兩部分，溝槽的上部為柵多晶硅，溝槽的下部為源多晶硅;溝槽之間為體區(qū)，體區(qū)的上方是源區(qū)，硅襯底的上方具有層間介質層，層間介質層上方是金屬層，接觸孔將金屬層和體區(qū)連通;其特征在于:柵多晶硅和氧化膜之間還具有氮化硅層。2.如權利要求1所述的屏蔽柵溝槽型MOSFET，其特征在于:所述氮化硅層表面經過濕氧化處理。3.一種屏蔽柵溝槽型MOSFET的制造方法，其特征在于，包括: 1)硅襯底上第一次制作氧化膜； 2)刻蝕形成溝槽； 3)第二次制作氧化膜； 4)第一次淀積多晶硅； 5)第一次多晶硅刻蝕，進行器件表面平坦化； 6)第二次多晶硅刻蝕，去除溝槽上半部的多晶硅； 7)去除器件表面和溝槽上半部的氧化膜； 8)第三次制作氧化膜； 11)淀積氮化硅； 12)第二次淀積多晶硅，將溝槽填滿，進行多晶硅回刻蝕； 13)通過離子注入和離子推進在兩溝槽之間的硅襯底上形成體區(qū)； 14)通過干法刻蝕去除器件表面的氮化硅； 15)通過離子注入和離子推進在體區(qū)上方形成源區(qū)； 16)淀積制作層間介質層； 17)刻蝕制作接觸孔； 18)在接觸孔中淀積鈦或氮化鈦，并淀積鎢，回刻蝕進行器件表面平坦化； 19)淀積制作金屬層。4.如權利要求3所述屏蔽柵溝槽型MOSFET的制造方法，其特征在于:步驟11)還包括對氮化硅表面濕氧化處理。
【文檔編號】H01L29/78GK106057903SQ201610621817
【公開日】2016年10月26日
【申請日】2016年8月1日
【發(fā)明人】叢茂杰
【申請人】上海華虹宏力半導體制造有限公司