具有電磁干擾屏蔽層和半導體裝置和其制造方法
【專利摘要】公開了一種半導體裝置和半導體裝置的制造方法。該半導體裝置包括：基板，包括在該基板的表面上的至少一個接地接觸墊；至少一個半導體裸芯，在該基板的表面上；模塑料，封裝該至少一個半導體裸芯；電磁干擾(EMI)屏蔽層，至少部分覆蓋該模塑料的外表面；以及導電構(gòu)件，形成在該基板上方，被封裝在該模塑料內(nèi)，并且具有第一端以及與該第一端相對的第二端，該第一端接合在該接地接觸墊上，該第二端終止在該基板上方的模塑料的表面上的該電磁干擾屏蔽層。
【專利說明】
具有電磁干擾屏蔽層和半導體裝置和其制造方法
技術(shù)領(lǐng)域
[0001]本技術(shù)涉及半導體裝置。
【背景技術(shù)】
[0002]便攜式消費電子產(chǎn)品需求上的快速增長驅(qū)動了高容量存儲裝置的需求。諸如閃存存儲卡的非易失性半導體存儲裝置正變得廣泛地用于滿足日益增長的數(shù)字信息存儲和交換的需求。它們的輕便性、多功能性和耐久設(shè)計以及它們的高可靠性和大容量已經(jīng)使這樣的存儲裝置理想地用于廣泛種類的電子裝置，例如包括數(shù)字相機、數(shù)字音樂播放器、視頻游戲控制臺、PDA和移動電話。
[0003]盡管已知多種封裝構(gòu)造，但是閃存存儲卡通?？芍圃鞛橄到y(tǒng)級封裝(system-1n-a-package，SiP)或多芯片模塊(MCM)，其中多個半導體裸芯(die)以堆疊的構(gòu)造安裝在基板上。圖1A和IB是具有不同的堆疊結(jié)構(gòu)的常規(guī)半導體裝置100A和100B的示意側(cè)視圖。半導體裝置100A和100B均包括安裝在基板110上的多個非易失性存儲器裸芯120和安裝在最頂部的存儲器裸芯120的控制器裸芯130。存儲器裸芯120彼此上下疊置，或者具有偏移構(gòu)造(圖1A)或者具有由分隔層122分開的垂直構(gòu)造(圖1B)。雖然沒有在圖1A和IB中顯示，存儲器裸芯120和控制器裸芯130形成有在裸芯的上表面上的裸芯鍵合墊，且基板110形成有在基板110的上表面上的接觸墊。引線鍵合140可以形成在裸芯120、130的裸芯鍵合墊和基板110的接觸墊之間，將裸芯120、130電連接到基板110。出于保護的目的，存儲器裸芯120和控制器裸芯130被封裝在模塑料150內(nèi)。
[0004]由于電子部件變得更小以及在更高頻下運行，由電磁干擾(EMI)和射頻干擾(RFI)引起的噪聲和串擾受到更多關(guān)注。電磁輻射由承載快速變化的信號的電路發(fā)射，作為其常規(guī)運行的副產(chǎn)物。這樣的電磁輻射引起了對其他電路的EMI和/或RFI，引起不期望的干擾或者噪聲。
[0005]在半導體封裝體級別已經(jīng)對屏蔽EMI和/或RFI輻射的發(fā)送和接收做出了努力。例如，可通過如圖2和圖3A-3G的常規(guī)制造方法，將EMI屏蔽層施加于如圖1A和IB所示的以封裝體形式單獨的半導體裝置。圖2是制造具有EMI屏蔽的常規(guī)半導體裝置的方法的流程圖，以及圖3A-3G是在圖2示出的制造方法的不同階段的半導體裝置的示意側(cè)視圖。首先，在裸芯貼附步驟210中，如圖3A所示，多個半導體裸芯330被安裝在排列在基板帶310中的各單獨的基板320上。在基板帶310中，單獨的基板320由被稱為劃線315的保留區(qū)域分隔。接著，在引線鍵合步驟220中，如圖3B所示，多個引線鍵合340形成為電連接相應的半導體裸芯330和基板320。接著，在模塑步驟230中，如圖3C所示，模塑料350形成在整個基板帶310上方，以封裝半導體裸芯330和引線鍵合340。接著在單片化步驟240中，如圖3D所示，通過切割穿過在相鄰半導體裝置360之間的模塑料350和基板320，封裝后的基板帶310以封裝體的形式被分離為單片化的獨立半導體裝置360。接著，在封裝體貼附步驟250中，如圖3E所示，例如通過使用雙面膠帶(未示出)，多個封裝體的形式的半導體裝置360被轉(zhuǎn)移并貼附在共同的載體370上。然后在EMI涂布步驟260中，如圖3F所示，半導體裝置360的被暴露的外表面涂布有由導電材料制成的EMI屏蔽層380。然后在封裝體釋放步驟270中，具有EMI屏蔽層380的獨立半導體裝置360從下方的載體370釋放，用于進一步的工藝。這樣的常規(guī)制造方法具有如下缺點，例如由于封裝體級別處理帶來的低效率和例如來自在封裝體貼附步驟250中使用的雙面膠帶的附加污染。該常規(guī)方法的其他細節(jié)在W02013/086741和W02013/159307中描述，其全部內(nèi)容通過引用并入本文。
[0006]技術(shù)內(nèi)容
[0007]在本技術(shù)的一個方面，半導體裝置包括:基板，包括在基板的表面上的至少一個接地接觸墊；至少一個半導體裸芯，在基板的表面上；模塑料，封裝至少一個半導體裸芯；電磁干擾(EMI)屏蔽層，至少部分覆蓋模塑料的外表面；以及導電構(gòu)件，形成在基板上方，被封裝在模塑料內(nèi)。導電構(gòu)件具有第一端以及與第一端相對的第二端，第一端接合在接地接觸墊上，第二端終止在基板上方的模塑料的表面上的電磁干擾屏蔽層。
[0008]在實施例中，導電構(gòu)件包括至少一個導電引線，導電引線的第一端引線鍵合在接地接觸墊上并且導電引線的第二端電性地和物理地接觸電磁干擾屏蔽層。導電引線具有弧形。導電構(gòu)件包括多于一個的導電引線，多個導電引線的每一個的各自第二端接觸電磁干擾屏蔽層。
[0009]或者，導電構(gòu)件包括至少一個導電條，導電條的第一端的部分接合在接地接觸墊上和導電條的第二端電地和物理地接觸電磁干擾屏蔽層。導電條具有“C”形或者“S”形。
[0010]在實施例中，導電構(gòu)件包括銀合金、金、鋁或者銅。EMI屏蔽層是連續(xù)層或者網(wǎng)格。EMI屏蔽層包括銀合金、銅或者金。
[0011]在實施例中，接地接觸墊位于基板的角部。該基板還包括在基板的表面下方的接地導電間層，該接地導電間層電連接至接地接觸墊，以及電磁干擾屏蔽層電性地和物理地接觸接地導電間層。
[0012]在本技術(shù)的一個方面，公開了制造采用基板帶的半導體裝置的方法?；鍘Ь哂邪ǖ谝换搴团c第一基板相鄰的第二基板，第一基板具有在第一基板的表面上的第一接地接觸墊，第二基板具有在第二基板的表面上的第二接地接觸墊。第一接地接觸墊與第二接地接觸墊相鄰。該方法包括:布置導電構(gòu)件，橋接在第一基板上方和第二基板上方，導電構(gòu)件的第一端接合至該第一接地接觸墊以及導電構(gòu)件的第二端接合至第二接地接觸墊；封裝第一半導體裸芯、第二半導體裸芯和導電構(gòu)件在模塑料內(nèi)；在第一基板和第二基板之間形成凹槽，從而分離導電構(gòu)件并且暴露在模塑料中的凹槽的側(cè)壁上的導電構(gòu)件的兩個平滑端；將電磁干擾(EMI)屏蔽層至少施加在包括凹槽的側(cè)壁的模塑料的被暴露的表面上，從而物理地和電地接觸導電構(gòu)件的兩個平滑端；以及通過形成從該凹槽延伸的開槽，完全分離第一基板和第二基板。
[0013]在實施例中，使用具有第一寬度的第一切割工具形成凹槽；以及使用具有小于第一寬度的第二寬度的第二切割工具完全分離第一基板和第二基板。
[0014]在實施例中，導電構(gòu)件包括至少一個導電引線。該方法還包括在布置導電引線之前，在第一基板的表面上布置至少一個第一半導體裸芯，以及在第二基板的表面上布置至少一個第二半導體裸芯。導電引線在用于電連接第一半導體裸芯和第一基板以及電連接第二半導體裸芯和第二基板的同一引線鍵合工藝中布置?；蛘?，導電構(gòu)件包括導電條，且在布置第一半導體裸芯和第二半導體裸芯之前，以表面安裝技術(shù)(SMT)工藝布置該導電條。通過濺射或者鍍層工藝施加該電磁干擾屏蔽層。
【附圖說明】
[0015]圖1A和圖1B是常規(guī)半導體裝置的示意側(cè)視圖。
[0016]圖2是具有EMI屏蔽層的常規(guī)半導體裝置的制造方法的流程圖。
[0017]圖3A至圖3G是在圖2示出的制造方法的不同步驟的半導體裝置的示意側(cè)視圖。
[0018]圖4是根據(jù)本技術(shù)的一個實施例的具有EMI屏蔽層的半導體裝置的制造方法的流程圖。
[0019]圖5A至圖5H是在圖4示出的制造方法的不同步驟的半導體裝置的示意側(cè)視圖。
[0020]圖6A至圖6C是在圖中示出的步驟的半導體裝置的三個實施例的示意側(cè)視圖。
[0021]圖7A和圖7B是在圖5H中示出的步驟的半導體裝置的兩個實施例的放大示意側(cè)視圖。
[0022]圖8A和圖SB分別是根據(jù)本技術(shù)的導電條形式的導電構(gòu)件的兩個實施例的示意透視圖。
[0023]圖9A至圖9H是示出使用在圖4中示出的制造方法的不同步驟的圖8A示出的導電條的半導體裝置的示意側(cè)視圖。
[0024]圖1OA和圖1OB是在圖9H中示出的階段的半導體裝置的兩個實施例的示意放大側(cè)視圖。
[0025]圖11A、圖1IB和圖1IC分別是根據(jù)本技術(shù)的一個實施例的半導體裝置的示意平面圖和兩個示意側(cè)視圖。
[0026]圖12A、圖12B和圖12C分別是根據(jù)本技術(shù)的另一個實施例的半導體裝置的示意平面圖和兩個示意側(cè)視圖。
[0027]圖13A和圖13B是根據(jù)本技術(shù)的再一個實施例的半導體裝置的兩個示意側(cè)視圖。
[0028]圖14A和圖14B是根據(jù)本技術(shù)的再一個實施例的半導體裝置的兩個示意側(cè)視圖。
【具體實施方式】
[0029]現(xiàn)在將參考圖4到14B描述涉及半導體裝置、基板、基板帶和半導體裝置的制造方法的實施例?？梢岳斫獗炯夹g(shù)可以以許多不同的形式實現(xiàn)且不應解釋為限于本文所闡述的實施例。而是，這些實施例被提供，使得本公開將是充分和完整的，且將該技術(shù)完全傳遞給本領(lǐng)域的技術(shù)人員。本技術(shù)旨在覆蓋這些實施例的替換、修改和等同物，這些實施例被包括在由所附權(quán)利要求界定的本技術(shù)的范圍和精神內(nèi)。另外，在本技術(shù)的所附詳細說明中，闡述了許多特定的細節(jié)，以提供本技術(shù)的完整理解。然而，對于本領(lǐng)域技術(shù)人員而言清楚的是，本技術(shù)可以在沒有這樣的特定細節(jié)的情況下被實現(xiàn)。
[0030]在此使用術(shù)語“左”、“右”、“頂部”、“底部”、“上”、“下”、“垂直”和/或“水平”僅為了方便和例示目的，但這不意味著限制本發(fā)明的描述，因為所引用的項目可以在位置上改變。而且，如在此使用的，“一”也旨在包括單數(shù)和復數(shù)的形式，除非內(nèi)容清楚地說明并非如此。術(shù)語“實質(zhì)上”、“近似地”和/或“大約”意思是指定的尺度或參數(shù)可以為了給定應用而在可接受的制造容忍度中變化。在一個實施例中，可接受制造容忍度是±0.25%。
[0031]在所有的附圖中，相同或者相似的構(gòu)件用相同的方式標注，具有相同的后兩位數(shù)字。
[0032]以下將參考圖4至圖1OB描述根據(jù)本技術(shù)的實施例的半導體裝置的制造方法。圖4是根據(jù)本技術(shù)的實施例的具有EMI屏蔽層的半導體裝置的制造方法。圖5A至圖5H是在圖4示出的制造方法的不同步驟的半導體裝置的示意側(cè)視圖。
[0033]如圖4所示，制造該半導體裝置的方法開始于制備基板帶的步驟410。例如，如圖5A所示，基板帶500包括第一基板510和與該第一基板510相鄰的第二基板520。第一基板510和第二基板520由通常也被稱為劃線505的預定保留區(qū)域分隔。每個基板可包括在該基板的上表面上的至少一個接地接觸墊。此處的接地接觸墊是指與地電平電連接的接觸墊。例如，如圖5A所示，第一基板510具有在該第一基板510的上表面上的第一接地接觸墊512，以及第二基板520具有在該第二基板520的上表面上的第二接地接觸墊522。第一接地接觸墊512的一個在位置上相鄰第二接地接觸墊522的一個。每個基板也可包括位于基板的上表面上的至少一個上接觸墊。例如，第一基板510包括至少一個上接觸墊514，以及第二基板520包括至少一個上接觸墊524?；鍘?00和在該基板帶500中的基板僅通過示例示出，并且在其他實施例中，在基板帶上的各基板的構(gòu)造、數(shù)量和排列可以不同。例如，如圖6A至圖6C的平面圖所示，基板帶600可包括由劃線605分隔的以矩陣形式排列的多個基板610。在每個基板610中的接地接觸墊612 (只標注了其中一個)位于基板610的各自的角部。在其他實施例中，在每個基板612中的接地接觸墊也可位于與圖6A-6C中示出的角部不同的位置，其沿著基板的周邊在基板的上表面上。
[0034]回到參考圖5A，基板帶500可以是引線板帶，例如柔性印刷電路板(FPCB)，該柔性印刷電路板具有介電芯以及在上下兩側(cè)的導電圖案。芯可以由各種介電材料形成，比如聚亞酰胺疊層、包括FR4和FR5的環(huán)氧樹脂、胺三嗪(BT)等。在替換實施例中，該芯可以是陶瓷或者有機的。此外，基板帶500還可以包括在該基板帶510的上表面下方的接地導電間層530，以電性地分別相互連接第一接地墊512和第二接地墊522。
[0035]接著，在圖5B所示的裸芯貼附工藝中，至少一個第一半導體裸芯516與第一基板510對準，并采用裸芯貼附膜(DAF)層515將其布置在第一基板510的表面上，裸芯貼附膜(DAF)層515將第一半導體裸芯516固定至第一基板510。類似地，至少一個第二半導體裸芯526與第二基板520對準，并采用裸芯貼附膜(DAF)層525將其布置在第二基板520的表面上，裸芯貼附膜(DAF)層525將第二半導體裸芯526固定至第二基板520。接著，在圖5C示出的引線鍵合的工藝中，引線鍵合518電連接第一半導體裸芯516和第一基板510，以及引線鍵合528電連接第二半導體裸芯526和第二基板520。以上裸芯貼附步驟和引線鍵合步驟可采用本領(lǐng)域技術(shù)人員熟知的任意裸芯貼附技術(shù)和引線鍵合技術(shù)，將不進一步詳細描述。
[0036]接著，在布置導電構(gòu)件的步驟420中，導電構(gòu)件布置為橋接在彼此相鄰的第一基板和第二基板上方。導電構(gòu)件的第一端接合至第一接地接觸墊，且相對的第二端接合至與第一接地接觸墊相鄰的第二接地接觸墊。如圖f5D所示，該導電構(gòu)件540是一段弧形導電引線，通過本領(lǐng)域技術(shù)人員已知的引線鍵合方法，其第一端接合在第一接地接觸墊512上以及第二端522接合在相鄰第二接地接觸墊上。因此形成在各接地接觸墊的引線鍵合可具有本領(lǐng)域技術(shù)人員已知的任意引線鍵合結(jié)構(gòu)，例如球鍵合、縫鍵合(stitch bond)或者在凸塊上的縫鍵合。導電引線540可包括金線、鋁線、銅線或者銀合金線。在引線鍵合的工藝中可調(diào)節(jié)導電引線540的弧高，以確保鍵合引線的良好的機械強度和穩(wěn)定性，用于承受在例如模塑工藝的后續(xù)工藝中的潛在沖擊。
[0037]在導電構(gòu)件是圖中示出的導電引線的情況下，布置導電引線的步驟440可在電連接半導體裸芯和對應基板的同一引線鍵合工藝中在在同一引線鍵合裝置中執(zhí)行。在此情況下，可改善該制造方法的生產(chǎn)量和效率?；蛘?，在布置第一半導體裸芯516和第二半導體裸芯526之前可以執(zhí)行布置導電引線。
[0038]如圖6A所示，導電構(gòu)件640可包括布置在沿著基板帶600的行方向(圖6A示出的X方向)的兩個相鄰基板610的兩個相鄰接地接觸墊之間的單個導電引線。或者，如圖6B所示，導電構(gòu)件640可包括布置在兩個相鄰基板610的兩個相鄰接地接觸墊612之間并且沿著基板帶600的行方向排列的多個導電引線。導電引線620可具有如圖f5D所示的弧形，其具有相同弧高或者不同弧高?；蛘?，如圖6C所示，導電構(gòu)件640也可包括布置在沿著基板帶600的列方向(圖6A示出的y方向)的兩個相鄰基板610的兩個相鄰接地接觸墊612之間的單個導電引線。導電引線640僅通過示例示出，在其他實施例中在基板帶上的各自導電引線數(shù)量和排列可以不同。
[0039]接著，在模塑步驟430中，如圖5E所示，布置在基板帶500的表面上的包括第一半導體裸芯516、第二半導體裸芯526的半導體裸芯以及導電構(gòu)件540被封裝在模塑料550中。模塑步驟430可采用本領(lǐng)域技術(shù)人員熟知的任意模塑技術(shù)，將不進一步詳細描述。
[0040]接著，在分離導電構(gòu)件的步驟440中，凹槽560在沿劃線505的方向上線性地形成在第一基板510和第二基板520之間的劃線505的區(qū)域中。例如，基板帶500可位于安裝有例如金剛石鋸片的第一切割工具(未示出)的封裝體鋸臺上，該第一切割工具設(shè)置在臺上方并且與劃線對齊。然后降低切割工具以切入模塑料500。在切割工藝中，出于降溫和清洗的目的，水流噴射到切割表面上，使得暴露的切割表面平滑干凈。凹槽560的最小深度取決于導電構(gòu)件540，從而切割通過導電構(gòu)件540，并暴露在模塑料550中的凹槽560的側(cè)壁上的導電構(gòu)件540的兩個平滑端。凹槽560的寬度約為10-50 μm。與在圖3D中示出的常規(guī)單片化步驟不同，圖5F中的凹槽560只延伸到基板帶500的上表面，而沒有完全分開第一基板510和第二基板520。這樣，基板帶500仍保持結(jié)構(gòu)完整性，使得后續(xù)的EMI涂布工藝可在基板帶級別而不是單獨封裝體級別執(zhí)行，凹槽560的深度可與圖5F中示出的深度不同。例如，在其他實施例中，凹槽560還可延伸到在基板帶500的上表面下方的導電間層530層級。只要導電構(gòu)件540可以被分離，凹槽560也可以具有小于圖5F中示出的深度。
[0041]接著，在EMI涂布的步驟450中，如圖5H所示，通過例如濺射或者鍍層工藝，電磁干擾(EMI)屏蔽層570被至少施加在包括凹槽560的側(cè)壁的模塑料550的被暴露的表面上，從而物理地和電性地接觸導電構(gòu)件540的兩個平滑端。例如，基板帶500被放置在處理室中，然后由銅制成、厚度大約為2-5 μπι的EMI屏蔽層570由濺射工藝施加，在模塑料500的表面上產(chǎn)生平滑并且牢固的EMI屏蔽。這樣，EMI屏蔽層570經(jīng)由導電構(gòu)件540電連接至接地接觸墊512和522，從而接地用于設(shè)置EMI屏蔽。電磁干擾(EMI)屏蔽層570可由其他導電材料制成，例如銀合金、金、銅或者鋁。由于在分離工藝后導電構(gòu)件540的平滑端的被暴露的表面是平滑干凈的，后續(xù)施加的EMI屏蔽層570與導電構(gòu)件540有良好的歐姆接觸。電磁干擾(EMI)屏蔽層570可具有各種構(gòu)造，例如覆蓋模塑料的整個外表面的連續(xù)層或者網(wǎng)格。
[0042]最后，在單片化步驟460，如圖5H所示，第一基板510和第二基板520通過形成開槽580而完全分離，以單片化具有EMI屏蔽層570的半導體裝置。如圖7A和圖7B的放大視圖所示，開槽780形成在在第一基板710和第二基板720之間。例如，基板帶500安裝在分離導電構(gòu)件的先前步驟440中使用的相同的封裝體鋸臺上。該封裝體鋸臺安裝有第二切割工具(未示出)，根據(jù)步驟440的對齊設(shè)置，在凹槽760處與在第一基板710和第二基板720之間的劃線對齊，使得開槽780與凹槽760對齊，并且從開槽760的底部延伸。用于形成開槽780的第二切割工具的寬度小于用于形成凹槽760的第一切割工具的寬度，使得開槽780的寬度小于凹槽760的寬度。在此情況下，在切割工藝中，第二切割工具不會接觸和損傷沉積在凹槽760的側(cè)壁上的EMI屏蔽層770。在基板帶薄的情況下，例如基板帶的厚度約為100 μπι或者130 μπι的情況下，凹槽760只延伸到如圖7Α所示的基板帶的表面，以保持基板帶的機械強度，以便于處理。這樣，EMI屏蔽層770僅經(jīng)由導電構(gòu)件740接地。作為對照，如圖7Β所示，在基板帶厚的情況下，例如基板帶的厚度約為170 μ m或者210 μ m或者以上的情況下，凹槽760可進一步延伸到基板帶的表面下方的接地間層730的層級(例如，在基板帶的表面下方70 μπι的深度)。EMI屏蔽層770同時經(jīng)由導電構(gòu)件740和接地間層730接地，進一步改善EMI屏蔽的可靠性。
[0043]根據(jù)本技術(shù)的一個實施例，EMI屏蔽層可以在單片化之前在基板帶級別施加。為保持基板帶的結(jié)構(gòu)完整性，僅部分切割基板帶，以形成在相鄰基板之間的凹槽。然而，由于基板帶的厚度的日益減小，很難控制凹槽延伸到基板帶的上表面下方的接地導電間層的深度使得后續(xù)施加的EMI屏蔽層可能接觸暴露的接地導電間層，而且維持基板帶的機械強度。在此情況下，導電構(gòu)件形成在基板上方，其第一端接合在基板的表面上的接地接觸墊上，且其相對的第二端抬起來并且接觸EMI屏蔽層。這樣，EMI屏蔽層可經(jīng)由導電構(gòu)件可靠地接地。
[0044]在以上實施例中，導電構(gòu)件可包括至少一個導電引線。本技術(shù)不限于此。例如，導電構(gòu)件可以是導電條，例如在表面安裝技術(shù)(SMT)工藝中使用的銅分流器或者銅跨接器。圖8Α和圖8Β是該導電條的兩個實施例的示意透視圖。兩個導電條均具有彎曲結(jié)構(gòu)，導電條的第一部分801在第一端，導電條的第二部分802在第二端，以及導電條的第三部分803在第一端801和第二端802之間且在第一端801和第二端802上方。導電條具有矩形的截面形狀。導電條可由與銅不同的其他導電材料制成，例如銀合金或金。導電條僅以示例方式示出，在其他實施例中導電條的構(gòu)造可以不同。
[0045]圖9Α至圖9Η是示出使用圖8Α示出的導電條的半導體裝置的在圖4中示出的制造方法的不同步驟的示意側(cè)視圖。圖9Α至圖9Η示出的實施例基本與圖5Α至圖5Η示出的實施例相同，除了導電構(gòu)件的構(gòu)造和布置導電構(gòu)件的時機之外。因此，僅將進一步描述關(guān)于導電構(gòu)件的不同，而此處不再重復實施例的其他方面。
[0046]如圖9Β所示，在布置導電構(gòu)件的步驟中，在圖8Α中示出的導電條940布置為橋接在彼此相鄰的第一基板910和第二基板920上方。導電構(gòu)件940在第一端的第一部分接合在第一接地接觸墊912上，在相對的第二端的第二部分接合在與第一接地接觸墊912相鄰的第二接地接觸墊922上，以及第三部分橫跨在第一基板910和第二基板920之間且在第一基板910和第二基板920上方。如圖9C和圖9D所示，布置導電條940的步驟先于裸芯貼附步驟和引線鍵合工藝，典型地以表面安裝技術(shù)(SMT)工藝執(zhí)行。例如，通過在表面安裝技術(shù)(SMT)工藝中經(jīng)常被稱為“貼片機”的拾起和放置機器，導電條940放置為使得第一部分941在第一接地接觸墊912上且第二部分942在第二接地接觸墊922上。由于在SMT工藝中，導電條940對基板帶有很大的沖擊，先于如圖9C和圖9D所示的裸芯貼附步驟和引線鍵合工藝執(zhí)行布置導電條940的步驟，從而避免布置導電條940對于在帶上已有部件的負面影響。各接地墊可涂布有例如銀合金的焊料，以及導電條940經(jīng)由后續(xù)回流工藝接合到接地墊上?？梢酝ㄟ^例如用導電粘貼劑粘貼的本領(lǐng)域技術(shù)人員已知的任意其他接合工藝執(zhí)行接合，將不進一步詳細描述。
[0047]如圖9F所示，在模塑工藝后，凹槽960形成在第一基板960和第二基板902之間，以分離模塑料950中的導電構(gòu)件940和暴露凹槽960的側(cè)壁上的導電構(gòu)件940的兩個平滑端。與在前的實施例中的具有小的圓形截面形狀的導電引線相比，本實施例中的導電條具有矩形截面形狀，其暴露在凹槽960的側(cè)壁上的接觸區(qū)域更大。由此，在圖9G示出的后續(xù)的EMI涂布步驟中，HMI屏蔽層970具有與導電構(gòu)件940更大的接觸區(qū)域，因此實現(xiàn)更可靠的接地作用。
[0048]如圖1OA和1B的放大視圖所示，通過例如使用寬度小于用于形成凹槽1060的第一切割工具的寬度的第二切割工具(未示出)，開槽1080形成在第一基板1010和第二基板1020之間，從凹槽1060延伸。在此情況下，在單片化步驟中，第二切割工具不會接觸和損傷沉積在凹槽1060的側(cè)壁上的EMI屏蔽層1070。在基板帶薄的情況下，例如厚度為100 μπι或者130 μπι的情況下，凹槽1060只延伸到如圖1OA所示的基板帶的表面，以保持基板帶的機械強度，以便于處理。這樣，EMI屏蔽層1070僅經(jīng)由導電構(gòu)件1040接地。作為對照，如圖1OB所示，在基板帶厚的情況下，例如厚度為170 μ m或者210 μ m或者以上的情況下，凹槽1060可進一步延伸到基板帶的表面下方的接地間層1030的層級。EMI屏蔽層1070同時經(jīng)由導電構(gòu)件1040和接地間層1030接地，進一步改善EMI屏蔽的可靠性。
[0049]將參考圖1lA至圖14B進一步描述根據(jù)本技術(shù)的用以上方法制造的半導體裝置的實施例。應注意，出于清楚的目的，模塑材料和EMI屏蔽層未示出在圖1lB和圖12B的平面圖中。
[0050]圖1lA是根據(jù)本技術(shù)的實施例的半導體裝置的示意平面圖，以及圖1lB和圖1lC分別是從圖1lA中示出的y和X方向獲取的示意側(cè)視圖。如圖1lA至圖1lC所示，半導體裝置包括基板1110 ;至少一個半導體裸芯1116，例如存儲器裸芯或者控制器裸芯，布置在基板1110的上表面上；模塑料1150，封裝至少一個半導體裸芯1116 ;和電磁干擾(EMI)屏蔽層1170，至少部分覆蓋模塑料1150的外表面?；?110包括至少一個接地墊1114，位于例如在基板1110的表面上的角部。半導體裝置還包括至少一個導電構(gòu)件，形成在基板1110上方，被封裝在模塑料1150內(nèi)。導電構(gòu)件1140具有第一端和第二端，該第一端接合在接地接觸墊1112上，該第二端終止在基板1110上方的模塑料1150的側(cè)表面上的EMI屏蔽層1170。應注意，EMI屏蔽層1170未示出在圖1lC中，以清晰地示出在模塑料1150的側(cè)表面上的導電構(gòu)件的第二端。如圖1lB所示，導電構(gòu)件1140是具有弧形的單條導電引線。半導體裝置可包括布置在各接地接觸墊1112上的多于一個的導電構(gòu)件1140。接地接觸墊1112和導電構(gòu)件1140的數(shù)量和排列僅以示例的方式示出，在其他實施例中可以修改。
[0051 ] 半導體裝置也可包括引線鍵合1118，用于電連接半導體裸芯1116、基板1110和布置在基板1110上的無源裝置(未示出)。
[0052]半導體裝置還可包括在基板1110的表面下方的接地導電間層1130。該接地導電間層1130電連接至接地接觸墊1112。EMI屏蔽層1170電性地和物理地接觸在基板1110的側(cè)表面上的接地導電間層1130?；蛘?，EMI屏蔽層1170可僅形成在模塑料1150的外表面上，而不延伸到基板表面下方。EMI屏蔽層1170可具有各種構(gòu)造，例如覆蓋模塑料1150的整個外表面的連續(xù)層或者網(wǎng)格。
[0053]在圖1lA至圖1lC中示出的導電構(gòu)件是單一導電引線?；蛘撸瑢щ姌?gòu)件可包括多條導電引線。如圖12A至圖12C所示，導電構(gòu)件1240包括多個導電引線，在該示例中包括三條導電引線。每條導電引線的第一端接合在接地接觸墊1212上，第二端接觸EMI屏蔽層1240。導電引線的第二端在模塑料1259的側(cè)表面上可延伸到相同的高度，或者如圖12A和圖12C所示，在模塑料1259的側(cè)表面上可延伸到不同的高度。由于多于一個的鍵合引線暴露在模塑料1250的側(cè)表面上，EMI屏蔽層1270具有與導電構(gòu)件1240較大的接觸區(qū)域，從而實現(xiàn)更可靠的接地作用。
[0054]圖13A至圖14B是使用圖8A和8B示出的導電條的根據(jù)本技術(shù)的實施例的兩個半導體裝置的示意側(cè)視圖。根據(jù)圖13A至14B示出的實施例的半導體裝置基本與圖1lA至12B示出的相同，除了導電構(gòu)件之外。因此，僅將進一步描述關(guān)于導電構(gòu)件的不同，而此處不再重復實施例的其他方面。
[0055]如圖13A和13B所示，導電構(gòu)件包括具有“C”形形狀的至少一個導電條1340，其在第一端的第一部分接合在接地接觸墊1312上，其第二端電性地和物理地接觸EMI屏蔽層1370。作為對比，如圖14A和14B所示，導電構(gòu)件包括至少一個具有“S”形形狀的導電條1440，其在第一端的第一部分接合在接地接觸墊1412上，其第二端電性地和物理地接觸EMI屏蔽層1470。
[0056]根據(jù)本技術(shù)，可在單片化之前在基板帶級別施加EMI屏蔽層。為保持基板帶的完整性，僅部分切割基板帶，從而形成在相鄰基板之間的凹槽。然而，由于基板帶的厚度的日益減小，很難控制凹槽延伸到在基板帶的上表面下方接地導電間層的深度使得后續(xù)施加的EMI屏蔽層可能接觸暴露的接地導電間層，并且維持基板帶的機械強度。在此情況下，半導體裝置還包括導電構(gòu)件，其第一端接合在基板的表面上的接地接觸墊上，相對的第二端在基板上方抬起來并且接觸EMI屏蔽層。這樣，EMI屏蔽層可經(jīng)由導電構(gòu)件可靠地接地。
[0057]本發(fā)明的前述詳細描述是為了例示和描述的目的。不旨在窮舉或限制本發(fā)明到所公開的精確的形式。在上述教導下，許多修改和變化是可能的。選擇所描述的實施例以便最佳地說明本技術(shù)的原理和其實際的應用，從而使得本領(lǐng)域技術(shù)人員能夠在各種實施例中且通過適合于所構(gòu)思的具體用途的各種修改地最佳地使用本技術(shù)。本發(fā)明的范圍旨在由所附權(quán)利要求所限定。
【主權(quán)項】
1.一種半導體裝置，包括: 基板，包括在該基板的表面上的至少一個接地接觸墊； 至少一個半導體裸芯，在該基板的表面上； 模塑料，封裝該至少一個半導體裸芯； 電磁干擾(EMI)屏蔽層，至少部分覆蓋該模塑料的外表面；以及導電構(gòu)件，形成在該基板上方，被封裝在該模塑料內(nèi)，并且具有第一端以及與該第一端相對的第二端，該第一端接合在該接地接觸墊上，該第二端終止在該基板上方的模塑料的表面上的該電磁干擾屏蔽層。2.如權(quán)利要求1所述的半導體裝置，其中該導電構(gòu)件包括至少一個導電引線，該導電引線的第一端引線鍵合在該接地接觸墊上并且該導電引線的第二端電性地和物理地接觸該電磁干擾屏蔽層。3.如權(quán)利要求2所述的半導體裝置，其中該導電引線具有弧形。4.如權(quán)利要求3所述的半導體裝置，其中該導電構(gòu)件包括多于一個的導電引線，該多個導電引線的每一個的各自第二端接觸該電磁干擾屏蔽層。5.如權(quán)利要求1所述的半導體裝置，其中該導電構(gòu)件包括至少一個導電條，該導電條的第一端的部分接合在該接地接觸墊上，且該導電條的第二端電地和物理地接觸該電磁干擾屏蔽層。6.如權(quán)利要求5所述的半導體裝置，其中該導電條具有“C”形或者“S”形。7.如權(quán)利要求1所述的半導體裝置，其中該導電構(gòu)件包括銀合金、金、鋁或者銅。8.如權(quán)利要求1所述的半導體裝置，其中該接地接觸墊位于該基板的角部。9.如權(quán)利要求1所述的半導體裝置，其中該基板還包括在該基板的表面下方的接地導電間層，該接地導電間層電連接至該接地接觸墊，以及該電磁干擾屏蔽層電性地和物理地接觸該接地導電間層。10.如權(quán)利要求1所述的半導體裝置，其中該電磁干擾屏蔽層是連續(xù)層或者網(wǎng)格。11.如權(quán)利要求1所述的半導體裝置，其中該電磁干擾屏蔽層包括銀合金、銅或者金。12.一種采用基板帶制備半導體裝置的方法，該基板帶具有包括第一基板和與該第一基板相鄰的第二基板，該第一基板具有在該第一基板的表面上的第一接地接觸墊，該第二基板具有在該第二基板的表面上的第二接地接觸墊，該第一接地接觸墊與該第二接地接觸墊相鄰，該方法包括: 布置導電構(gòu)件，橋接在該第一基板上方和第二基板上方，該導電構(gòu)件的第一端接合至該第一接地接觸墊以及該導電構(gòu)件的第二端接合至該第二接地接觸墊； 封裝該第一半導體裸芯、該第二半導體裸芯和該導電構(gòu)件在模塑料內(nèi)； 在該第一基板和該第二基板之間形成凹槽，從而分離該導電構(gòu)件并且暴露在該模塑料中的凹槽的側(cè)壁上的導電構(gòu)件的兩個平滑端； 將電磁干擾(EMI)屏蔽層至少施加在包括該凹槽的側(cè)壁的模塑料的被暴露的表面上，從而物理地和電地接觸該導電構(gòu)件的兩個平滑端；以及 通過形成從該凹槽延伸的開槽，完全分離該第一基板和該第二基板。13.如權(quán)利要求12所述的方法，其中該導電構(gòu)件包括至少一個導電引線，該導電引線具有在該第一基板和第二基板上方的弧形。14.如權(quán)利要求13所述的方法，還包括在布置該導電引線之前，在該第一基板的表面上布置至少一個第一半導體裸芯，以及在該第二基板的表面上布置至少一個第二半導體裸芯，其中該導電引線在用于電連接該第一半導體裸芯和該第一基板以及電連接該第二半導體裸芯和該第二基板的同一引線鍵合工藝中布置。15.如權(quán)利要求12所述的方法，其中該導電構(gòu)件包括至少一個導電條，該導電條具有在其第一端的第一部分、在其第二端的第二部分以及在第一部分和第二部分之間的第三部分，該第一部分接合在該第一接地接觸墊上，該第二部分接合在該第二接地接觸墊上，該第三部分在該第一基板和第二基板上方。16.如權(quán)利要求15所述的方法，還包括在該第一基板的表面上布置至少一個第一半導體裸芯，以及在該第二基板的表面上布置至少一個第二半導體裸芯，其中在布置該第一半導體裸芯和該第二半導體裸芯之前，以表面安裝技術(shù)(SMT)工藝布置該導電條。17.如權(quán)利要求12所述的方法，其中該導電構(gòu)件包括銀合金、金、鋁或者銅。18.如權(quán)利要求12所述的方法，其中該第一接地接觸墊位于該第一基板的角部，以及該第二接地接觸墊位于該第二基板角部。19.如權(quán)利要求12所述的方法，其中使用具有第一寬度的第一切割工具形成該凹槽；以及使用具有小于該第一寬度的第二寬度的第二切割工具完全分離該第一基板和該第二基板。20.如權(quán)利要求12所述的方法，其中該導電條還包括在該第一基板和第二基板下方并且電連接至該第一接地接觸墊和第二接地接觸墊的接地導電間層， 該凹槽延伸到該接地導電間層；以及 該施加的電磁干擾屏蔽層電地和物理地接觸該接地導電間層。21.如權(quán)利要求12所述的方法，其中通過濺射或者鍍層工藝施加該電磁干擾屏蔽層。
【文檔編號】H01L23/552GK105990317SQ201510088691
【公開日】2016年10月5日
【申請日】2015年2月25日
【發(fā)明人】陳昌恩, 莫金理, 徐輝, S.厄帕德海尤拉, 嚴俊榮, 邱進添, 鄭永康
【申請人】晟碟信息科技（上海）有限公司