用于低溫覆晶接合的接合墊結構的制作方法
【技術領域】
[0001]本發(fā)明披露涉及三維(3D)集成化半導體元件的制作。尤其，本發(fā)明披露涉及用于低溫覆晶接合的接合墊結構。
【背景技術】
[0002]用于集成電路(IC)及微機電系統(tǒng)(MEMS,microelectro-mechanical systems)的其中一項新興的芯片架構/技術是以將半導體元件與預先制作的組件接合一起為基礎的三維集成化。例如，覆晶芯片是一種通過翻轉其中一個該元件以便該元件的上側朝下、對準該接合墊以與該其它元件的接合墊匹配及將元件接合在一起的用于互連半導體元件的方法。在覆晶、對準及接合前，導孔及接合墊被圖案化在預先加工的晶圓上并且以銅鑲嵌工藝(copper damascene process)而填入。具體而言，介電層，例如諸如二氧化娃(S12, silicond1xide)、氮化娃(Si3N4, silicon nitride)及 / 或碳化娃(SiC, silicon carbide)的低溫非有機介電物是形成于該晶圓上并且經蝕刻以形成導孔。接著，銅是通過銅的電鍍(plating)或化學氣相沉積(CVD, chemical vapor deposit1n)而沉積。由于銅在介電物中快速擴散，所以在銅沉積前，諸如TiN的阻障層會被沉積做為襯墊。接著移除過多的銅并且該銅的表面及介電層通過化學機械拋光(CMP, chemical-mechanical polishing)而平坦化。該預先加工的晶圓經由對準并且在室溫或接近室溫下使用與后段工藝(BE0L，back-end-of-the-1 ine)晶圓相容的化學或等離子活化恪融接合工藝而接合一起。當該介電層的表面為實體上接合一起時，該平坦的銅層達到接觸，并且在退火后，在該元件間的互連是通過在用于結構集成化及內部晶圓電性互連兩者的接合墊內的銅對銅接合而形成。
[0003]如同在圖1A及圖1B中所顯示，當受到化學機械拋光時，具有介電層103及銅接合墊105的娃元件(不論是晶圓或晶粒)101通常會造成該接合墊的碟狀(dishing) 107。當兩個平坦化的硅元件101結合、對準及接合一起時，碟狀會導致該銅互連件內有空隙109。由于甚至低于該介電物表面幾納米的碟狀可能使得結合無法成功形成，所以該接合墊的碟狀需要受到控制或最小化。(在圖1A及圖1B中，頂部及底部晶粒為了說明便利性僅顯示在后段工藝堆迭中的頂部接合墊。在該后段工藝堆迭中可以具有多重的金屬/介電層。)
[0004]因此該領域存在著使三維集成化集成電路及微機電系統(tǒng)的制作在該接合墊處能夠具有受到控制及/或降低碟狀的需求。
【發(fā)明內容】
[0005]本發(fā)明披露的實施方案涉及用于制作三維集成化半導體元件的方法，其中，通過將接合墊與不同配置或旋轉配置的金屬區(qū)段結合可以避免或最小化在化學機械拋光后接合墊表面的碟狀的效應以及在結合的半導體元件間所造成的空隙。
[0006]另一實施方案涉及具有與不同配置或旋轉配置的金屬區(qū)段結合的接合墊的元件。
[0007]本發(fā)明披露的又一實施方案及其它特征將于說明中提出，該說明將依循并且當通過下文的檢視后在某種程度上對于一般本領域技術人員將是顯而易見的或者由本發(fā)明披露的實施而知悉。本發(fā)明披露的優(yōu)點當經由該附加的權利要求書明確提出后可以了解及獲得。
[0008]依據本發(fā)明披露，某些技術功效可部分通過一種方法達成:分別地形成第一及第二接合墊于第一及第二半導體元件上、該第一及該第二接合墊每一個具有多個金屬區(qū)段、該第一接合墊的該金屬區(qū)段具有不同于該第二接合墊的該金屬區(qū)段的配置或者具有與該第二接合墊的該金屬區(qū)段的配置相同但是相對于該第二接合墊而旋轉的配置；以及通過該第一及第二接合墊而將該第一及第二半導體元件接合在一起。
[0009]本發(fā)明披露的實施方案亦包含在該第一半導體元件上形成相比于在該第二半導體元件上的該第二接合墊的較大第一接合墊。本發(fā)明的其它實施方案包含通過銅鑲嵌工藝分別地圖案化于該第一及第二半導體元件上的該第一及第二接合墊。本發(fā)明的又一其它實施方案包含通過介電層分別地圍繞于該第一及第二半導體元件上的該第一及第二接合墊。本發(fā)明更進一步的實施方案包含以化學或等離子活化熔融接合工藝通過該介電層將該第一及第二半導體元件接合在一起。本發(fā)明再更進一步的實施方案包含使用圍繞該第一及第二半導體元件的該金屬區(qū)段的低溫非有機層，以及在接合在一起前，通過化學機械拋光而分別地平坦化在該第一及第二半導體元件上的該第一及第二接合墊與該低溫非有機層。本發(fā)明的附加的實施方案包含通過銅鑲嵌工藝而圖案化在該第一及第二半導體元件上的該接合墊，以及通過在該經圖案化的接合墊內的銅對銅接合而將該第一及第二半導體元件接合在一起。本發(fā)明的其它附加實施方案包含將該第一半導體元件上的該第一接合墊的該金屬區(qū)段配置成為縱列區(qū)段，該縱列相對于彼此是交錯配置，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為橫列區(qū)段，該橫列相對于彼此是交錯配置，其中該縱列區(qū)段為垂直于該橫列區(qū)段。本發(fā)明的其它附加實施方案包含將該第一半導體元件上的該第一接合墊的該金屬區(qū)段配置成為縱列及橫列的金屬島狀物，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為線路區(qū)段，該線路相對于彼此是交錯配置，其中，該線路區(qū)段相對于該縱列及橫列金屬島狀物呈45度角。本發(fā)明更進一步的實施方案包含將該第一半導體元件上的第一接合墊的該金屬區(qū)段配置成為具有橫列及縱列的第一格柵，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為具有橫列及縱列的第二格柵，其中，該具有橫列及縱列的該第二格柵相對于具有橫列及縱列的該第一格柵呈45度角。
[0010]依據本發(fā)明披露，某些技術功效可部分通過一種方法達成，該方法包含形成具有金屬區(qū)段的第一接合墊，其在第一半導體元件上形成具有第一方向的圖案；形成具有金屬區(qū)段的第二接合墊，其在第二半導體元件上形成具有第二方向的圖案，其中，該第一方向相對于該第二方向是呈45度至90度角；以及通過該第一及第二接合墊將該第一及第二半導體元件接合在一起。
[0011]本發(fā)明披露的實施方案亦包含具有彼此垂直的該第一方向及該第二方向。本發(fā)明的其它實施方案包含具有包含低溫非有機介電層的該第一及第二半導體元件，以及以化學或等離子活化熔融接合工藝而通過該低溫非有機介電層將該第一及第二半導體元件接合在一起。本發(fā)明的其它實施方案包含通過銅鑲嵌工藝而圖案化該接合墊，以及通過在該經鑲嵌圖案化銅的第一及第二接合墊內的銅對銅接合而將該第一及第二半導體元件接合在一起。
[0012]依據本發(fā)明披露，某些技術功效可部分通過一種元件達成，該元件包含分別具有第一及第二接合墊的第一及第二半導體元件，其通過該第一及第二接合墊而接合一起，該第一及第二接合墊的每一個具有多個金屬區(qū)段，該第一接合墊的該金屬區(qū)段具有不同于該第二接合墊的該金屬區(qū)段的配置或者具有相對于該第二接合墊的該金屬區(qū)段的配置而旋轉的配置。
[0013]本發(fā)明披露的實施方案亦包含具有大于在該第二半導體元件上的該第二接合墊的在該第一半導體元件上的該第一接合墊。本發(fā)明的其它實施方案包含該第一及第二接合墊的每一個具有多個銅區(qū)段。本發(fā)明的其它實施方案包含具有相對于該第二配置為旋轉45度至90度角的該第一配置。本發(fā)明的更進一步實施方案包含將該第一半導體元件上的該第一接合墊的該金屬區(qū)段配置成為縱列區(qū)段，該縱列為彼此交錯配置，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為橫列區(qū)段，該橫列為彼此交錯配置，其中，該縱列區(qū)段是垂直于該橫列區(qū)段。本發(fā)明的更進一步實施方案包含將該第一半導體元件上的該第一接合墊的該金屬區(qū)段配置成為縱列及橫列的金屬島狀物，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為線路區(qū)段，該線路為彼此交錯配置，其中，該線路區(qū)段對于金屬島狀物的縱列及橫列呈45度角。本發(fā)明的附加實施方案包含將該第一半導體元件上的第一接合墊的該金屬區(qū)段配置成為具有橫列及縱列的第一格柵，以及將該第二半導體元件上的該第二接合墊的該金屬區(qū)段配置成為具有橫列及縱列的第二格柵，其中，具有橫列及縱列的該第二格柵相對于具有橫列及縱列的該第一格柵呈45度角。
[0014]本發(fā)明披露的附加實施方案及技術功效由該下列的實施方式對于本領域技術人員將立即變得顯而易見，其