具有硅-鍺量子阱的高遷移率pmos及nmos裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明通常關(guān)于復(fù)雜半導(dǎo)體裝置的制造，尤其關(guān)于利用硅-鍺量子阱制造高迀移率PMOS及NMOS裝置。
【背景技術(shù)】
[0002]制造半導(dǎo)體裝置需要若干獨(dú)立的制程步驟以從半導(dǎo)體原材料生產(chǎn)封裝半導(dǎo)體裝置。從半導(dǎo)體材料的初始生長、將半導(dǎo)體晶體切片成獨(dú)立晶圓、制造階段(蝕刻、摻雜、離子注入等)直至封裝以及已完成裝置的最終測試的各種制程彼此大不相同，尤其，該些制程可在包含不同控制方案的不同制造位置執(zhí)行。
[0003]—般來說，目前實(shí)施多種制程技術(shù)，其中，對于許多類型的復(fù)雜電路，包括場效應(yīng)晶體管，MOS技術(shù)因在操作速度和/或功耗和/或成本效率方面的優(yōu)越特性而成為目前最有前景的方法之一。在利用例如MOS技術(shù)制造復(fù)雜集成電路期間，在包括結(jié)晶半導(dǎo)體層的襯底上形成數(shù)百萬個(gè)晶體管，例如N溝道晶體管和/或P溝道晶體管。在制造N溝道MOS (NMOS)裝置和/或P溝道MOS (PMOS)裝置期間，設(shè)計(jì)人員常常控制制程步驟以允許增加該些裝置的電流驅(qū)動(dòng)。對于NMOS裝置，可增強(qiáng)電子的流動(dòng)以增加電流驅(qū)動(dòng)。對于PMOS裝置，可增強(qiáng)“電洞”的流動(dòng)以增加電流驅(qū)動(dòng)。例如，常常形成應(yīng)變硅層以改善電荷粒子(也就是電子或電洞)的傳輸。
[0004]圖1顯示用以形成NMOS裝置的現(xiàn)有技術(shù)基礎(chǔ)結(jié)構(gòu)的程序化剖視圖。形成硅襯底層110，在其上可形成應(yīng)變松弛緩沖(strained relaxed buffer ；SRB)層120。接著在應(yīng)變松弛緩沖層120上形成應(yīng)變硅層(也就是應(yīng)變溝道材料層)130。對于NMOS裝置，應(yīng)變涉及拉伸應(yīng)變。緩沖層120須應(yīng)變松弛，以允許形成應(yīng)變硅層130。拉伸應(yīng)變硅層130提供增強(qiáng)的電子傳輸，從而增強(qiáng)該NMOS裝置的電流驅(qū)動(dòng)。
[0005]通過控制硅鍺層中的硅(Si)及鍺(Ge)濃度可獲得應(yīng)變硅層。通過調(diào)整鍺濃度可控制該硅鍺層的晶格常數(shù)。應(yīng)變松弛緩沖層120的厚度高于硅襯底層110的厚度。圖1的應(yīng)變松弛緩沖層120可為約I微米(um)至約5微米。應(yīng)變松弛緩沖層120中的硅鍺材料的濃度可表示為Si(1 x)Gew，其中，X具有介于O與I之間的值。例如，應(yīng)變松弛緩沖層120可具有S1a5Gea5的硅鍺濃度，其中X = 0.5。應(yīng)變松弛緩沖層120的晶格常數(shù)大于硅襯底層110的晶格常數(shù)。
[0006]在應(yīng)變松弛緩沖層120上形成應(yīng)變溝道材料層130。溝道材料層130的厚度可為約60埃(A)至150埃。溝道材料層130可為硅溝道層或硅及鍺層的組合。溝道材料層130的硅及鍺的濃度可表示為Si(1 y)Gew，其中，“y”小于“X”。例如，應(yīng)變溝道材料層130中的硅鍺材料的濃度可為31。.766。.3，其中“7”等于0.3。頂部溝道層130經(jīng)形成而具有雙軸拉伸應(yīng)變。溝道材料層130中的電子迀移率高于硅襯底110的電子迀移率。
[0007]類似地，也可制造用以形成PMOS裝置的基礎(chǔ)結(jié)構(gòu)。圖2顯示用以形成PMOS裝置的現(xiàn)有技術(shù)基礎(chǔ)結(jié)構(gòu)的程序化剖視圖。形成硅襯底層210，在其上可形成應(yīng)變松弛緩沖(SRB)層220。緩沖層220須應(yīng)變松弛，以允許形成應(yīng)變硅層230。接著在應(yīng)變松弛緩沖層220上形成應(yīng)變硅層(也就是應(yīng)變溝道材料層)230。為形成PMOS裝置，應(yīng)變涉及壓縮應(yīng)變。壓縮應(yīng)變硅層230提供增強(qiáng)的電洞傳輸。
[0008]如上所述，通過調(diào)整鍺濃度可控制硅鍺層的晶格常數(shù)。應(yīng)變松弛緩沖層220的晶格常數(shù)高于硅襯底層210的晶格常數(shù)。圖2的應(yīng)變松弛緩沖層220可為I微米至5微米。例如，應(yīng)變松弛緩沖層220可具有S1a5Gea5的硅鍺濃度，其中x = 0.5。應(yīng)變松弛緩沖層220的晶格常數(shù)大于硅襯底層210的晶格常數(shù)。
[0009]在應(yīng)變松弛緩沖層220上形成應(yīng)變溝道材料層230。溝道材料的厚度可為約60埃至150埃。溝道材料層230可為鍺溝道層或硅及鍺層的組合。溝道材料層130的硅及鍺的濃度可表示為Si(1 z)Gew，其中，“z”大于“X”。例如，應(yīng)變溝道材料層230中的硅鍺材料的濃度可為Sia3Gea7，其中“z”等于0.7。頂部溝道層230經(jīng)形成而具有雙軸壓縮應(yīng)變。溝道材料層230中的電洞迀移率高于硅襯底210的電洞迀移率。
[0010]上述基礎(chǔ)結(jié)構(gòu)通常獨(dú)立形成于不同的制程中。接著，集成基礎(chǔ)結(jié)構(gòu)以形成NMOS及PMOS裝置?；A(chǔ)結(jié)構(gòu)的該獨(dú)立制造可能耗時(shí)、效率低且成本高。
[0011]本發(fā)明可解決和/或至少減輕上述一個(gè)或多個(gè)問題。

【發(fā)明內(nèi)容】

[0012]下面提供本發(fā)明的簡要總結(jié)，以提供本發(fā)明的一些態(tài)樣的基本理解。本
【發(fā)明內(nèi)容】
并非詳盡概述本發(fā)明。其并非意圖識別本發(fā)明的關(guān)鍵或重要組件或劃定本發(fā)明的范圍。其唯一目的在于提供一些簡化的概念，作為后面所討論的更詳細(xì)說明的前序。
[0013]—般來說，本發(fā)明涉及半導(dǎo)體基礎(chǔ)結(jié)構(gòu)，用以接受NMOS裝置及PMOS裝置的至少其中之一。形成襯底。在該襯底上形成應(yīng)變松弛層。在該應(yīng)變松弛層上形成第一拉伸應(yīng)變層。在該第一拉伸應(yīng)變層上形成第一壓縮應(yīng)變層。
【附圖說明】
[0014]結(jié)合附圖參照下面的說明可理解本發(fā)明，這些附圖中類似的附圖標(biāo)記代表類似的組件，以及其中:
[0015]圖1顯示用以形成NMOS裝置的現(xiàn)有技術(shù)基礎(chǔ)結(jié)構(gòu)的程序化剖視圖；
[0016]圖2顯示用以形成PMOS裝置的現(xiàn)有技術(shù)基礎(chǔ)結(jié)構(gòu)的程序化剖視圖；
[0017]圖3顯示依據(jù)這里的第一實(shí)施例的基礎(chǔ)結(jié)構(gòu)的程序化剖視圖；
[0018]圖4顯示依據(jù)這里的第二實(shí)施例的基礎(chǔ)結(jié)構(gòu)的程序化剖視圖；
[0019]圖5顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第一制程步驟的程序化剖視圖；
[0020]圖6顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第二制程步驟的程序化剖視圖；
[0021]圖7顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第三制程步驟的程序化剖視圖；
[0022]圖8顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第四制程步驟的程序化剖視圖；
[0023]圖9顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第五制程步驟的程序化剖視圖；
[0024]圖10顯示依據(jù)這里的實(shí)施例用以制造半導(dǎo)體裝置的第六制程步驟的程序化剖視圖；
[0025]圖11顯示依據(jù)這里的實(shí)施例的一種用以制造包括量子阱層的基礎(chǔ)結(jié)構(gòu)的方法的流程圖；以及
[0026]圖12顯示依據(jù)這里的實(shí)施例的一種用以制造包括包括量子阱層的基礎(chǔ)結(jié)構(gòu)的半導(dǎo)體裝置的系統(tǒng)的程序化圖。
[0027]盡管這里所揭露的發(fā)明主題容許各種修改及替代形式，但附圖中以示例形式顯示本發(fā)明主題的特定實(shí)施例，并在此進(jìn)行詳細(xì)說明。不過，應(yīng)當(dāng)理解，這里對特定實(shí)施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，意圖涵蓋落入由所附權(quán)利要求定義的本發(fā)明的精神及范圍內(nèi)的所有修改、等同及替代。
【具體實(shí)施方式】
[0028]下面說明本發(fā)明的各種示例實(shí)施例。出于清楚目的，不是實(shí)際實(shí)施中的全部特征都在本說明書中進(jìn)行說明。當(dāng)然，應(yīng)當(dāng)了解，在任意此類實(shí)際實(shí)施例的開發(fā)中，必須作大量的特定實(shí)施決定以滿足開發(fā)者的特定目標(biāo)，例如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的約束條件，該些約束條件因不同實(shí)施而異。而且，應(yīng)當(dāng)了解，此類開發(fā)努力可能復(fù)雜而耗時(shí)，但其仍然是本領(lǐng)域技術(shù)人員借助本發(fā)明所執(zhí)行的常規(guī)程序。
[0029]現(xiàn)在將參照附圖來說明本發(fā)明主題。附圖中示意各種結(jié)構(gòu)、系統(tǒng)及裝置僅是出于解釋目的以及避免使本發(fā)明與本領(lǐng)域技術(shù)人員熟知的細(xì)節(jié)混淆，但仍包括該些附圖以說明并解釋本發(fā)明的示例。這里所使用的詞語和詞組的意思應(yīng)當(dāng)被理解并解釋為與相關(guān)領(lǐng)域技術(shù)人員對這些詞語及詞組的理解一致。這里的術(shù)語或詞組的連貫使用并不意圖暗含特別的定義，亦即與本領(lǐng)域技術(shù)人員所理解的通常慣用意思不同的定義。若術(shù)語或詞組意圖具有特定意思，亦即不同于本領(lǐng)域技術(shù)人員所理解的意思，則此類特別定義會(huì)以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。
[0030]這里的實(shí)施例提供半導(dǎo)體基礎(chǔ)結(jié)構(gòu)的制造，以形成NMOS和/或PMOS裝置，例如晶體管?？稍诎雽?dǎo)體基礎(chǔ)結(jié)構(gòu)上形成多個(gè)量子阱，以增強(qiáng)電子和/或電洞的迀移率。因此，可在該半導(dǎo)體基礎(chǔ)結(jié)構(gòu)上形成NMOS和/或PMOS裝置。在一些實(shí)施例中，可形成硅重材料溝道層及鍺重材料溝道層的交錯(cuò)薄層，以制造交錯(cuò)的量子阱組，從而為電子及電洞提供增強(qiáng)的迀移率。這使該半導(dǎo)體基礎(chǔ)結(jié)構(gòu)能夠接受NMOS和/或PMOS裝置的制造。
[0031]而且，這里所述的交錯(cuò)層所提供的量子阱為形成于單個(gè)半導(dǎo)體基礎(chǔ)結(jié)構(gòu)上的NMOS及PMOS裝置提供高電流驅(qū)動(dòng)。例如，當(dāng)形成于包括具有硅重材料溝道層及鍺重材料溝道層的交錯(cuò)薄層的交錯(cuò)量子阱的單個(gè)半導(dǎo)體基礎(chǔ)結(jié)構(gòu)上時(shí)，CMOS裝置(包括NMOS和/或PMOS裝置)可具有增強(qiáng)的電流驅(qū)動(dòng)。在一個(gè)實(shí)施例中，術(shù)語增強(qiáng)的電流驅(qū)動(dòng)指的是與不具有這里所述的量子阱的PMOS及NMOS裝置所獲得的電流驅(qū)動(dòng)相比增加的電流驅(qū)動(dòng)。因此，實(shí)施例提供利用單個(gè)堆棧進(jìn)行CMOS制造，其中，該CMOS制造可包括能夠具有較高電流驅(qū)動(dòng)能力的NMOS及PMOS裝置。
[0032]在一些實(shí)施例中，