用于finfet架構(gòu)的用固態(tài)擴散源摻雜的隔離阱的制作方法
【技術領域】
[0001 ]本發(fā)明的實施例總體上涉及集成電路(1C)，并且更具體而言涉及FinFET的阱雜質(zhì)摻雜。
【背景技術】
[0002]單片1C一般包括若干晶體管，例如制造于平面襯底(例如硅晶片)之上的金屬氧化物半導體場效應晶體管(M0SFET)。片上系統(tǒng)(SoC)架構(gòu)在模擬和數(shù)字電路兩者中都使用了晶體管。高速模擬和數(shù)字電路的單片集成可能存在問題，其部分原因在于數(shù)字開關可能引發(fā)襯底噪聲，所述噪聲可能限制模擬電路的精確度和線性度。因此，較高的襯底隔離度對于SoC性能的提尚是有利的。
[0003]圖1A示出了可以用于測量第一端口(端口1)與第二端口(端口2)之間的襯底隔離度的單片器件結(jié)構(gòu)101的布置。一般地，將信號Si施加到端口 1，并在端口 2測量對應的噪聲信號S2的強度，其中，隔離度被定義為兩個信號強度的比率(Ss/SD。可以提供諸如保護環(huán)110的保護環(huán)結(jié)構(gòu)以及諸如深阱120的阱隔離結(jié)構(gòu)來提高襯底隔離度。如圖所示，保護環(huán)110形成了P/N/P雜質(zhì)類型區(qū)，從而確保了反向二極管包圍任何噪聲敏感電路(例如，模擬電路中的一個或多個晶體管)。這種保護環(huán)結(jié)構(gòu)可以使隔離度提高20dB或更多?？梢岳檬纠陨钰?20進一步提高襯底隔離度，所述示例性深阱包括設置在保護環(huán)110內(nèi)的ρ阱下方的η型區(qū)(例如，可以在其中設置η型晶體管)。如三阱工藝中經(jīng)常出現(xiàn)的，可以使保護環(huán)110和深阱120的η型區(qū)連續(xù)，以進一步提高端口 1與端口 2之間的襯底隔離度。相對于單獨使用保護環(huán)結(jié)構(gòu)的情況，這種深阱隔離可以使隔離度提高35dB或更多。
[0004]深阱結(jié)構(gòu)通常是通過離子注入來制造的，例如，對于η阱而言利用高能量磷注入。需要高能量來實現(xiàn)足夠的阱深度，該深度可以是在襯底的頂表面下方數(shù)百納米，尤其是如圖1Β中所描繪的上層有源器件硅具有非平面(例如，finFET)架構(gòu)102的地方。然而，這種注入過程可能損壞上覆有源器件硅150，并且還與注入的物質(zhì)濃度分布相關聯(lián)，所述濃度分布可能對器件縮放造成限制。
[0005]因此，提供良好隔離度并且適于非平面器件架構(gòu)的器件結(jié)構(gòu)和阱摻雜技術將是有利的。
【附圖說明】
[0006]在附圖中通過示例的方式而非限制的方式對本文中所描述的材料進行例示說明。為了例示的簡單和清楚，附圖中所示的元件不一定按比例繪制。例如，為了清楚起見，一些元件的尺寸可能相對于其它元件被放大。此外，如果認為合適，在附圖中重復使用附圖標記以指示對應或相似的元件。在附圖中:
[0007]圖1A是用于評估單片半導體器件的兩個區(qū)域之間的隔離度水平的常規(guī)結(jié)構(gòu)的截面圖；
[0008]圖1B是描繪用于在單片半導體器件的子鰭狀物區(qū)中形成隔離阱的常規(guī)注入技術的常規(guī)結(jié)構(gòu)的截面圖；
[0009]圖2A是根據(jù)實施例的具有finFET架構(gòu)的集成微電子器件的平面圖，所述finFET架構(gòu)具有用于隔離阱摻雜的固態(tài)擴散源；
[0010]圖2B是根據(jù)實施例的沿圖2A的集成微電子器件中所描繪的B-B’平面的截面圖；
[0011]圖2C是根據(jù)實施例的沿圖2A的集成微電子器件中所描繪的C-C’平面的截面圖；
[0012]圖2D是根據(jù)實施例的沿圖2A的集成微電子器件中所描繪的D-D’平面的截面圖；
[0013]圖3是根據(jù)實施例的例示形成具有finFET架構(gòu)的集成微電子器件的方法的流程圖，所述finFET架構(gòu)具有用于隔離阱摻雜的固態(tài)擴散源；
[0014]圖4是根據(jù)實施例的進一步例示形成具有finFET架構(gòu)的集成微電子器件的方法的流程圖，所述finFET架構(gòu)具有用于阱摻雜的多個固態(tài)擴散源；
[0015]圖5A、5B、5C、5D、5E、5F、5G、5H、5I和5J是根據(jù)實施例的按照圖4中所示的特定制造操作的演變的finFET的截面圖，執(zhí)行圖4中所示的特定制造操作以獲得圖2A中所示的架構(gòu)。
[0016]圖6示出了根據(jù)本發(fā)明的實施例的采用具有與finFET的子鰭狀物區(qū)的一部分相鄰的隔離雜質(zhì)源膜的單片1C的移動計算平臺和數(shù)據(jù)服務器機器;以及
[0017]圖7是根據(jù)本發(fā)明實施例的電子計算設備的功能方框圖。
【具體實施方式】
[0018]參考附圖對一個或多個實施例進行描述。盡管詳細描繪并討論了具體構(gòu)造和布置，但是應當理解的是這僅是出于說明性的目的。相關領域的技術人員應當認識到在不背離本說明書的精神和范圍的情況下其它構(gòu)造和布置也是可能的。對于相關領域技術人員而言顯而易見的是，本文中描述的技術和/或布置可以用于除本文中詳細描述的系統(tǒng)和應用以外的多種其它系統(tǒng)和應用中。
[0019]在以下【具體實施方式】中參考附圖，附圖形成了本說明書的一部分并且示出了示例性實施例。此外，要理解的是可以使用其它實施例，并且可以在不脫離所要求保護的主題的情況下做出結(jié)構(gòu)和/或邏輯變化。還應當指出，例如，上、下、頂部、底部等方向和引用僅可以用于方便描述附圖中的特征而不是要限制所要求保護的主題的應用。因此，不應以限定的意義考慮以下【具體實施方式】，并且所要求保護的主題的范圍僅由所附權(quán)利要求及其等同物限定。
[0020]在以下描述中，闡述了很多細節(jié)，然而對于本領域技術人員而言顯而易見的是可以在沒有這些具體細節(jié)的情況下實踐本發(fā)明。在一些實例中，以方框圖的形式而非以細節(jié)的形式示出公知的方法和器件，以避免使本發(fā)明難以理解。在整個本說明書中對“實施例”或“一個實施例”的引用表示在本發(fā)明的至少一個實施例中包括結(jié)合所述實施例描述的特定特征、結(jié)構(gòu)、功能、或特性。因而，在整個本說明書中的各處出現(xiàn)的短語“在實施例中”或“在一個實施例中”不一定指的是本發(fā)明的相同實施例。此外，可以在一個或多個實施例中以任何適合的方式結(jié)合所述特定特征、結(jié)構(gòu)、功能、或特征。例如，只要是在與第一和第二實施例相關聯(lián)的特定特征、結(jié)構(gòu)、功能、或特點互不排斥的地方，就可以使這兩個實施例相結(jié)入口 ο
[0021]如本發(fā)明的說明書和所附權(quán)利要求中所使用的，單數(shù)形式“一”和“所述”旨在同樣包括復數(shù)形式，除非上下文明確地另行指示。還應當理解的是，本文中所使用的術語“和/或”指的是并且包含相關聯(lián)的列舉項中的一個或多個項的任何以及所有可能的組合。
[0022]在本文中，術語“耦合”和“連接”連同其派生詞可以用于描述部件之間的功能或結(jié)構(gòu)關系。應當理解的是，這些術語并不是要作為彼此的同義詞。相反，在特定實施例中，“連接”可以用于指示兩個或更多元件彼此直接物理、光學或電接觸?！榜詈稀笨梢杂糜谥甘緝蓚€或更多元件彼此直接或間接(在它們之間具有其它中間元件)物理、光學或電接觸和/或兩個或更多元件彼此合作或相互作用(例如，如因果關系中的情況)。
[0023]本文中所使用的術語“在……之上”、“在……之下”、“在……之間”和“在……上”
指的是一個部件或材料層相對于其它部件或?qū)拥南鄬ξ恢?，其中，這種物理關系是值得注意的。例如，在材料層的背景下，設置在一層之上或之下的另一個層可以直接與所述層接觸或者可以具有一個或多個中間層。此外，設置在兩個層之間的一個層可以與所述的兩個層直接接觸或者可以具有一個或多個中間層。相比之下，在第二層“上”的第一層與所述第二層直接接觸。在部件組件的背景下可以做出類似的區(qū)分。
[0024]如在整個本說明書和權(quán)利要求中所使用的，通過術語“……中的至少一個”或者“……中的一個或多個”加入的項目的列表可以指所列出的術語的任何組合。例如，短語“A、B或C中的至少一個”可以表示A、B、C、A和B、A和C、B和C或者A、B、和C。
[0025]如將在下文中更詳細地描述的，沿非平面半導體鰭狀物結(jié)構(gòu)的一部分形成至少一個雜質(zhì)源膜。所述雜質(zhì)源膜可以用作至少一個類型的雜質(zhì)源，所述雜質(zhì)在從源膜擴散到半導體鰭狀物中之后變得具有電活性。在一個這種實施例中，雜質(zhì)源膜被設置為與設置在鰭狀物的有源區(qū)與襯底之間的子鰭狀物區(qū)的一部分的側(cè)壁表面相鄰，并且比有源區(qū)更接近襯底。在其它實施例中，雜質(zhì)源膜可以提供摻雜劑源，所述摻雜劑使所述子鰭狀物區(qū)相對于襯底的區(qū)域被互補摻雜，從而形成P/N結(jié)，所述P/N結(jié)是將有源鰭狀物區(qū)與襯底的區(qū)域電隔離的隔離結(jié)構(gòu)的至少一部分。
[0026]如還將在下文中更詳細地描述的，具有finFET架構(gòu)的集成微電子器件可以依賴于固態(tài)擴散源，其中，雜質(zhì)源膜形成為與接近襯底的子鰭狀物區(qū)的一部分的側(cè)壁相鄰。第二膜可以形成在與子鰭狀物的一部分的側(cè)壁相鄰的雜質(zhì)源膜之上，所述子鰭狀物區(qū)比襯底更接近有源區(qū)。第二膜可以是未摻雜的隔離電介質(zhì)或第二雜質(zhì)源膜。將摻雜劑從(多個)雜質(zhì)源膜驅(qū)入接近源膜的子鰭狀物區(qū)的部分中。隨后為鰭狀物的有源區(qū)形成柵極疊置體和源極/漏極。
[0027]在實施例中，集成微電子器件包括襯底和設置在襯底上的多個晶體管。至少一個晶體管包括從襯底延伸的非平面半導體鰭狀物(即finFET)。圖2A是根據(jù)實施例的集成微電子器件200的平面圖，集成微電子器件200具有帶有finFET架構(gòu)的晶體管，并且至少部分地依賴于用于隔離阱摻雜的固態(tài)擴散。微電子器件200設置在襯底205上，所述襯底可以是本領域中已知的適于形成1C的任何襯底，例如但不限于:半導體襯底、絕緣體上半導體(SOI)襯底、或絕緣體襯底(例如，藍寶石)等、和/或它們的組合。在一個示例性實施例中，襯底205包括大體上單晶的半導體，例如但不限于硅。盡管襯底205可以是η型或ρ型導電性，但是在示例性實施例中，襯底205具有ρ型導電性，并且可以包括設置在非故意摻雜的硅襯底上的電阻式Ρ型硅外延層。非平面半導體體塊或“鰭狀物”201、202從第一襯底區(qū)211延伸，并且鰭狀物203和204從第二襯底區(qū)212延伸。有利地，鰭狀物201-204是大體上單晶的，并且具有與襯底205相同的晶體取向。然而，多晶鰭狀物實施例也是有可能的，因為本發(fā)明的實施例并不明顯受鰭