一種減少厚膜電鍍?nèi)毕莸姆椒?br>【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種減少厚膜電鍍?nèi)毕莸姆椒ā?br>【背景技術(shù)】
[0002]在半導(dǎo)體銅(Cu)布線工藝中，為了進(jìn)行銅薄膜的電鍍，首先需要在阻擋層上沉積一層薄的銅籽晶層，然后再在Cu籽晶層上以電化學(xué)電鍍(ECP)方法來生長出一層Cu薄膜層。
[0003]圖1是半導(dǎo)體晶圓上的阻擋層、銅(Cu)籽晶層及Cu電鍍薄膜的結(jié)構(gòu)示意圖；在實(shí)際生產(chǎn)中，半導(dǎo)體晶圓上往往包含有成千上萬的元器件或多層結(jié)構(gòu)，本發(fā)明為說明問題，只是舉了帶有一個(gè)介層洞的例子。請看圖1所示，半導(dǎo)體晶圓的氧化硅層100上有一個(gè)介層洞110，首先通過物理氣相沉積(Physical Vapor Deposit1n, PVD)制程生長出阻擋層101，其成分比如是鉭(Ta);然后需要在阻擋層101上同樣以PVD制程沉積一層薄的銅籽晶層102，一般約為 100 至 150nm ;最后再在 Cu 軒晶層 102 上以 ECP (electrofill copper plating，電化學(xué)電鍍)方法來生長出期望厚度的Cu薄膜層103。
[0004]ECP方法在電鍍厚膜的時(shí)候，常會采用兩步電鍍的方式，在實(shí)際生產(chǎn)中我們發(fā)現(xiàn)，分步電鍍的方式經(jīng)常會帶來pits (凹陷、深坑)缺陷，這種缺陷可能會對產(chǎn)品的可靠性產(chǎn)生一定的影響。經(jīng)過對產(chǎn)品參數(shù)的分析，發(fā)現(xiàn)這種缺陷和溝槽的深度及分步電鍍的厚度有一定的關(guān)系。
[0005]因此需要通過改變兩步電鍍時(shí)厚度的分配比例，來克服由于分步電鍍厚度不合理產(chǎn)生pits缺陷的問題，提高產(chǎn)品的可靠性。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明提出的一種減少厚膜電鍍?nèi)毕莸姆椒?，以解決現(xiàn)有技術(shù)中分步電鍍時(shí)，由于分步電鍍厚度不合理產(chǎn)生Pits缺陷的問題。
[0007]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0008]—種減少厚膜電鍍?nèi)毕莸姆椒?，包括步驟:
[0009]步驟1:提供一種半導(dǎo)體晶圓；
[0010]步驟2:在所述半導(dǎo)體晶圓的表面，電鍍上厚度大于0.2微米的第一銅膜層；
[0011]步驟3:對完成電鍍的半導(dǎo)體晶圓進(jìn)行清洗和干燥；
[0012]步驟4:將清洗和干燥后的半導(dǎo)體晶圓表面電鍍上第二銅膜層；
[0013]其中，所述第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70% -90%。
[0014]上述的減少厚膜電鍍?nèi)毕莸姆椒?，其中，所述半?dǎo)體晶圓已設(shè)置阻擋層和銅籽晶層。
[0015]上述的減少厚膜電鍍?nèi)毕莸姆椒?，其中，所述步驟3中，對所述半導(dǎo)體晶圓進(jìn)行清洗和干燥時(shí)，不對半導(dǎo)體晶圓進(jìn)行去邊的制程。
[0016]上述的減少厚膜電鍍?nèi)毕莸姆椒?，其中，所述減少厚膜電鍍?nèi)毕莸姆椒ㄟ€包括:
[0017]步驟5:將電鍍完第二銅膜層后的半導(dǎo)體晶圓進(jìn)行洗邊和退火制程。
[0018]本發(fā)明由于采用了上述技術(shù)，產(chǎn)生的積極效果是:
[0019](1)本發(fā)明中采用兩步電鍍的方法，在步驟1中電鍍的第一銅膜層厚度大于0.2微米，且第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70% -90%，使得本發(fā)明中分步電鍍的銅膜層的厚度更合理。
[0020](2)同時(shí)本法明在步驟3中，不對半導(dǎo)體晶圓進(jìn)行去邊的制程，以保證后續(xù)電鍍制程可以順利的進(jìn)行。
【附圖說明】
[0021]構(gòu)成本發(fā)明的一部分的附圖用來提供對本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0022]圖1是半導(dǎo)體晶圓上的阻擋層、銅籽晶層及Cu電鍍薄膜的結(jié)構(gòu)示意圖；
[0023]圖2為本發(fā)明減少厚膜電鍍?nèi)毕莸姆椒▽?shí)施例一的步驟示意圖；
[0024]圖3為本發(fā)明減少厚膜電鍍?nèi)毕莸姆椒▽?shí)施例二的步驟示意圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。
[0026]實(shí)施例一
[0027]圖2為本發(fā)明減少厚膜電鍍?nèi)毕莸姆椒▽?shí)施例一的步驟示意圖，請參閱圖2所示，一種減少厚膜電鍍?nèi)毕莸姆椒?，包?
[0028]步驟1:提供一種已設(shè)置阻擋層和銅籽晶層半導(dǎo)體晶圓；
[0029]步驟2:在所述半導(dǎo)體晶圓表面電鍍上第一銅膜層；
[0030]步驟3:對完成電鍍的半導(dǎo)體晶圓進(jìn)行清洗和干燥；
[0031]步驟4:將清洗和干燥后的半導(dǎo)體晶圓表面電鍍上第二銅膜層。
[0032]本發(fā)明在上述基礎(chǔ)上還具有如下實(shí)施方式:
[0033]其中，所述第一銅膜層的厚度大于第二銅膜層，且第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70% -90%。
[0034]本發(fā)明進(jìn)一步的實(shí)施例中，所述第一銅膜層的厚度大于0.2微米。
[0035]其中，所述步驟3中對所述半導(dǎo)體晶圓進(jìn)行清洗和干燥時(shí)，不對半導(dǎo)體晶圓進(jìn)行去邊的制程，以保證后續(xù)電鍍制程可以順利的進(jìn)行。
[0036]實(shí)施例二
[0037]圖3為本發(fā)明減少厚膜電鍍?nèi)毕莸姆椒▽?shí)施例二的步驟示意圖，請參閱圖3所示，本實(shí)施例包括實(shí)施例一的全部步驟，其區(qū)別在于，本實(shí)施了還包括:
[0038]步驟5:將電鍍完第二銅膜層后的半導(dǎo)體晶圓進(jìn)行洗邊和退火制程。
[0039]本發(fā)明中采用兩步電鍍的方法，在步驟1中電鍍的第一銅膜層厚度大于0.2微米，且第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70% _90%，使得本發(fā)明中分步電鍍的銅膜層的厚度更合理。同時(shí)本法明在步驟3中，不對半導(dǎo)體晶圓進(jìn)行去邊的制程，以保證后續(xù)電鍍制程可以順利的進(jìn)行。
[0040]綜上所述，以上所述僅為本發(fā)明較佳的實(shí)施例，并非因此限制本發(fā)明的實(shí)施方式及保護(hù)范圍，對于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識到凡運(yùn)用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種減少厚膜電鍍?nèi)毕莸姆椒?，其特征在于，包括步驟: 步驟1:提供一種半導(dǎo)體晶圓； 步驟2:在所述半導(dǎo)體晶圓的表面，電鍍上厚度大于0.2微米的第一銅膜層； 步驟3:對完成電鍍的半導(dǎo)體晶圓進(jìn)行清洗和干燥； 步驟4:將清洗和干燥后的半導(dǎo)體晶圓表面電鍍上第二銅膜層； 其中，所述第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70% -90%。2.根據(jù)權(quán)利要求1所述的減少厚膜電鍍?nèi)毕莸姆椒ǎ涮卣髟谟?，所述半?dǎo)體晶圓已設(shè)置阻擋層和銅籽晶層。3.根據(jù)權(quán)利要求2所述的減少厚膜電鍍?nèi)毕莸姆椒?，其特征在于，所述步驟3中，對所述半導(dǎo)體晶圓進(jìn)行清洗和干燥時(shí)，不對半導(dǎo)體晶圓進(jìn)行去邊的制程。4.根據(jù)權(quán)利要求1-3任意一條所述的減少厚膜電鍍?nèi)毕莸姆椒?，其特征在于，所述減少厚膜電鍍?nèi)毕莸姆椒ㄟ€包括: 步驟5:將電鍍完第二銅膜層后的半導(dǎo)體晶圓進(jìn)行洗邊和退火制程。
【專利摘要】本發(fā)明公開一種減少厚膜電鍍?nèi)毕莸姆椒ǎú襟E：步驟1：提供一種半導(dǎo)體晶圓；步驟2：在所述半導(dǎo)體晶圓的表面，電鍍上厚度大于0.2微米的第一銅膜層；步驟3：對完成電鍍的半導(dǎo)體晶圓進(jìn)行清洗和干燥；步驟4：將清洗和干燥后的半導(dǎo)體晶圓表面電鍍上第二銅膜層；其中，所述第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70％-90％。本發(fā)明中采用兩步電鍍的方法，在步驟1中電鍍的第一銅膜層厚度大于0.2微米，且第一銅膜層的厚度占電鍍在所述半導(dǎo)體晶圓上的銅膜層的總厚度的70％-90％，使得本發(fā)明中分步電鍍的銅膜層的厚度更合理。
【IPC分類】C25D5/10, C25D7/12, C25D5/16, H01L21/3205
【公開號】CN105244271
【申請?zhí)枴緾N201510663029
【發(fā)明人】蘇亞青, 文靜, 張傳民
【申請人】上海華力微電子有限公司
【公開日】2016年1月13日
【申請日】2015年10月14日