鰭式場(chǎng)效應(yīng)晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體形成領(lǐng)域，尤其是涉及一種鰭式場(chǎng)效應(yīng)晶體管及其形成方法。
【背景技術(shù)】
[0002]隨著集成電路(簡(jiǎn)稱(chēng)IC)制造技術(shù)的飛速發(fā)展，傳統(tǒng)集成電路的工藝節(jié)點(diǎn)逐漸減小，集成電路器件的尺寸不斷縮小，集成電路器件制備不斷更新以提高集成電路器件的性倉(cāng)泛。
[0003]如MOS晶體管中，通過(guò)高K介質(zhì)層和金屬柵極之間形成具有不同功函數(shù)的金屬來(lái)獲得理想的閾值電壓，從而改善器件性能。但隨著半導(dǎo)體技術(shù)特征尺寸的減小，傳統(tǒng)的平面式MOS晶體管以無(wú)法滿(mǎn)足對(duì)器件性能的需求，如平面式MOS晶體管對(duì)溝道電流的控制能力變?nèi)?，造成?yán)重的漏電流。為此，多柵器件作為常規(guī)器件的替代得到了廣泛的關(guān)注。
[0004]其中，鰭式場(chǎng)效應(yīng)晶體管(Fin FET)是一種新興的多柵器件。參考圖1所示，常規(guī)的Fin FET包括:半導(dǎo)體襯底I ;位于半導(dǎo)體襯底I上的鰭3 ;位于半導(dǎo)體襯底I上的氧化層2 ;依次位于氧化層2表面且橫跨鰭3的柵介質(zhì)層(未示出)和柵極4 ;位于鰭3兩側(cè)的鰭間側(cè)墻6 ;位于柵極4兩側(cè)的柵極側(cè)墻5 ;位于柵極4及柵極側(cè)墻5兩側(cè)鰭3內(nèi)的源/漏極31。
[0005]對(duì)于Fin FET，鰭3的頂部以及兩側(cè)的側(cè)壁與柵極相接觸的部分都成為溝道區(qū)，即具有多個(gè)柵，有利于增大驅(qū)動(dòng)電流，改善器件性能。
[0006]在靜態(tài)隨機(jī)存儲(chǔ)器(StaticRandom Access Memory, SRAM)等領(lǐng)域，F(xiàn)in FET 得到廣泛應(yīng)用。且隨著集成電路發(fā)展，往往需要制備不同高度的鰭，以適應(yīng)不同器件的性能要求。
[0007]如參考圖2所示，SRAM存儲(chǔ)單元包括:上拉晶體管，PMOS晶體管Pl和P2 ;下拉晶體管，NMOS晶體管NI和N2 ；以及傳輸晶體管，NMOS晶體管N3和N4。
[0008]對(duì)于高性能的SRAM存儲(chǔ)器中，相對(duì)于上拉晶體管，下拉晶體管通常需要更大的驅(qū)動(dòng)電流，以滿(mǎn)足存儲(chǔ)器的性能要求。一般要求下拉晶體管NI和N2、上拉晶體管Pl和P2，以及傳輸晶體管N3和N4的驅(qū)動(dòng)電流比為2:1: 1，晶體管的驅(qū)動(dòng)電流與晶體管的溝道面積成正t匕，即要求下拉晶體管NI和N2、上拉晶體管Pl和P2、傳輸晶體管N3和N4的溝道面積比為2:1:1。對(duì)于鰭式場(chǎng)效應(yīng)晶體管而言，通過(guò)調(diào)整各個(gè)晶體管的鰭高度，可有效調(diào)整各個(gè)晶體管的溝道面積。
[0009]此外，通過(guò)調(diào)整各晶體管的溝道面積，還可調(diào)整各個(gè)晶體管的給定電源電壓值(Vcc)，以定制下拉晶體管NI和N2、上拉晶體管Pl和P2，以及傳輸晶體管N3和N4的單元比率(Cell rat1)，以獲取最大的靜態(tài)噪聲邊際(Static Noise Margin, SNM)數(shù)值。
[0010]為此，如何在同一晶圓上制造不同高度的鰭以滿(mǎn)足不同器件的性能要求，以及提高晶體管靜態(tài)噪聲邊際數(shù)值，是本領(lǐng)域技術(shù)人員亟需解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0011]本發(fā)明解決的問(wèn)題是在提供一種鰭式場(chǎng)效應(yīng)晶體管及其形成方法，所述鰭式場(chǎng)效應(yīng)晶體管的形成方法能夠在同一晶圓上制造不同高度的鰭，以滿(mǎn)足不同器件的性能要求。
[0012]為解決上述問(wèn)題，本發(fā)明提供的鰭式場(chǎng)效應(yīng)晶體管的形成方法，包括:
[0013]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域；
[0014]向所述半導(dǎo)體襯底第一區(qū)域內(nèi)注入第一離子，形成第一阱區(qū)；
[0015]刻蝕所述半導(dǎo)體襯底的第一阱區(qū)以及所述第二區(qū)域，在所述第一阱區(qū)內(nèi)形成摻雜有所述第一離子的第一鰭，在第二區(qū)域內(nèi)形成第二鰭；
[0016]在所述第一鰭和第二鰭之間的半導(dǎo)體襯底上形成介質(zhì)層，使所述第一鰭和第二鰭部分凸出于所述介質(zhì)層表面；
[0017]刻蝕所述第一鰭和第二鰭，且刻蝕所述第一鰭的速率大于刻蝕第二鰭的速率，使刻蝕后所述第一鰭的高度小于刻蝕后所述第二鰭的高度。
[0018]可選地，所述第一區(qū)域?yàn)镻MOS區(qū)域，所述第二區(qū)域?yàn)镹MOS區(qū)域，所述第一阱區(qū)為N阱。
[0019]可選地，所述第一離子為磷離子或砷離子。
[0020]可選地，向所述第一區(qū)域內(nèi)注入第一離子的步驟包括:注入離子的劑量為1.0X 113 ?1.0X 11Vcm2,能量為 I ?20eV。
[0021]可選地，刻蝕所述半導(dǎo)體襯底的第一阱區(qū)以及所述第二區(qū)域的步驟中，所述刻蝕干法刻蝕。
[0022]可選地，所述干法刻蝕采用四氟化碳和氧氣的混合氣體為刻蝕氣體。
[0023]可選地，所述干法刻蝕的工藝參數(shù)包括:氣壓為10?200mtOrr，射頻功率為100?1000W，偏置功率為O?500W，所述四氟化碳的流量為10?200sccm，所述氧氣的流量為I?lOOsccm。
[0024]可選地，所述刻蝕氣體還包括二氟甲烷、六氟化硫和三氟化氮中的一種或多種。
[0025]可選地，所述二氟甲烷的流量為10?200sccm，六氟化硫的流量為O?lOOsccm，三氟化氮的流量為O?lOOsccm。
[0026]可選地，刻蝕所述第一鰭和第二鰭的步驟包括:采用干法刻蝕方法刻蝕所述第一鰭和第二鰭。
[0027]可選地，刻蝕所述第一鰭和第二鰭的干法刻蝕的步驟包括:以四氟化碳、三氟化氮和氧氣的混合氣體為刻蝕氣體。
[0028]可選地，刻蝕所述第一鰭和第二鰭的干法刻蝕的工藝參數(shù)包括:氣壓為10?200mtorr，射頻功率為100?1000W，偏置功率為O?500W，所述四氟化碳的流量為10?200sccm,所述氧氣的流量為I?lOOsccm,三氟化氮的流量為10?lOOsccm。
[0029]可選地，刻蝕所述第一鰭和第二鰭的干法刻蝕的步驟包括:所述刻蝕氣體還包括溴化氫*和氯氣中的一種或多種。
[0030]可選地,所述溴化氫<的流量為10?500sccm,氯氣的流量為10?200sccm。
[0031]可選地，刻蝕所述半導(dǎo)體襯底的第一阱區(qū)以及所述第二區(qū)域的步驟包括:
[0032]在半導(dǎo)體襯底上形成硬掩模，以所述硬掩模為掩?？涛g所述半導(dǎo)體襯底的第一阱區(qū)以及所述第二區(qū)域；
[0033]形成介質(zhì)層的步驟包括:
[0034]在所述半導(dǎo)體襯底上形成介質(zhì)材料層，所述介質(zhì)材料層覆蓋所述第一鰭和第二鰭；
[0035]以所述硬掩模作為停止層，平坦化所述介質(zhì)材料層；
[0036]去除部分厚度的所述介質(zhì)材料層，使形成的所述介質(zhì)層的上表面低于所述第一鰭和第二鰭的上表面；
[0037]去除所述硬掩模；
[0038]刻蝕所述第一鰭和第二鰭步驟還包括:進(jìn)一步去除部分厚度的介質(zhì)層。
[0039]可選地，所述半導(dǎo)體襯底為硅襯底。
[0040]可選地，刻蝕所述第一鰭和第二鰭，使刻蝕后所述第一鰭的高度小于刻蝕后所述第二鰭的高度后，所述形成方法還包括:向所述第二區(qū)域內(nèi)注入第二離子，形成第二阱區(qū)。
[0041]本發(fā)明還提供了一種鰭式場(chǎng)效應(yīng)晶體管，包括:
[0042]半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域；
[0043]所述第一區(qū)域和第二區(qū)域設(shè)有第一鰭和第二鰭；
[0044]所述第一鰭的高度小于第二鰭高度，且所述第一鰭內(nèi)摻雜有第一離子；
[0045]在所述第一鰭和第二鰭之間的所述半導(dǎo)體襯底上形成有介質(zhì)層，所述第一鰭和第二鰭凸出于所述介質(zhì)層表面。
[0046]可選地，所述第一區(qū)域?yàn)镻MOS區(qū)域，所述第二區(qū)域?yàn)镹MOS區(qū)域。
[0047]可選地，所述第一離子為磷離子或砷離子。
[0048]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0049]半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，向所述第一區(qū)域內(nèi)注入離子，以形成第一阱區(qū)；之后刻蝕所述半導(dǎo)體襯底，在第一阱區(qū)內(nèi)形成第一鰭，在第二區(qū)域內(nèi)形成第二鰭；在所述第一鰭和第二器之間的半導(dǎo)體襯底上形成介質(zhì)層，且所述第一鰭和第二鰭部分露出所述介質(zhì)層；刻蝕所述第一鰭和第二鰭，其中，摻雜有第一離子的第一鰭的刻蝕速率大于第二鰭的刻蝕速率，使得刻蝕后的第二鰭高度大于第一鰭的高度，從而在同一半導(dǎo)體襯底上形成不同高度的鰭，從而滿(mǎn)足不同器件的性能要求，并提高后續(xù)形成的鰭式場(chǎng)效應(yīng)晶體管的靜態(tài)噪聲邊際數(shù)值。
【附圖說(shuō)明】
[0050]圖1現(xiàn)有技術(shù)一種鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖；
[0051]圖2為現(xiàn)有技術(shù)一種SRAM存儲(chǔ)單元的結(jié)構(gòu)示意圖；
[0052]圖3至圖13是本發(fā)明的一實(shí)施例提供的鰭式場(chǎng)效應(yīng)晶體管的形成方法的示意圖。
【具體實(shí)施方式】
[0053]正如【背景技術(shù)】中所述，在現(xiàn)有的鰭式場(chǎng)效應(yīng)晶體管應(yīng)用中，根據(jù)器件性能要求，需要在同一個(gè)晶圓上形成高度不同的鰭以提高器件性能。如SRAM存儲(chǔ)單元中，可通過(guò)降低作為上拉晶體管的PMOS晶體管的鰭高度和作為下拉晶體管的NMOS晶體管的鰭高度比值，從而調(diào)整上拉晶體管和下拉晶體管的溝道面積，進(jìn)而調(diào)整上拉晶體管和下拉晶體管的驅(qū)動(dòng)電流比值；此外，通過(guò)調(diào)整上拉晶