使用雙重圖案化的自對準納米線的形成的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及集成電路，更具體地，涉及包括納米線的集成電路結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]雙重圖案化是光刻的一種技術(shù)革新，用以提高集成電路中的部件密度。通常，光刻技術(shù)用于在晶圓上形成集成電路的部件。光刻技術(shù)包括施加光刻膠，以及在光刻膠中限定圖案。首先在光刻掩模中限定光刻膠中的圖案，并且該圖案通過光刻掩模的透明部分或通過不透明部分來實現(xiàn)。光刻掩模中的圖案通過使用光刻掩模的曝光而轉(zhuǎn)印至光刻膠，然后使該光刻膠顯影。然后圖案化的光刻膠中的圖案被轉(zhuǎn)印至形成在晶圓上的制造的部件。
[0003]隨著集成電路的按比例縮小的增加，光學臨近效應(yīng)呈現(xiàn)越來越多的問題。當兩個分離的部件彼此距離過近時，光學臨近效應(yīng)可能導致這些部件彼此短接。為了解決這種問題而引入了雙重圖案化技術(shù)。位置鄰近的各部件被分給同一雙重圖案化掩模組的兩個掩模，這兩個掩模用于形成原本使用單個掩模而形成的各部件。在每個掩模中，各部件之間的間隔被增大為大于單個掩模中的各部件之間的間隔，由此降低或基本上消除了光學臨近效應(yīng)。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一個方面，提供了一種方法，包括:在半導體襯底上方形成圖案預(yù)留層，其中，半導體襯底包括主表面；執(zhí)行第一自對準多重圖案化工藝以圖案化圖案預(yù)留層，其中，圖案預(yù)留層的剩余部分包括在平行于半導體襯底的主表面的第一方向上延伸的圖案預(yù)留帶；執(zhí)行第二自對準多重圖案化工藝以在平行于半導體襯底的主表面的第二方向上圖案化圖案預(yù)留層，其中，圖案預(yù)留層的剩余部分包括圖案化的部件；以及使用圖案化的部件作為蝕刻掩模以通過蝕刻半導體襯底來形成半導體納米線。
[0005]優(yōu)選地，第一自對準多重圖案化工藝和第二自對準多重圖案化工藝均包括:形成芯軸層；蝕刻芯軸層以形成芯軸帶，其中，第一自對準多重圖案化工藝的芯軸帶具有在第一方向上的縱向方向；在芯軸層上方形成間隔件層；去除間隔件層的水平部分，其中，芯軸層的垂直部分形成間隔件；去除芯軸帶；以及使用芯軸帶作為蝕刻掩模來蝕刻圖案預(yù)留層。
[0006]優(yōu)選地，該方法還包括:在圖案預(yù)留層上方形成氧化物層，其中，在第一自對準多重圖案化工藝期間，氧化物層被圖案化。
[0007]優(yōu)選地，在第一自對準多重圖案化工藝之后，氧化物層包括位于圖案預(yù)留帶上方的剩余的氧化物帶，并且方法還包括以填充材料填充該剩余的氧化物帶之間的空間，填充材料在第二自對準多重圖案化工藝中被圖案化。
[0008]優(yōu)選地，第一方向垂直于第二方向。
[0009]優(yōu)選地，第一方向既不垂直于也不平行于第二方向。
[0010]優(yōu)選地，該方法還包括:在第一自對準多重圖案化工藝和第二自對準多重圖案化工藝之后，在半導體襯底上方形成光刻膠，其中，在蝕刻半導體襯底的過程中，光刻膠的圖案被轉(zhuǎn)印至半導體襯底中。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種方法，包括:在半導體襯底上方形成圖案預(yù)留層；使用第一自對準多重圖案化工藝蝕刻圖案預(yù)留層以形成圖案預(yù)留帶；形成填充材料以填充圖案預(yù)留帶之間的空間；使用第二自對準多重圖案化工藝來蝕刻圖案預(yù)留帶，其中，圖案預(yù)留帶的剩余部分形成圖案化的部件，第一自對準多重圖案化工藝和第二自對準多重圖案化工藝均包括:形成芯軸帶，其中，第一自對準多重圖案化工藝的芯軸帶具有第一縱向方向，第一縱向方向不同于第二自對準多重圖案化工藝的芯軸帶的第二縱向方向；在芯軸帶的側(cè)壁上形成間隔件；和去除芯軸帶，其中，芯軸帶用作蝕刻掩模以在第一自對準多重圖案化工藝和第二自對準多重圖案化工藝中蝕刻圖案預(yù)留層；以及使用圖案化的部件作為蝕刻掩模以通過蝕刻半導體襯底來形成半導體納米線。
[0012]優(yōu)選地，形成芯軸帶包括:形成非晶硅層；以及圖案化非晶硅層。
[0013]優(yōu)選地，該方法還包括:在半導體襯底上方形成襯墊介電層；在襯墊介電層上方形成硬掩模，并且硬掩模位于圖案預(yù)留層下方；以及使用圖案化的部件作為蝕刻掩模來圖案化硬掩模和襯墊介電層。
[0014]優(yōu)選地，第一縱向方向垂直于第二縱向方向。
[0015]優(yōu)選地，第一縱向方向既不垂直于也不平行于第二縱向方向。
[0016]優(yōu)選地，該方法還包括:形成晶體管，其中，半導體納米線中的一條的中間部分形成晶體管的溝道區(qū)域，而該條半導體納米線的上部和下部形成晶體管的源極和漏極區(qū)域。
[0017]根據(jù)本發(fā)明的又一方面，提供了一種集成電路結(jié)構(gòu)，包括:半導體襯底；以及多條半導體納米線，位于半導體襯底上方，多條半導體納米線設(shè)置成多個行和多個列，其中:多個行具有第一節(jié)距和不同于第一節(jié)距的第二節(jié)距，并且第一節(jié)距和第二節(jié)距以交替的圖案分配；和多個列具有第三節(jié)距和第四節(jié)距，并且第三節(jié)距和第四節(jié)距以交替的圖案分配。
[0018]優(yōu)選地，第四節(jié)距不同于第三節(jié)距。
[0019]優(yōu)選地，第一節(jié)距等于第三節(jié)距，并且第二節(jié)距等于第四節(jié)距。
[0020]優(yōu)選地，該集成電路包括晶體管，其中，半導體納米線中的一條的中間部分形成晶體管的溝道區(qū)域，而該條半導體納米線的上部和下部形成晶體管的源極和漏極區(qū)域。
[0021]優(yōu)選地，該集成電路結(jié)構(gòu)還包括與晶體管相同的多個晶體管，其中，多個晶體管的源極區(qū)域互連，多個晶體管的漏極區(qū)域互連，并且多個晶體管的柵電極互連。
[0022]優(yōu)選地，半導體納米線具有垂直于半導體襯底的主頂面的縱向方向。
[0023]優(yōu)選地，多個行既不垂直于不也平行于多個列。
【附圖說明】
[0024]當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以最佳地理解本發(fā)明。應(yīng)該注意，根據(jù)工業(yè)中的標準實踐，各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
[0025]圖1至圖22B示出了根據(jù)一些實施例的在形成半導體納米線中的中間階段的立體圖和頂視圖。
[0026]圖23示出了根據(jù)一些實施例的晶體管的截面圖，其中，晶體管包括半導體納米線；
[0027]圖24示出了根據(jù)一些實施例被布置成多行和列的納米線，行垂直于列；以及
[0028]圖25示出了根據(jù)一些實施例被布置成多行和列的納米線，行既不垂直于列也不平行于列。
【具體實施方式】
[0029]以下公開提供了多種不同實施例或?qū)嵗糜趯崿F(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當然，這些僅是實例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可以在多個實例中重復參考符號和/或字符。這種重復用于簡化和清楚，并且其本身不表示所述多個實施例和/或