Hkmg技術(shù)中嵌入式閃存的雙硅化物形成方法
【專利說明】HKMG技術(shù)中嵌入式閃存的雙硅化物形成方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2014年5月16日提交的標(biāo)題為“Dual Silicide Format1n Methodto Embed Flash Memory in HKMG Technology” 的美國臨時(shí)申請(qǐng)第 61/994，508 號(hào)的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及HKMG技術(shù)中嵌入式閃存的雙硅化物形成方法。
【背景技術(shù)】
[0004]在過去的十幾年內(nèi)，半導(dǎo)體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了快速發(fā)展。在IC發(fā)展過程中，功能密度(即，每一芯片面積上互連器件的數(shù)量)通常已經(jīng)增加而幾何尺寸(即，使用制造工藝可以制造的最小組件(或線))卻已減小。在一些IC設(shè)計(jì)中，實(shí)施為縮小技術(shù)節(jié)點(diǎn)的一種進(jìn)步利用金屬柵電極代替典型的多晶硅柵電極以改進(jìn)器件性能和降低部件尺寸。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成電路(IC)，包括:半導(dǎo)體襯底，包括外圍區(qū)域和存儲(chǔ)單元區(qū)域；高k金屬柵極(HKMG)電路，設(shè)置在所述外圍區(qū)域上；第一存儲(chǔ)單元，形成在所述存儲(chǔ)單元區(qū)域上，包括選擇柵極(SG)和存儲(chǔ)柵極(MG);以及硅化物層。
[0006]在上述IC中，為所述第一存儲(chǔ)單元的鏡像的第二存儲(chǔ)單元設(shè)置為鄰近所述第一存儲(chǔ)單元。
[0007]在上述IC中，所述硅化物層設(shè)置在所述第一存儲(chǔ)單元的所述SG和所述MG的頂面上；以及硬掩模層設(shè)置在所述HKMG電路的頂面上方。
[0008]在上述IC中，所述第一存儲(chǔ)單元還包括:電荷捕獲層，布置在所述MG和所述SG的相鄰側(cè)壁之間，所述電荷捕獲層延伸在所述MG下方；以及側(cè)壁間隔件，鄰接所述MG的外側(cè)壁。
[0009]在上述IC中，還包括:基底介電層，設(shè)置在所述半導(dǎo)體襯底的基底表面之上且設(shè)置在所述SG和所述電荷捕獲層之下；基底硅化物層，設(shè)置在所述半導(dǎo)體襯底的有源區(qū)上的所述半導(dǎo)體襯底的基底表面上方；以及CESL (接觸蝕刻停止層)，設(shè)置在所述有源區(qū)中的所述基底娃化物層之上。
[0010]在上述IC中，所述硅化物層部分地而非全部地設(shè)置在所述第一存儲(chǔ)單元的所述MG和所述SG的頂面上；以及所述硬掩模層設(shè)置在所述HKMG電路和所述電荷捕獲層的頂面上方。
[0011]在上述IC中，所述硅化物層設(shè)置在所述第一存儲(chǔ)單元的所述SG的頂面上；以及所述硬掩模層設(shè)置在所述HKMG電路、所述電荷捕獲層、所述MG和所述側(cè)壁間隔件的頂面上方。
[0012]在上述IC中，所述硅化物層設(shè)置在所述第一存儲(chǔ)單元的所述MG的頂面上；以及所述硬掩模層設(shè)置在所述HKMG電路、所述SG、所述電荷捕獲層、所述側(cè)壁間隔件和所述CESL的頂面上方。
[0013]在上述IC中，所述MG和所述SG包括多晶硅；所述半導(dǎo)體襯底包括Si ;所述硅化物層包括NiSi (硅化鎳)；所述CESL包括SiN (氮化硅)；以及所述硬掩模層包括S12 ( 二氧化硅)、SiN或S1N。
[0014]根據(jù)本發(fā)明的另一方面，還提供了一種集成電路(1C)，包括:半導(dǎo)體襯底，包括外圍區(qū)域和存儲(chǔ)單元區(qū)域；HKMG(高k金屬柵極)電路，設(shè)置在所述外圍區(qū)域上；兩個(gè)鄰近的分裂柵極閃存單元，形成在所述存儲(chǔ)單元區(qū)域上，每個(gè)所述分裂柵極閃存單元均包括選擇柵極(SG)和存儲(chǔ)柵極(MG)，其中，所述HKMG電路與所述分裂柵極閃存單元的頂面共面；以及硅化物層，設(shè)置在兩個(gè)所述分裂柵極閃存單元的所述SG或所述MG的頂面上。
[0015]在上述IC中，硬掩模層設(shè)置在所述HKMG電路的頂面上方。
[0016]在上述IC中，所述硬掩模層還部分地或全部地設(shè)置在每個(gè)所述分裂柵極閃存單元的電荷捕獲層，所述MG和所述SG的頂面上方。
[0017]在上述IC中，所述HKMG電路包括HV (高壓)HKMG晶體管和HKMG外圍電路。
[0018]在上述IC中，所述HKMG外圍電路包括靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)單元、輸入/輸出單元或核心單元。
[0019]在上述IC中，還包括:ILD(層間介電)層，設(shè)置在所述分裂柵極閃存單元和所述HKMG電路的頂面之上；金屬接觸件，延伸至所述襯底上的有源區(qū)和延伸至所述MG和所述SG的頂面，其中，所述金屬接觸件穿過所述ILD層和所述硬掩模層；以及保護(hù)阻擋層，設(shè)置在所述金屬接觸件和所述ILD層之上。
[0020]根據(jù)本發(fā)明的又一方面，還提供了一種形成集成電路(IC)的方法，包括:在半導(dǎo)體襯底上的第一區(qū)域上方形成一對(duì)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元均包括選擇柵極(SG)和存儲(chǔ)柵極(MG);在所述半導(dǎo)體襯底上的第二區(qū)域上方形成高k金屬柵極(HKMG)電路；實(shí)施化學(xué)機(jī)械拋光(CMP)以使所述存儲(chǔ)單元與所述HKMG電路的頂面共面；在所述存儲(chǔ)單元和所述HKMG電路的頂面上方形成硬掩模層；選擇性地去除所述硬掩模層以部分地或完全地暴露所述存儲(chǔ)單元的所述SG或所述MG的頂面；以及在所述存儲(chǔ)單元的暴露頂面上方形成自對(duì)準(zhǔn)硅化物(自對(duì)準(zhǔn)多晶硅化物)層。
[0021]在上述方法中，形成一對(duì)存儲(chǔ)單元包括:在所述半導(dǎo)體襯底上方形成犧牲間隔件；在所述犧牲間隔件的頂面和側(cè)壁上方形成選擇柵極(SG)材料層；對(duì)所述SG材料層實(shí)施第一回蝕刻工藝以暴露所述犧牲間隔件的頂面和所述犧牲間隔件的上側(cè)壁區(qū)域并且從而形成第一 SG結(jié)構(gòu)和第二 SG結(jié)構(gòu)；形成在所述第一 SG結(jié)構(gòu)和所述第二 SG結(jié)構(gòu)上方延伸并且位于所述犧牲間隔件的頂面上方的共形硅化物阻擋層；實(shí)施第二回蝕刻工藝以從所述犧牲間隔件的頂面上方去除所述共形硅化物阻擋層，同時(shí)留下位于所述第一 SG結(jié)構(gòu)和所述第二 SG結(jié)構(gòu)上的一部分并且從而形成第一硅化物阻擋帽和第二硅化物阻擋帽；形成延伸在所述犧牲間隔件的頂面上方并且延伸在所述第一硅化物阻擋帽和所述第二硅化物阻擋帽上方的共形電荷捕獲層；在所述電荷捕獲層上方形成共形存儲(chǔ)柵極(MG)材料層；在所述MG材料層上方形成共形介電間隔件層；以及實(shí)施第三回蝕刻工序以去除所述共形電荷捕獲層的部分、所述共形MG材料層的部分和所述共形介電間隔件層的部分，從而分別在所述第一SG結(jié)構(gòu)和所述第二 SG結(jié)構(gòu)的最外側(cè)壁上形成第一自對(duì)準(zhǔn)的MG結(jié)構(gòu)和第二自對(duì)準(zhǔn)的MG結(jié)構(gòu)。
[0022]在上述方法中，還包括:在所述半導(dǎo)體襯底中形成源極/漏極區(qū)域；去除所述犧牲間隔件以在所述第一 SG結(jié)構(gòu)和所述第二 SG結(jié)構(gòu)的內(nèi)側(cè)壁之間形成凹槽；在所述半導(dǎo)體襯底上，在所述凹槽中并且在所述源極/漏極區(qū)域上方形成硅化物層；在所述半導(dǎo)體襯底上，在所述凹槽中并且在所述SG結(jié)構(gòu)和所述MG結(jié)構(gòu)上方形成共形接觸蝕刻停止層(CESL);形成延伸在所述CESL上方并且向下延伸至所述凹槽內(nèi)的第一層間介電(ILD)層；以及對(duì)所述第一 ILD層實(shí)施化學(xué)機(jī)械拋光(CMP)操作。
[0023]在上述方法中，還包括:在所述存儲(chǔ)單元和所述HKMG電路的頂面上方形成第二ILD層；形成至有源區(qū)的金屬接觸件；以及在所述第二 ILD層上方和所述金屬接觸件的頂面上方沉積保護(hù)阻擋層。
【附圖說明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
[0025]圖1示出了根據(jù)本發(fā)明的一些實(shí)施例的具有一對(duì)嵌入式閃存單元的集成電路的截面圖，其中，嵌入式閃存單元具有部分地設(shè)置在存儲(chǔ)柵極和選擇柵極的頂面上方的硅化物層。
[0026]圖2示出了根據(jù)本發(fā)明的一些實(shí)施例的具有一對(duì)嵌入式閃存單元的集成電路的截面圖，其中，嵌入式閃存單元具有完全設(shè)置在選擇柵極和存儲(chǔ)柵極的頂面上方的硅化物層。
[0027]圖3示出了根據(jù)本發(fā)明的一些實(shí)施例的具有一對(duì)嵌入式閃存單元的集成電路的截面圖，其中，嵌入式閃存單元具有設(shè)置在選擇柵極的頂面上方的硅化物層。
[0028]圖4示出了根據(jù)本發(fā)明的一些實(shí)施例的具有一對(duì)嵌入式閃存單元的集成電路的截面圖，其中，嵌入式閃存單元具有設(shè)置在存儲(chǔ)柵極的頂面上方的硅化物層。
[0029]圖5示出了根據(jù)本發(fā)明的用于形成集成電路的方法的一些實(shí)施例的流程圖。
[0030]圖6至圖23示出了根據(jù)本發(fā)明的具有位于它們的柵極結(jié)構(gòu)上方的硅化物層的一對(duì)存儲(chǔ)單元的形成方法的逐步的截面圖的實(shí)施例。
[0031 ] 圖24至圖29示出了根據(jù)本發(fā)明的在嵌入式存儲(chǔ)單元的柵極結(jié)構(gòu)的頂面上方形成硅化物層的不同實(shí)施例。
【具體實(shí)施方式】
[0032]以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0033]另外，為便于描述，本文中可以使用諸如“在…之下”、“在…下方”、“下”、“在…之上”、“上”等的空間相對(duì)位置術(shù)語，以描述如圖中所示的一個(gè)元件或部件與另一個(gè)(另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)位置術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且因此可以對(duì)本文中使用的空間相對(duì)位置描述符同樣作相應(yīng)的解釋。
[0034]為了降低半導(dǎo)體器件的制造