一種硅納米線的制備方法
【技術領域】
[0001]本發(fā)明涉及半導體工藝技術領域，特別是涉及一種硅納米線的制備方法。
【背景技術】
[0002]近半個多世紀以來，集成電路行業(yè)的迅猛發(fā)展，為信息時代提供了硬件上的保障。MOS器件是集成電路領域的重要元器件。1925年，J.Lilienfirld提出了場效應晶體管背后的原理。1948年，第一個場效應晶體管在實驗室中誕生。由于更小尺寸的器件能夠帶來更大的開態(tài)電流、更高的速度、更小的面積等優(yōu)勢，因此，器件的按比例縮小貫穿了整個集成電路的發(fā)展史。
[0003]但是，當傳統(tǒng)MOS器件的特征尺寸縮小到納米尺度之后，各種負面效應開始凸現(xiàn)出來，其中，由于等效柵氧化層厚度無法與器件尺寸等比例縮小，導致柵與溝道的耦合作用下降，引起了包括短溝效應、漏極感應勢壘降低效應在內的諸多問題，造成了器件性能的下降。因此，如何抑制短溝效應，提高器件的柵控能力是一個重要課題。
[0004]近年來，伴隨著人們對納米技術領域的不斷探索和研究，具有一維納米結構的材料，如硅納米線，吸引了越來越多的人的眼球。硅納米線具有顯著的量子效應、超大的比表面積等特性，在MOS器件領域有著良好的應用前景，使基于硅納米線的MOS器件具有良好的柵控能力和電流特性。然而，硅納米線的制備一直以來是基于硅納米線的MOS器件的一個難點所在。由于器件的尺寸在幾十納米甚至幾納米的尺度，任何工藝上的漲落都有可能造成器件特性的大幅變化，從而影響器件在集成電路中的應用前景。
[0005]傳統(tǒng)硅納米線的制備方法所制備的硅納米線呈三角形結構，即，硅納米線的下端存在尖角，基于這種三角形硅納米線溝道結構的MOS管存在諸多問題，比如器件的開啟電壓不容易控制，尖角的存在會導致從溝道到柵極產生很大的漏電流。
[0006]因此，提供一種新型的硅納米線的制備方法是本領域技術人員需要解決的課題。

【發(fā)明內容】

[0007]鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種硅納米線的制備方法，用于解決現(xiàn)有技術中制備的硅納米線呈現(xiàn)三角形導致器件的開啟電壓不容易控制，并且三角形尖角引起溝道到柵極間產生很大的漏電流的問題。
[0008]為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種硅納米線的制備方法，所述硅納米線的制備方法至少包括步驟:
[0009]I)提供硅襯底，刻蝕所述硅襯底形成多個溝槽，所述溝槽與溝槽之間的硅襯底定義為鰭結構；
[0010]2)在所述硅襯底表面自下而上依次沉積第一氧化硅層和氮化硅層，之后采用化學機械拋光工藝去除鰭結構頂部氮化硅層，并采用刻蝕工藝刻蝕溝槽底部的部分氮化硅層使其表面形成圓弧形；
[0011]3)在所述氮化硅層表面的溝槽中沉積第二氧化硅層，并刻蝕所述第二氧化硅層至一定厚度，使所述第二氧化硅層的表面形成圓弧形；
[0012]4)在所述第二氧化娃物層表面外延娃,直至所述娃表面與鰭結構表面齊平；
[0013]5)刻蝕所述鰭結構至與所述第一氧化硅層等高，同時刻蝕所述硅，形成圓柱形的石圭納米線；
[0014]6)去除所述硅納米線底部的氮化硅層，使所述硅納米線懸空。
[0015]優(yōu)選地，所述步驟I)中，刻蝕所述硅襯底形成溝槽前，采用光刻工藝在硅襯底上定義出源極區(qū)和漏極區(qū)。
[0016]優(yōu)選地，所述溝槽的深度范圍為1000?1200nm。
[0017]優(yōu)選地，所述步驟2)中采用低壓化學氣相沉積的方法在硅襯底上形成第一氧化硅層和氮化硅層，形成的所述第一氧化硅層的厚度范圍為61?91A ;所述氮化硅層的厚度范圍為750?800A。
[0018]優(yōu)選地，所述步驟2)和步驟3)中均采用干法刻蝕工藝來刻蝕氮化硅層及第二氧化硅層，采用的刻蝕氣體為CF4,刻蝕氣體CF4的流量范圍為50?200SCCm，刻蝕反應腔的壓力設置為40?60毫托，刻蝕的時間范圍為20?40s。
[0019]優(yōu)選地，所述步驟3)中刻蝕完所述第二氧化硅層之后，還包括對該步驟獲得的結構進行濕法清洗的步驟。
[0020]優(yōu)選地，所述步驟4)中外延的硅還覆蓋于所述鰭結構表面，之后采用拋光工藝拋除所述鰭結構表面的硅。
[0021]優(yōu)選地，所述步驟4)和步驟5)之間還包括對所述硅和鰭結構表面進行氧化的過程。
[0022]優(yōu)選地，所述步驟5)中采用干法刻蝕工藝刻蝕所述鰭結構及硅，采用的刻蝕氣體為Cl2，刻蝕氣體Cl2的流量范圍為180?220sccm，刻蝕反應腔的壓力設置為35?65，刻蝕的時間范圍為60?80s。
[0023]優(yōu)選地，所述步驟5)中形成的硅納米線的直徑范圍為14?60nm。
[0024]優(yōu)選地，所述步驟6)中采用濕法刻蝕的方法去除硅納米線底部的氮化硅層，刻蝕溶液為80%?86%濃度的磷酸溶液，刻蝕時間為1000?1400s。
[0025]優(yōu)選地，所述步驟6)中形成硅納米線之后將硅納米線表面氧化形成柵介質層，最后在所述柵介質層表面沉積柵極形成最終的MOS器件。
[0026]優(yōu)選地，所述柵極為金屬柵極或多晶硅柵極。
[0027]如上所述，本發(fā)明的硅納米線的制備方法，包括步驟:首先提供硅襯底，刻蝕所述硅襯底形成多個溝槽，所述溝槽與溝槽之間的硅襯底定義為鰭結構；然后在所述硅襯底表面自下而上依次沉積第一氧化硅層和氮化硅層，之后采用化學機械拋光工藝去除鰭結構頂部的氮化硅層，并采用刻蝕工藝刻蝕溝槽中的部分氮化硅層使其表面形成圓弧形；其次在所述氮化硅表面的溝槽中沉積第二氧化硅層，并刻蝕所述第二氧化硅層至一定厚度，使所述第二氧化硅層的表面形成圓弧形；接著在所述第二氧化硅物層表面外延硅，直至所述硅表面與鰭結構表面齊平；再刻蝕所述鰭結構，直至所述鰭結構與所述第一氧化硅層等高，同時刻蝕所述硅，形成圓柱形的硅納米線；最后去除所述硅納米線底部的氮化硅層，使所述硅納米線懸空。本發(fā)明提供的硅納米線的制備方法制備的硅納米線可以控制為圓柱形，使器件的開啟電壓更易控制，且漏電流小。該制備方法與常規(guī)的MOS工藝兼容，簡單、方便、周期短，在半導體器件領域有良好的應用前景。
【附圖說明】
[0028]圖1本發(fā)明的硅納米線的制備方法的工藝流程圖。
[0029]圖2為本發(fā)明的硅納米線的制備方法步驟I)中呈現(xiàn)的結構示意圖。
[0030]圖3?圖5為本發(fā)明硅納米線的制備方法步驟2)中呈現(xiàn)的結構示意圖。
[0031]圖6?圖7為本發(fā)明硅納米線的制備方法步驟3)中呈現(xiàn)的結構示意圖。
[0032]圖8為本發(fā)明硅納米線的制備方法步驟4)中呈現(xiàn)的結構示意圖。
[0033]圖9?圖11為本發(fā)明硅納米線的制備方法步驟5)中呈現(xiàn)的結構示意圖。
[0034]圖12為本發(fā)明硅納米線的制備方法步驟6)中呈現(xiàn)的結構示意圖。
[0035]圖13a為本發(fā)明硅納米線的制備方法中在硅納米線表面制作柵極的示意圖。
[0036]圖13b為本發(fā)明硅納米線的制備方法中沿硅納米線中心的縱截面示意圖。
[0037]元件標號說明
[0038]SI ?S6 步驟
[0039]I硅襯底
[0040]2溝槽
[0041]3鰭結構
[0042]4第一氧化硅層
[0043]5氮化硅層
[0044]6第二氧化硅層
[0045]7硅
[0046]8第三氧化硅層
[0047]9光刻膠層
[0048]10硅納米線
[0049]11柵介質層
[0050]12柵極
[0051]13源極區(qū)、漏極區(qū)
【具體實施方式】
[0052]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0053]請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0054]本發(fā)明提供一種硅納米線的制備方法，如圖1所示，所述硅納米線的制備方法至少包括步驟:
[0055]SI,提供硅襯底，刻蝕所述硅襯底形成多個溝槽，所述溝槽與溝槽之間的硅襯底定義為鰭結構；
[0056]S2,在所述娃襯底表面自下而上依次沉積第一氧化娃層和氮化娃層,之后米用化學機械拋光工藝去除鰭結構頂部的氮化硅層，并采用刻蝕工藝刻蝕溝槽中的部分氮化硅層使其表面形成圓弧形；
[0057]S3，在所述氮化硅層表面的溝槽中沉積第二氧化硅層，并刻蝕所述第二氧化硅層至一定厚度，使所述第二氧化硅層的表面形成圓弧形；
[0058]S4,在所述第二氧化娃物層表面外延娃,直至所述娃表面與鰭結構表面齊平；
[0059]S5，刻蝕所述鰭結構至與所述第一氧化硅層等高，同時刻蝕所述硅，形成圓柱形的石圭納米線；
[0060]S6，去除所述硅納米線底部的氮化硅層，使所述硅納米線懸空。
[0061]下面結合具體附圖詳細介紹本發(fā)明的硅納米線的制備方法。
[0062]首先執(zhí)行步驟SI，請參閱圖2，提供硅襯底1，刻蝕所述硅襯底I形成多個溝槽2，所述溝槽2與溝槽2之間的硅襯底定義為鰭結構3。
[0063]所述硅襯底I優(yōu)選為單晶硅襯底。步驟SI的具體過程為:先在所述硅襯底I上旋涂光刻膠(未予以圖示)，之后圖形化光刻膠層形成多個開口，再對開口下方的硅襯底I進行刻蝕以在所述硅