半導(dǎo)體二極管組合件的制作方法
【專利說(shuō)明】
【背景技術(shù)】
[0001]呈靜電放電、電磁干擾、閃電形式或呈其它有害形式的過(guò)電壓瞬態(tài)可出乎預(yù)料地打擊集成電路(IC)封裝。因此，通常需要采取瞬態(tài)抑制措施以保證在封裝電路的預(yù)期使用期限內(nèi)的正常功能性。
[0002]在空間嚴(yán)重受限的電子系統(tǒng)(例如，移動(dòng)電話、膝上型計(jì)算機(jī)、手持式GPS系統(tǒng)或數(shù)字相機(jī))中，由半導(dǎo)體制成的瞬態(tài)電壓抑制器(TVS)裝置是用以保護(hù)所述系統(tǒng)中的敏感IC芯片的唯一可行選擇。將TVS功能性合并到待保護(hù)的芯片中通常是不切實(shí)際的，因?yàn)獒槍?duì)大多數(shù)集成電路設(shè)計(jì)的制造程序不適于良好TVS性能。出于此原因，獨(dú)立半導(dǎo)體TVS裝置仍為業(yè)界的選擇。
[0003]在TVS裝置中，P-η結(jié)及與電阻性元件組合的相關(guān)聯(lián)空乏區(qū)經(jīng)設(shè)計(jì)以吸收瞬態(tài)打擊的破壞性能量。因?yàn)樗矐B(tài)通常表現(xiàn)為快速的高電壓脈沖，所以TVS裝置經(jīng)配置以迫使p-n結(jié)擊穿，且因此將能量通過(guò)此類結(jié)轉(zhuǎn)向而非通過(guò)所保護(hù)的電路。
[0004]已知TVS裝置是基于包括重?fù)诫sη型襯底上的外延硅的硅芯片中的擴(kuò)散側(cè)向p-n結(jié)二極管建立的。二極管是通過(guò)經(jīng)由切割穿過(guò)硅上方的所生長(zhǎng)或沉積氧化物層的窗開口植入或擴(kuò)散P型摻雜劑以在硅表面下形成P-n結(jié)而制造。因此形成的p-n結(jié)具有兩個(gè)部分-相距硅的表面固定距離的相對(duì)平面部分，及在延伸到硅表面的外圍繞所述平面部分的非平面圓柱形部分。這些p-n結(jié)負(fù)責(zé)使?jié)撛谄茐男阅芰坷@過(guò)所述所保護(hù)的電路，而自身不遭受永久損壞。

【發(fā)明內(nèi)容】

[0005]申請(qǐng)人觀察且認(rèn)識(shí)到，擴(kuò)散p-n結(jié)的擊穿電壓通常未達(dá)到理論值且隨擴(kuò)散區(qū)的深度而變化，其中較淺結(jié)展現(xiàn)出擊穿電壓的更顯著縮減，且申請(qǐng)人觀察且認(rèn)識(shí)到此縮減是歸因于結(jié)的非平面圓柱形部分的曲率半徑，其引起靠近硅的表面而非在所述表面下方的二極管的平面區(qū)中發(fā)生結(jié)擊穿。因?yàn)樵陔姂?yīng)力下的結(jié)擊穿在P-n結(jié)的有限面積彎曲部分處引發(fā)高電流密度，所以熱將過(guò)早損壞此TVS裝置。
[0006]運(yùn)用此認(rèn)識(shí)，申請(qǐng)人努力發(fā)明(如此文件中將詳細(xì)描述)用于制造適用于具有優(yōu)越性能的TVS裝置的裝置的制程。體現(xiàn)本發(fā)明的TVS裝置含有具有可從裝置的頂部表面接達(dá)的至少兩個(gè)端子的電路路徑，且沿著所述電路徑存在至少一個(gè)(但是不超過(guò)兩個(gè))p-n結(jié)，所述P-n結(jié)跨結(jié)區(qū)域?qū)嶋H上平面，且因此無(wú)與非平面結(jié)相關(guān)聯(lián)的弱點(diǎn)。
[0007]體現(xiàn)本發(fā)明的TVS裝置可為雙向裝置或單向裝置，且其為電子電路提供抵抗電壓瞬態(tài)及其它電浪涌及尖峰的保護(hù)，其中此類瞬態(tài)是正或負(fù)的。因?yàn)榻Y(jié)是平面的且無(wú)圓柱形部分，所以所述裝置能夠比在創(chuàng)作本發(fā)明時(shí)已知的裝置吸收更大瞬態(tài)脈沖。
[0008]本發(fā)明的其它方面包含在由溝槽封閉的半導(dǎo)體材料柱中放置j-η結(jié)，因此可在微小半導(dǎo)體裸片或芯片中實(shí)現(xiàn)所述裝置。溝槽可采取圓形、橢圓形、矩形、正方形、多邊形的環(huán)的形狀，或其可為非幾何的-前提是其形成無(wú)間隙的閉合回路環(huán)。
[0009]本發(fā)明的其它方面包含在未用光制備(photo-making)材料覆蓋裸片的部分的情況下在多個(gè)溝槽中將摻雜劑引入到半導(dǎo)體材料中，因此體現(xiàn)本發(fā)明的裝置可相對(duì)于電路路徑的兩個(gè)端子對(duì)稱地?fù)舸?。這樣做的一個(gè)優(yōu)點(diǎn)在于可以較少?gòu)?fù)雜性及較低成本制成所述裝置。
[0010]本發(fā)明的另一方面在于:通過(guò)插入掩模層，可實(shí)現(xiàn)具有非對(duì)稱擊穿電壓的雙向裝置。且運(yùn)用另一額外掩模層，還可實(shí)現(xiàn)只在相對(duì)于兩個(gè)端子的一個(gè)方向上提供TSV保護(hù)的單向裝置。
[0011]總之，本發(fā)明使半導(dǎo)體裝置領(lǐng)域的技術(shù)人員能夠制造且使用(除其它實(shí)施方案以外)與現(xiàn)有技術(shù)中可實(shí)現(xiàn)者相比可吸收更大量的呈瞬態(tài)電壓浪涌形式的能量且從其復(fù)原的TVS裝置，因?yàn)槠淇蓪?shí)現(xiàn)更接近于理論值且跨整個(gè)p-n結(jié)區(qū)域的結(jié)擊穿電壓。體現(xiàn)本發(fā)明的許多裝置具有僅可從其頂部表面接達(dá)的端子，且因此促進(jìn)低成本及高封裝密度的裝置封裝。
[0012]在以下章節(jié)中借助于圖式描述本發(fā)明的示范性實(shí)施例。
【附圖說(shuō)明】
[0013]圖1描繪體現(xiàn)本發(fā)明的方面的示范性裝置的俯視圖。
[0014]圖2描繪體現(xiàn)本發(fā)明的方面的示范性裝置的橫截面視圖。
[0015]圖3描繪體現(xiàn)本發(fā)明的方面的另一示范性裝置的橫截面視圖。
[0016]圖4描繪體現(xiàn)本發(fā)明的方面的另一示范性裝置的橫截面視圖。
[0017]圖5描繪體現(xiàn)本發(fā)明的方面的另一示范性裝置的橫截面視圖。
[0018]圖6描繪體現(xiàn)本發(fā)明的方面的另一示范性裝置的橫截面視圖。
【具體實(shí)施方式】
[0019]實(shí)例1:對(duì)稱雙向瞬態(tài)抑制器
[0020]圖1描繪體現(xiàn)本發(fā)明的某些方面的部分完成示范性半導(dǎo)體裝置芯片100的頂部表面。如所描繪的芯片具有定位于所述芯片的中間部分的兩個(gè)溝槽110及111。雖然描繪了一個(gè)圓形溝槽及一個(gè)正方形溝槽，但是其可由其它形狀(例如，橢圓形、長(zhǎng)方形、多邊形及非幾何)的溝槽替換。將溝槽110及111中的每一者描繪為構(gòu)成裝置芯片100的完全封閉半導(dǎo)體材料的柱狀區(qū)。在此實(shí)例中，半導(dǎo)體材料是硅，但是也設(shè)想了其它半導(dǎo)體材料，例如，碳化硅、氮化鎵、砷化鎵等。
[0021]此示范性裝置的圓形溝槽的內(nèi)徑是150 μπι，且溝槽寬度是1.5 μπι。從硅芯片的頂部表面將溝槽蝕刻到硅芯片中，所述芯片仍然是硅晶片的部分。雖然在示范性芯片中，溝槽是相對(duì)于芯片表面垂直地蝕刻，但是也設(shè)想了成角度蝕刻，使得溝槽以相對(duì)于芯片表面的不同于90度的角度延伸到所述硅芯片中。
[0022]圖1中還描繪接觸件120及121，硅通過(guò)此類接觸件120及121接觸金屬部件130。在此示范性芯片中，接觸件是由直徑3 μπι的接觸孔的群集構(gòu)成。金屬部件130被描繪為接近于正方形，在包含接觸區(qū)域的大多數(shù)金屬區(qū)域上方具有一層保護(hù)性覆層150。穿過(guò)保護(hù)性覆層150蝕刻出窗開口 140，因此通過(guò)窗暴露的金屬部件可將芯片100連接到置于(例如)印刷電路板(PCB)上的其它電路組件。
[0023]如所描繪的芯片100具有在晶片處理結(jié)束時(shí)運(yùn)用例如圓形據(jù)的工具從娃晶片切斷的邊界。顯而易見(jiàn)，當(dāng)將芯片100封裝于芯片尺寸封裝(CSP)中時(shí)，在封裝的四個(gè)邊沿處，特性圓形鋸標(biāo)記是可見(jiàn)的。還設(shè)想了從硅晶片切斷芯片的其它工具，例如，激光及水刀。
[0024]如圖1中所描繪的芯片還可在被裸片結(jié)合到引線框之后運(yùn)用(例如)塑料模制化合物加以封裝。然而，憑借通過(guò)窗140將焊料放置于金屬部件130上且直接焊接于PCB的表面上或嵌入PCB中，可將呈CSP裝置形式的裝置容易地并入到PCB中。
[0025]圖2描繪示范性半導(dǎo)體芯片200的橫截面視圖。示范性芯片200包括由元件符號(hào)230、240及250指定的三個(gè)硅層。層230是η+硅襯底；層240是生長(zhǎng)于襯底的頂部上的外延硅層；且層250是外延硅內(nèi)的摻雜層。出于成本及性能考慮，在具有生長(zhǎng)于襯底的表面上的輕摻雜硅外延層的重?fù)诫s襯底晶片上建立此裝置通常是有利的。在此示范性芯片中，層230具有最高摻雜劑濃度，且層240具有最低摻雜劑濃度。取決于襯底晶片的直徑，襯底與所生長(zhǎng)的外延層的組合可具有從300 μ m (在2英寸到3英寸晶片的情況中)到約800 μ m (在12英寸晶片的情況中)的