一種制作鎳硅化物的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，更具體地，涉及一種制作鎳硅化物的方法。
【背景技術(shù)】
[0002]在半導(dǎo)體制造技術(shù)中，金屬硅化物由于具有較低的電阻率且與其他材料具有很好的粘合性而被廣泛應(yīng)用于源/漏接觸和柵極接觸來(lái)降低接觸電阻。高熔點(diǎn)的金屬例如T1、Co,Ni等通過(guò)一步或多步退火工藝，與硅發(fā)生反應(yīng)即可生成低電阻率的金屬硅化物。隨著半導(dǎo)體工藝水平的不斷提高，特別是在45nm及其以下技術(shù)節(jié)點(diǎn)，為了獲得更低的接觸電阻，鎳及鎳的合金(例如NiPt)已成為形成金屬硅化物的主要材料。
[0003]隨著超大規(guī)模集成電路特征尺寸的微縮化持續(xù)發(fā)展，場(chǎng)效應(yīng)晶體管的尺寸也隨之越來(lái)越小，且操作的速度也越來(lái)越快。如何有效提高電子輸運(yùn)性能，改善電路元件的驅(qū)動(dòng)電流正顯得日益重要。通過(guò)提高溝道區(qū)的載流子迀移率，能夠增大CMOS器件的驅(qū)動(dòng)電流，提尚器件的性能。而提尚載流子遷移率的一種有效機(jī)制是在溝道區(qū)中廣生應(yīng)力。
[0004]一般而言，硅中電子的迀移率隨著沿電子迀移方向的拉應(yīng)力的增加而增加，并隨著壓應(yīng)力的增加而減少；相反，硅中帶正電的空穴的迀移率隨著空穴移動(dòng)方向的壓應(yīng)力的增加而增大，并隨著拉應(yīng)力的增加而減少。因此，可以通過(guò)在溝道中引入適當(dāng)?shù)膲簯?yīng)力和拉應(yīng)力，來(lái)分別提高PMOS的空穴迀移率和NMOS的電子迀移率。例如，在PMOS器件的制造工藝中采用具有壓應(yīng)力的材料，而在NMOS器件中采用具有張應(yīng)力的材料，以向溝道區(qū)施加適當(dāng)?shù)膽?yīng)力，從而提尚載流子的遷移率。
[0005]在上述形成例如Ni金屬硅化物的工藝中，現(xiàn)有技術(shù)一般是通過(guò)在NMOS和PMOS器件上沉積相同的NiPt金屬層，并在NiPt金屬層上沉積相同的TiN層作為NiPt的保護(hù)層(cap layer)，進(jìn)而通過(guò)退火工藝使镲與娃發(fā)生反應(yīng)生成低電阻率的镲娃化物。TiN保護(hù)層可用來(lái)防止NiPt被氧化。
[0006]可是，上述現(xiàn)有的Ni硅化物形成工藝，沒(méi)有分別對(duì)NMOS和PMOS進(jìn)行調(diào)整，采用的是具有單一應(yīng)力的TiN覆蓋在NMOS和PMOS上，作為NiPt的保護(hù)層，而單一應(yīng)力(張應(yīng)力或壓應(yīng)力)的TiN只能對(duì)NMOS或PMOS其中之一的電子迀移率或空穴迀移率的提高作出貢獻(xiàn)，但在有利于其中之一的情況下，卻會(huì)對(duì)另一器件的電性能帶來(lái)不利影響。此外，在NMOS和PMOS器件上沉積相同厚度及Pt含量的NiPt金屬層，也沒(méi)有考慮到如何滿(mǎn)足不同器件要求的情況。
[0007]因此，現(xiàn)有的Ni硅化物形成工藝沒(méi)有考慮到在金屬硅化物的形成過(guò)程中引入的TiN應(yīng)力層所帶來(lái)的負(fù)面作用，以及如何滿(mǎn)足不同器件要求的情況，需要加以?xún)?yōu)化。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種新的制作鎳硅化物的方法，避免了在金屬硅化物的形成過(guò)程中，引入應(yīng)力層所帶來(lái)的負(fù)面作用，NiPt層厚度及Pt含量可滿(mǎn)足不同器件的要求。
[0009]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0010]一種制作鎳硅化物的方法，包括以下步驟:
[0011]步驟SOl:提供一形成有NMOS和PMOS的半導(dǎo)體襯底，沉積一 SiN層作為金屬硅化物阻擋層，并選擇性地去除PMOS上需要形成金屬硅化物區(qū)域的SiN ;
[0012]步驟S02:依次沉積一第一 NiPt層和壓應(yīng)力第一 TiN層，并選擇性地去除NMOS上的第一 TiN層、第一 NiPt層，隨后，選擇性地去除NMOS上需要形成金屬硅化物區(qū)域的SiN ；
[0013]步驟S03:沉積一第二 NiPt層和拉應(yīng)力第二 TiN層，并選擇性地去除PMOS上的第二 TiN 層、第二 NiPt 層；
[0014]步驟S04:進(jìn)行第一次退火，在需要形成金屬硅化物的區(qū)域形成第一鎳硅化物；
[0015]步驟S05:去除第一、第二 TiN層以及沒(méi)有反應(yīng)的第一、第二 NiPt層；
[0016]步驟S06:進(jìn)行第二次退火，在需要形成金屬硅化物的區(qū)域形成第二鎳硅化物。
[0017]優(yōu)選地，所述第一鎳硅化物為Ni2Si,所述第二鎳硅化物為NiSi。
[0018]優(yōu)選地，所述第一、第二 NiPt層中Pt的含量范圍分別為O?15%。
[0019]優(yōu)選地，所述第一、第二 NiPt層中Pt的含量不同。
[0020]優(yōu)選地，所述第二 NiPt層中Pt的含量大于第一 NiPt層中Pt的含量。
[0021]優(yōu)選地，所述第一、第二 NiPt層的厚度范圍為30?300埃。
[0022]優(yōu)選地，所述第一、第二 NiPt層的厚度不同。
[0023]優(yōu)選地，所述第一、第二 TiN層的厚度范圍為20?300埃。
[0024]優(yōu)選地，所述第一、第二 TiN層的厚度不同。
[0025]優(yōu)選地，所述第一次退火溫度為200?350°C，第二次退火溫度為350?550°C。
[0026]從上述技術(shù)方案可以看出，本發(fā)明通過(guò)應(yīng)用應(yīng)力技術(shù)，在NMOS和PMOS上沉積具有相反應(yīng)力的TiN作為NiPt的保護(hù)層，在后續(xù)的鎳硅化物形成過(guò)程中，不同的應(yīng)力經(jīng)過(guò)反應(yīng)以及相變被記憶下來(lái)，使形成的鎳硅化物可對(duì)NMOS溝道施加拉應(yīng)力，對(duì)PMOS溝道施加壓應(yīng)力，從而避免了在金屬硅化物的形成過(guò)程中，引入應(yīng)力層所帶來(lái)的負(fù)面作用，改善了器件的性能；NM0S和PMOS覆蓋的NiPt具有不同含量的Pt，可滿(mǎn)足器件的不同要求；此外，在NMOS保留的SiN，可在去除其上的NiPt時(shí)，避免對(duì)S/D帶來(lái)額外的損害。
【附圖說(shuō)明】
[0027]圖1是本發(fā)明一種制作鎳硅化物的方法的流程圖；
[0028]圖2?圖7是本發(fā)明一較佳實(shí)施例中根據(jù)圖1的方法形成鎳硅化物的工藝結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0030]需要說(shuō)明的是，在下述的【具體實(shí)施方式】中，在詳述本發(fā)明的實(shí)施方式時(shí)，為了清楚地表示本發(fā)明的結(jié)構(gòu)以便于說(shuō)明，特對(duì)附圖中的結(jié)構(gòu)不依照一般比例繪圖，并進(jìn)行了局部放大、變形及簡(jiǎn)化處理，因此，應(yīng)避免以此作為對(duì)本發(fā)明的限定來(lái)加以理解。
[0031]在以下本發(fā)明的【具體實(shí)施方式】中，請(qǐng)參閱圖1，圖1是本發(fā)明一種制作鎳硅化物的方法的流程圖。同時(shí)，請(qǐng)參閱圖2?圖7，圖2?圖7是本發(fā)明一較佳實(shí)施例中根據(jù)圖1的方法形成鎳硅化物的工藝結(jié)構(gòu)示意圖。圖2?圖7中形成的器件結(jié)構(gòu)，可與圖1中的各步驟相對(duì)應(yīng)。如圖1所示，本發(fā)明的一種制作鎳硅化物的方法，包括以下步驟:
[0032]如框01所示，步驟SOl:提供一形成有NMOS和PMOS的半導(dǎo)體襯底，沉積一 SiN層作為金屬硅化物阻擋層，并選擇性地去除PMOS上需要形成金屬硅化物區(qū)域的SiN。
[0033]請(qǐng)參閱圖2。首先，在半導(dǎo)體襯底I上形成NMOS和PMOS器件，例如包括形成STI (淺溝槽隔離)、柵極2、源/漏(S/D)等結(jié)構(gòu)。襯底I可采用常規(guī)硅片執(zhí)行，柵極2可采用多晶硅柵極。然后，在襯底及NM0S、PM0S器件表面沉積一層SiN層3，作為金屬硅化物阻擋層(SAB hard mask)。
[0034]請(qǐng)參閱圖3。接著，可采用公知的光刻及刻蝕工藝，對(duì)SiN層3進(jìn)行圖形化。例如通過(guò)光刻技術(shù)，將圖形轉(zhuǎn)移到SiN上，再經(jīng)干法刻蝕，選擇性地去除覆蓋在PMOS上的需要形成金屬硅化物區(qū)域的SiN，即去除PMOS柵極和源/漏區(qū)域的SiN，保留NMOS上的SiN層3，并暫不作工藝窗口開(kāi)口處理(圖示為與NMOS區(qū)域形成明顯區(qū)分，已將PMOS區(qū)域的SiN層圖形全部略去表示已開(kāi)出工藝窗口，請(qǐng)避免誤解)。PMOS需要形成金屬硅化物的區(qū)域?qū)⒂糜谛纬山饘俳佑|。
[0035]如框02所示，步驟S02:依次沉積一第一 NiPt層和壓應(yīng)力第一 TiN層，并選擇性地去除NMOS上的第一 TiN層、第一 NiPt層，隨后，選擇性地去除NMOS上需要形成金屬硅化物區(qū)域的SiN。
[0036]請(qǐng)參閱圖4。接下來(lái)，依次沉積一層第一 NiPt層4和一層具有壓應(yīng)力的第一 TiN層5，將NMOS和PMOS器件覆蓋。第一 NiPt層4用于后續(xù)使其中的Ni與PMOS多晶硅柵極中的Si及源/漏區(qū)域中的Si在退火狀態(tài)下發(fā)生反應(yīng)，生成鎳的金屬硅化物。第一 TiN層5用作第一 NiPt層4的保護(hù)層(cap layer)。作為一可選的實(shí)施方式，所述第一 NiPt層4中Pt的含量范圍可為O?15%，例如可以是0%、5%、10%或15%等。也就是說(shuō)，NiPt可以純鎳形態(tài)存在。作為一可選的實(shí)施方式，所述第一 NiPt層4的厚度范圍可為30