關(guān)系的數(shù)以千計(jì)的部件。由于這種復(fù)雜 性，通常由電子設(shè)計(jì)自動(dòng)化（EDA)的工藝中的計(jì)算機(jī)來確定金屬互連層中的引線的布局和 布線。通常地，非常大量的不同電路設(shè)計(jì)可以滿足提供給EDA程序的功能規(guī)格。除了基本 的設(shè)計(jì)限制外，存在各種不同的性能目標(biāo)，其涉及諸如性能、功率、信號(hào)完整性、可靠性和良 率的問題。因?yàn)樵u(píng)估限制和目標(biāo)函數(shù)的大量的可能性和計(jì)算需求，所以指定最優(yōu)設(shè)計(jì)的問 題是在數(shù)學(xué)上棘手。數(shù)學(xué)上棘手意味著存在最優(yōu)條件，但是在可行的時(shí)間內(nèi)不能確定。因 此，盡管EDA尋求最優(yōu)的解決方案，但是，尋找解決方案必定受到在實(shí)際時(shí)間限制內(nèi)達(dá)成解 決方案的設(shè)計(jì)規(guī)則的限制。
[0043] 已經(jīng)確定，具有ITlR架構(gòu)的RRAM器件（為每個(gè)RRAM單元提供一個(gè)晶體管）的耐 久性通常受到晶體管的壽命的限制。已經(jīng)進(jìn)一步確定，晶體管壽命（age)主要在復(fù)位操作 期間。由于體效應(yīng)，復(fù)位操作在晶體管柵極上需要遠(yuǎn)高于置位操作的電壓。已經(jīng)發(fā)現(xiàn)，降低 源極線的薄層電阻提供了復(fù)位速度的出乎意料地大幅增加。例如，通過將源極線從傳統(tǒng)的 引線尺寸（第二金屬互連層（M2)中的引線的尺寸）增大至第六金屬互連層（M6)中的引線 的尺寸，復(fù)位操作所需的時(shí)間可以降低約一個(gè)數(shù)量級(jí)。RRAM晶體管的壽命和RRAM器件的耐 久性可以隨之增加約一個(gè)數(shù)量級(jí)。
[0044] 圖1提供了根據(jù)本發(fā)明的一些實(shí)施例的集成電路器件100的圖示。集成電路器件 100包括半導(dǎo)體襯底101和形成在襯底101上方的多個(gè)金屬互連層131 (Ml至M6)。可以在 這些金屬互連層131的其中一層中、這些層的兩個(gè)之間或較高的層中形成RRAM單元125。 在大多數(shù)實(shí)施例中，RRAM單元125形成在第四（M4)金屬互連層131之上以滿足對(duì)熱預(yù)算 的限制。如圖1所示，在一些實(shí)施例中，RRAM單元125形成在第四（M4)金屬互連層131和 第五（M5)金屬互連層131之間。
[0045] RRAM單元125是形成存儲(chǔ)塊的RRAM單元125的陣列中的一個(gè)。在RRAM單元125 之上的金屬互連層131中形成用于在存儲(chǔ)塊中尋址RRAM單元125的位線133。在圖1的實(shí) 施例中，在第五（M5)金屬互連層131中形成位線133。在大多數(shù)實(shí)施例中，位線133通過通 孔129連接至RRAM單元125的頂電極127。
[0046] 在襯底101上形成用于選擇RRAM單元125的開關(guān)器件。在圖1的實(shí)施例中，開關(guān) 器件是晶體管105。這是具有ITlR架構(gòu)的代表性實(shí)施例。在一些實(shí)施例中，開關(guān)器件是二 極管并且架構(gòu)是1D1R。在一些實(shí)施例中，開關(guān)器件是雙極結(jié)型晶體管并且架構(gòu)是1BJT1R。 在一些實(shí)施例中，開關(guān)器件是雙極開關(guān)并且架構(gòu)是1S1R。
[0047] 在圖1的實(shí)施例中，晶體管105是由隔離區(qū)103分隔開的晶體管105的陣列中的 一個(gè)。晶體管105包括源極區(qū)107、漏極區(qū)113、柵極111和柵極電介質(zhì)109。漏極區(qū)113通 過接觸插塞115、形成在第一至第四（Ml至M4)金屬互連層131中的通孔119和形成在這些 金屬互連層131之間的通孔117連接至RRAM單元125的底電極123。在第三（M3)金屬互 連層131中形成用于開關(guān)晶體管105的字線135。
[0048] 源極線137供應(yīng)用于使RRAM單元125復(fù)位的電流脈沖。在器件100中，源極線 137通過接觸插塞145、形成在第一至第五（Ml至M5)金屬互連層131中的通孔143和形成 在這些金屬互連層131之間的通孔141連接至源極區(qū)107。通過傳統(tǒng)的設(shè)計(jì)規(guī)則，源極線 137將位于第二（M2)金屬互連層131中并且將具有比位線133更低的截面面積。根據(jù)本發(fā) 明的一些實(shí)施例，源極線137的截面面積大于或等于位線133的截面面積。在大多數(shù)實(shí)施 例中，源極線137的截面面積大于位線133的截面面積。在大多數(shù)實(shí)施例中，在RRAM單元 125之上的金屬互連層131中形成源極線137。在大多數(shù)實(shí)施例中，在形成位線133的金屬 互連層131之上的金屬互連層131中形成源極線137。在圖1的實(shí)施例中，在第六（M6)金 屬互連層131中形成源極線137。
[0049] 在大多數(shù)實(shí)施例中，金屬互連層131是按比例縮小的布置。在按比例縮小的布置 中，每個(gè)金屬互連層131內(nèi)的導(dǎo)線的平均（mean)、模式（mode)或最大截面面積隨著襯底 101之上的高度的增加而增加。金屬互連層131內(nèi)的導(dǎo)線寬度通常是均勻的，從而在大多數(shù) 實(shí)施例中，用于特定金屬互連層131內(nèi)的導(dǎo)線的平均、模式和最大截面面積都大約相等。
[0050] 在一些實(shí)施例中，一些鄰近的金屬互連層131的導(dǎo)線的平均、模式和最大截面面 積可以相同。在大多數(shù)實(shí)施例中，相比于其他金屬互連層131，一些金屬互連層131的導(dǎo)線 的平均、模式或最大截面面積更大，并且具有較大的平均、模式或最大截面面積的金屬互連 層131位于具有較小的平均、模式或最大截面面積的金屬互連層131之上。在一些實(shí)施例 中，導(dǎo)線的截面為大約矩形，從而截面面積是厚度與寬度的乘積。厚度指的是與襯底101垂 直或基本上垂直的尺寸。寬度指的是與襯底101平行或基本上平行的尺寸，并且在一些實(shí) 施例中，寬度與長(zhǎng)度的區(qū)別在于：對(duì)于稱為導(dǎo)線的結(jié)構(gòu)，長(zhǎng)度遠(yuǎn)遠(yuǎn)大于寬度。通過增大寬度、 增大厚度或增大寬度和厚度可以實(shí)現(xiàn)截面面積的增大。在大多數(shù)實(shí)施例中，薄層電阻與截 面面積成反比。
[0051] 圖2A至2C示出了根據(jù)本發(fā)明的一些實(shí)施例的導(dǎo)線153、155和157。導(dǎo)線153、155 和157分別具有寬度153W、155W和157W以及厚度153T、155T和157T。在一些實(shí)施例中， 在第二（M2)金屬互連層131中形成導(dǎo)線153。預(yù)期現(xiàn)有技術(shù)的EDA程序?qū)⒃礃O線布局在 M2中。在一些實(shí)施例中，在第三（M3)金屬互連層131中形成導(dǎo)線153。在一些實(shí)施例中， 導(dǎo)線153是字線（WL) 135。在一些實(shí)施例中，在第五（Μ5)金屬互連層131中形成導(dǎo)線155。 在一些實(shí)施例中，導(dǎo)線155是位線（BL) 133。在一些實(shí)施例中，在第六（Μ6)金屬互連層131 中形成導(dǎo)線157。在一些實(shí)施例中，導(dǎo)線157是源極線（SL) 137。下表提供了根據(jù)本發(fā)明的 一些實(shí)施例的這些導(dǎo)線的相對(duì)尺寸和截面面積的范圍：
[0052]
【主權(quán)項(xiàng)】
1. 一種集成電路器件，包括： RRAM單元的陣列； 位線的陣列，連接至所述RRAM單元的陣列，每條所述位線具有第一截面面積；以及 源極線的陣列，用于所述RRAM單元的陣列，每條所述源極線具有第二截面面積； 其中，所述第二截面面積大于所述第一截面面積；以及 所述源極線和所述位線配置為運(yùn)載用于使所述RRAM單元置位和復(fù)位的電流。
2. 根據(jù)權(quán)利要求1所述的集成電路器件，還包括： 晶體管的陣列，與所述RRAM單元一一對(duì)應(yīng)，所述晶體管包括源極區(qū)、漏極區(qū)和柵電極； 其中，所述源極區(qū)連接至所述源極線；以及 所述漏極區(qū)連接至所述RRAM單元。
3. 根據(jù)權(quán)利要求2所述的集成電路器件，還包括： 字線的陣列，配置為用于尋址所述RRAM單元； 其中，所述字線連接至所述柵電極。
4. 根據(jù)權(quán)利要求3所述的集成電路器件，還包括： 襯底； 多個(gè)金屬互連層，位于所述襯底之上的多個(gè)高度處； 其中，所述RRAM單元的陣列位于兩個(gè)所述金屬互連層之間； 所述源極線位于所述襯底之上的比所述RRAM單元的陣列更高的金屬互連層中； 所述位線位于所述襯底之上的比所述RRAM單元的陣列更高的金屬互連層中；以及 所述字線位于所述襯底之上的沒有所述RRAM單元的陣列高的金屬互連層中。
5. 根據(jù)權(quán)利要求1所述的集成電路器件，還包括： 襯底； 多個(gè)金屬互連層，位于所述襯底之上的多個(gè)高度處； 其中，所述RRAM單元的陣列位于兩個(gè)所述金屬互連層之間；以及 所述源極線位于所述襯底之上的比所述RRAM單元的陣列更高的金屬互連層中。
6. 根據(jù)權(quán)利要求5所述的集成電路器件，其中： 所述位線連接至所述RRAM單元的頂電極；以及 所述位線位于所述襯底之上的比所述RRAM單元的陣列更高的金屬互連層中。
7. 根據(jù)權(quán)利要求6所述的集成電路器件，其中： 所述源極線位于形成有所述位線的所述金屬互連層之上的金屬互連層中。
8. 根據(jù)權(quán)利要求7所述的集成電路器件，其中，至少兩個(gè)金屬互連層形成在所述RRAM 單元的陣列下方。
9. 一種使具有頂電極和底電極的RRAM單元復(fù)位的方法，包括 將所述頂電極連接至位線； 將所述底電極連接至源極線，所述源極線具有比所述位線更低的薄層電阻；以及 驅(qū)動(dòng)所述源極線的電壓以發(fā)送通過所述RRAM單元的電流脈沖； 其中，所述電流脈沖使所述RRAM單元復(fù)位。
10. -種制造集成電路器件的方法，包括： 使半導(dǎo)體襯底通過前段制程處理； 在所述半導(dǎo)體襯底上方形成第一組金屬互連層； 在所述第一組金屬互連層上方形成RRAM單元；以及 在所述第一組金屬互連層和所述RRAM單元上方形成第二組金屬互連層； 其中，形成所述第二組金屬互連層包括形成用于使所述RRAM單元置位和復(fù)位的位線 和源極線。
【專利摘要】一種集成電路器件包括RRAM單元的陣列、用于RRAM單元的陣列的位線的陣列以及用于RRAM單元的陣列的源極線的陣列。源極線和位線都位于RRAM單元之上的金屬互連層中。從而提供了具有比傳統(tǒng)的引線尺寸更高的源極線，這使復(fù)位速度增大了約一個(gè)數(shù)量級(jí)。結(jié)果，RRAM晶體管的壽命和RRAM器件的耐久性提高了類似的程度。本發(fā)明提供用于改進(jìn)的RRAM可靠性的金屬線連接件、包括它的半導(dǎo)體布置及其制造方法。
【IPC分類】H01L45-00, H01L27-24, H01L21-768
【公開號(hào)】CN104752456
【申請(qǐng)?zhí)枴緾N201410338629
【發(fā)明人】蔡竣揚(yáng), 丁裕偉, 黃國(guó)欽
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司
【公開日】2015年7月1日
【申請(qǐng)日】2014年7月16日
【公告號(hào)】US20150187418