帶靜電保護結(jié)構的mosfet及其制備方法
【技術領域】
[0001]本發(fā)明屬于半導體制造技術領域，具體涉及一種帶靜電保護結(jié)構的MOSFET及其制備方法。
【背景技術】
[0002]目前，功率 MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物場效應晶體管)被廣泛應用于開關電路中。MOSFET的柵極與源漏極之間是通過較薄的絕緣的二氧化硅隔離的。如果沒有靜電保護結(jié)構，該二氧化硅容易被靜電擊穿而使MOSFET失效。現(xiàn)有技術是通過在柵源間加反偏的二極管以實現(xiàn)靜電保護目的，使柵源既可以加一定的電壓不漏電(漏電流微安級)，又可以在靜電沖擊時使二極管反向擊穿放電。如圖1所示，在外延層102表面之上生成多晶硅，在多晶硅里形成N型多晶硅1011與P型多晶硅1012構成二極管來做靜電保護結(jié)構。該靜電保護結(jié)構可以通過調(diào)節(jié)多晶硅的摻雜濃度，或做多對二極管來得到需要的柵源極間的耐壓值?，F(xiàn)有技術的不足之處在于多晶硅工藝增加了工藝流程的成本，且芯片需要增加多晶硅與源極金屬接觸區(qū)域，增加了芯片成本。

【發(fā)明內(nèi)容】

[0003]本發(fā)明旨在至少解決現(xiàn)有技術中存在的技術問題之一。
[0004]為此，本發(fā)明的一個目的在于提出一種帶靜電保護結(jié)構的M0SFET。
[0005]本發(fā)明的另一目的在于提出一種帶靜電保護結(jié)構的MOSFET的制備方法。
[0006]為了實現(xiàn)上述目的，根據(jù)本發(fā)明一個方面的實施例的一種帶靜電保護結(jié)構的M0SFET,可以包括:襯底；位于所述襯底之上的第一導電類型的外延層；位于外延層中的源區(qū)和位于外延層中或外延層上的柵結(jié)構；位于所述外延層之上的介質(zhì)層，所述介質(zhì)層中具有彼此相鄰的源接觸孔和柵接觸孔；與所述源區(qū)相連的源極金屬層，所述源極金屬層的至少一部分形成在所述介質(zhì)層之上，且該部分所述源極金屬層通過所述源接觸孔與所述外延層接觸；與所述柵結(jié)構相連的柵極金屬層，所述柵極金屬層的至少一部分形成在所述介質(zhì)層之上，且該部分所述柵極金屬層通過所述柵接觸孔與所述外延層接觸；第一阱區(qū)，所述第一阱區(qū)位于所述源接觸孔下方的外延層中，所述第一阱區(qū)為與第一導電類型相反的第二導電類型；第二阱區(qū)，所述第二阱區(qū)位于所述柵接觸孔下方的外延層中，所述第二阱區(qū)為第二導電類型。
[0007]根據(jù)本發(fā)明實施例的帶靜電保護結(jié)構的M0SFET，利用在柵極金屬層和源極金屬層下方的外延層中的PN結(jié)二極管構成靜電保護結(jié)構，相比現(xiàn)有技術在體硅表面的多晶硅形成PN結(jié)二極管的靜電保護結(jié)構，結(jié)構更加簡單，節(jié)約了芯片面積，降低了制造成本。
[0008]另外，根據(jù)本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET還可以具有如下附加技術特征:
[0009]在本發(fā)明的一個實施例中，還包括:第三阱區(qū)，所述第三阱區(qū)位于所述源接觸孔與所述第一阱區(qū)之間，所述第三阱區(qū)為第一導電類型。
[0010]在本發(fā)明的一個實施例中，所述第三阱區(qū)的摻雜濃度大于所述外延層的摻雜濃度。
[0011]在本發(fā)明的一個實施例中，還包括:第四阱區(qū)，所述第四阱區(qū)位于所述源接觸孔與所述第二阱區(qū)之間，所述第四阱區(qū)為第一導電類型。
[0012]在本發(fā)明的一個實施例中，所述第四阱區(qū)的摻雜濃度大于所述外延層的摻雜濃度。
[0013]在本發(fā)明的一個實施例中，所述MOSFET為垂直結(jié)構的VM0SFET。
[0014]根據(jù)本發(fā)明另一方面的實施例的帶靜電保護結(jié)構的MOSFET的制備方法，可以包括:提供襯底；在所述襯底上形成第一導電類型的外延層；形成源區(qū)和柵結(jié)構；在所述外延層中形成彼此相鄰的第二導電類型的第一阱區(qū)和第二阱區(qū)；在所述外延層上形成介質(zhì)層，并在所述介質(zhì)層中與第一阱區(qū)對應的位置形成源極接觸孔，在所述介質(zhì)層中與第二阱區(qū)對應的位置形成柵極接觸孔；形成源極金屬層和柵極金屬層，所述源極金屬層與所述源區(qū)相連，且所述源極金屬層的至少一部分形成在所述介質(zhì)層之上，且該部分所述源極金屬層通過所述源接觸孔與所述第一阱區(qū)接觸，所述柵極金屬層與所述柵結(jié)構相連，所述柵極金屬層的至少一部分形成在所述介質(zhì)層之上，且該部分所述柵極金屬層通過所述柵接觸孔與所述第二阱區(qū)接觸。
[0015]根據(jù)本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET的制備方法，利用在柵極金屬層和源極金屬層下方的外延層中形成PN結(jié)二極管構成了靜電保護結(jié)構，相比現(xiàn)有技術在體硅表面的多晶硅形成PN結(jié)二極管的靜電保護結(jié)構，結(jié)構更加簡單，節(jié)約了芯片面積，降低了制造成本。
[0016]另外，根據(jù)本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET的制備方法還可以具有如下附加技術特征:
[0017]在本發(fā)明的一個實施例中，還包括:在形成所述第一阱區(qū)之后、形成所述源極金屬層之前，在預設所述源接觸孔位置與所述第一阱區(qū)之間形成第一導電類型的第三阱區(qū)。
[0018]在本發(fā)明的一個實施例中，所述第三阱區(qū)的摻雜濃度大于所述外延層的摻雜濃度。
[0019]在本發(fā)明的一個實施例中，還包括:在形成所述第二阱區(qū)之后、形成所述柵極金屬層之前，在預設所述源接觸孔位置與所述第二阱區(qū)之間形成第一導電類型的第四阱區(qū)。
[0020]在本發(fā)明的一個實施例中，所述第四阱區(qū)的摻雜濃度大于所述外延層的摻雜濃度。
[0021]在本發(fā)明的一個實施例中，所述MOSFET為垂直結(jié)構的VM0SFET。
[0022]本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0023]本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0024]圖1是現(xiàn)有的在多晶硅層中形成靜電保護結(jié)構的MOSFET的結(jié)構示意圖；
[0025]圖2是本發(fā)明第一實施例的帶靜電保護結(jié)構的MOSFET的結(jié)構示意圖；
[0026]圖3是本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET的工作原理圖；
[0027]圖4是本發(fā)明第二實施例的帶靜電保護結(jié)構的MOSFET的結(jié)構示意圖；
[0028]圖5是本發(fā)明第三實施例的帶靜電保護結(jié)構的MOSFET的結(jié)構示意圖；
[0029]圖6是本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET的制備方法的流程圖；
[0030]圖7a_圖7g是本發(fā)明實施例的帶靜電保護結(jié)構的MOSFET的制備方法的詳細過程示意圖。
【具體實施方式】
[0031]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0032]圖2是本發(fā)明第一實施例的帶靜電保護結(jié)構的MOSFET的結(jié)構示意圖。如圖2所示，該帶靜電保護結(jié)構的MOSFET可以包括:襯底1、位于襯底I之上的第一導電類型的外延層2、位于外延層2中的源區(qū)S、位于外延層2之中或者之上的柵結(jié)構G、位于外延層2之上的介質(zhì)層3和介質(zhì)層3的源接觸孔31和柵接觸孔32、源極金屬層4、柵極金屬層5、第一阱區(qū)6和第二阱區(qū)7。其中:外延層2為第一導電類型。介質(zhì)層3中的源接觸孔31和柵接觸孔32彼此相鄰。源極金屬層4與源區(qū)S相連。源極金屬層4的至少一部分形成在介質(zhì)層3之上，且該部分源極金屬層4通過源接觸孔31與外延層2接觸。柵極金屬層5與柵結(jié)構G相連。柵極金屬層5的至少一部分形成在介質(zhì)層3之上，且該部分柵極金屬層5通過柵接觸孔32與外延層2接觸。第一阱區(qū)6位于源接觸孔31下方的外延層2中。第一阱區(qū)6為與第一導電類型相反的第二導電類型，這意味著第一阱區(qū)6和外延層2的導電類型相反。第二阱區(qū)7位于柵接觸孔32下方的外延層2中，第二阱區(qū)7為第二導電類型，這意味著第一