氮化物半導(dǎo)體結(jié)構(gòu)物的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種能夠適用于被用于例如民生設(shè)備的電源電路等的功率開關(guān)元件等設(shè)備的氮化物半導(dǎo)體結(jié)構(gòu)物。
【背景技術(shù)】
[0002]以氮化鎵(GaN)為代表的III族氮化物半導(dǎo)體，是例如氮化鎵(GaN)以及氮化鋁(AlN)的禁帶寬度在室溫下分別為3.4eV以及6.2eV的較大的寬禁帶半導(dǎo)體。而且，III族氮化物半導(dǎo)體具有絕緣破壞電場較大且與砷化鎵(GaAs)等化合物半導(dǎo)體、硅(Si)等相比電子飽和速度較大的特征。
[0003]因此，作為高頻用電子設(shè)備或者高輸出電子設(shè)備，使用了 GaN系化合物半導(dǎo)體材料的場效應(yīng)晶體管(Field Effect Transistor:FET)的研宄開發(fā)正在活躍地進(jìn)行。
[0004]由于GaN等氮化物半導(dǎo)體材料能夠得到AlN或者氮化銦(InN)各種混晶，因此與現(xiàn)有的GaAs等砷系半導(dǎo)體材料同樣地，能夠形成異質(zhì)接合。在基于氮化物半導(dǎo)體的異質(zhì)接合、例如AlGaN/GaN異質(zhì)結(jié)構(gòu)中具有如下特征:即使在不摻雜雜質(zhì)的狀態(tài)下，也產(chǎn)生在其交界面由于自發(fā)極化以及壓電極化而生成的高濃度并且高迀移率的載流子。因此，若使用氮化物半導(dǎo)體來制作晶體管，則能夠進(jìn)行高速動(dòng)作。
[0005]另夕卜，這里，AlGaN表示 AlxGahN(其中，x 是 O < x < I)，InGaN 表示是 O < y < I)，AlInN 表示 AlzIivzN (z 是 O < z < I)，InAlGaN 表示 IriyAlxGah—yN (x、y 是
O< X < 1,0 < y < 1,0 < x+y < I)。該表示以下也是同樣的。
[0006]并且，在娃基板上形成多個(gè)氮化物半導(dǎo)體層的技術(shù)，例如被公開于專利文獻(xiàn)1、2。
[0007]現(xiàn)有技術(shù)文獻(xiàn)
[0008]專利文獻(xiàn)
[0009]專利文獻(xiàn)1:日本特開2008-251704號(hào)公報(bào)
[0010]專利文獻(xiàn)2:日本特開2011-103380號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0011]在使用專利文獻(xiàn)1、2中公開的氮化物半導(dǎo)體層來制造晶體管等設(shè)備的情況下，存在:載流子被存在于晶體管的表面、內(nèi)部的陷阱捕獲，使開關(guān)特性劣化的電流崩塌(collapse)問題。并且，本申請(qǐng)的發(fā)明人發(fā)現(xiàn)用于開關(guān)的電壓越大，電流崩塌越惡化。
[0012]本發(fā)明要解決的課題在于，對(duì)使用氮化物半導(dǎo)體結(jié)構(gòu)物而制造的設(shè)備的電流崩塌進(jìn)行抑制。
[0013]為了解決上述課題，本發(fā)明涉及的氮化物半導(dǎo)體結(jié)構(gòu)物的特征在于，具備:半導(dǎo)體基板、和形成在半導(dǎo)體基板上且由多個(gè)氮化物半導(dǎo)體構(gòu)成的層，半導(dǎo)體基板從外延層側(cè)起依次具有表面區(qū)域以及內(nèi)部區(qū)域，表面區(qū)域的電阻率為0.1Qcm以上，內(nèi)部區(qū)域的電阻率為1000 Ω cm以上。
[0014]根據(jù)本發(fā)明所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物，能夠?qū)κ褂玫锇雽?dǎo)體結(jié)構(gòu)物而制造的設(shè)備的電流崩塌進(jìn)行抑制。
【附圖說明】
[0015]圖1是第I實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物的截面圖。
[0016]圖2是表示硅的雜質(zhì)濃度與硅的電阻率的關(guān)系的圖表。
[0017]圖3是表不娃的雜質(zhì)濃度與最大耗盡層寬度的關(guān)系的圖表。
[0018]圖4是第I實(shí)施方式的第I變形例所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物的截面圖。
[0019]圖5是第I實(shí)施方式的第2變形例所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物的截面圖。
[0020]圖6是具有多個(gè)使用第I實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物而制造出的設(shè)備的半導(dǎo)體晶片(wafer)的俯視圖。
[0021]圖7是分割半導(dǎo)體晶片而得到的晶體管的截面圖。
[0022]圖8是表示晶體管的開關(guān)特性的評(píng)價(jià)結(jié)果的圖表。
[0023]圖9是表示存在于半導(dǎo)體基板與緩沖層的交界面附近的元素的分析結(jié)果的圖表。
[0024]圖10是分割半導(dǎo)體晶片而得到的二極管的截面圖。
【具體實(shí)施方式】
[0025](第I實(shí)施方式)
[0026]圖1表示本發(fā)明的第I實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物的截面圖。根據(jù)本實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物，能夠?qū)κ褂玫锇雽?dǎo)體結(jié)構(gòu)物而制造的晶體管、二極管的電流崩塌進(jìn)行抑制，能夠制造開關(guān)特性較高的晶體管、二極管。
[0027]-對(duì)結(jié)構(gòu)物的基本構(gòu)成的說明_
[0028]如圖1所示，本實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物，例如由電阻率為1000 Ω Cm以上的半導(dǎo)體基板101和外延層102構(gòu)成，其中，該外延層102由形成在半導(dǎo)體基板101上的、例如厚度為4 μπι的多個(gè)氮化物半導(dǎo)體的多層膜構(gòu)成。這里，半導(dǎo)體基板優(yōu)選為娃基板。此外，也可以是SOI基板(Silicon on Insulator)或者鍺基板。此外，也可以是在硅基板或鍺基板上外延成長了硅鍺(SiGe)或碳化硅(SiC)的基板。此外，外延層102的膜厚優(yōu)選至少為100nm以上。其原因是若外延層的膜厚較厚，則能夠抑制電流崩塌。若通過 CZ 法(Czochralski 法)或者 MCZ 法(Magnetic field applied Czochralski 法)來制成娃基板，則能夠制成氧濃度$父尚的娃基板。因此，能夠提尚娃基板的機(jī)械性強(qiáng)度，即使外延層102的膜厚超過100nm也不會(huì)產(chǎn)生龜裂，能夠提高制造成品率。
[0029]這里，半導(dǎo)體基板101從外延層102側(cè)起依次具有表面區(qū)域1lA和內(nèi)部區(qū)域101B，優(yōu)選表面區(qū)域的電阻率為0.1Qcm以上，內(nèi)部區(qū)域的電阻率為100Qcm以上。
[0030]此外，外延層102優(yōu)選使用例如有機(jī)金屬氣相成長法(Metal Organic ChemicalVapor Deposit1n:M0CVD)來形成。此外，也可以使用分子束外延法(Molecular BeamEpitaxiy:MBE)、脈沖激光沉積法(Pulsed Laser Deposit1n:PLD)。并且，作為用于形成外延層102的初始成長層，例如，優(yōu)選為含有III族元素的氮化物半導(dǎo)體層。另外，III族元素優(yōu)選為硼、鋁、鎵或者銦等。并且，作為初始成長層，例如，優(yōu)選通過使用含有III族元素的氮化物半導(dǎo)體層來使其外延成長，以形成由多層膜構(gòu)成的外延層102。
[0031]-原理的說明-
[0032]首先，對(duì)需要降低從外延層102的初始成長層向表面區(qū)域1lA擴(kuò)散的雜質(zhì)的濃度的必要性進(jìn)行說明。
[0033]若使用例如AlN層來作為用于形成外延層102的初始成長層，則在例如作為硅基板的半導(dǎo)體基板101上形成AlN層。因此，作為III族元素的Al會(huì)向表面區(qū)域1lA擴(kuò)散。并且，由于III族元素作為硅的P型雜質(zhì)而起作用，因此表面區(qū)域1lA的電阻率從外延層102形成前的電阻率開始變化。
[0034]這里，若較多的III族元素?cái)U(kuò)散到表面區(qū)域101A，表面區(qū)域1lA的電阻率過度降低，則半導(dǎo)體基板101的耗盡層僅向表面區(qū)域1lA極薄的區(qū)域伸展。因此，半導(dǎo)體基板幾乎不對(duì)耐壓起作用。
[0035]若使用本實(shí)施方式所涉及的氮化物半導(dǎo)體結(jié)構(gòu)物來制造晶體管、二極管等設(shè)備，則施加到設(shè)備的電壓為外延層102的施加電壓與半導(dǎo)體基板101的施加電壓的合計(jì)。因此，在將耗盡層形成到半導(dǎo)體基板101的內(nèi)部的情況下，由于附加到半導(dǎo)體基板101的電壓變大，因此施加到外延層102的電壓降低。因此，能夠降低外延層102內(nèi)部的電場強(qiáng)度。
[0036]另一方面，在僅在半導(dǎo)體基板101的表面區(qū)域形成耗盡層的情況下，與耗盡層形成到半導(dǎo)體基板101的內(nèi)部的情況相比，外延層102內(nèi)部的電場強(qiáng)度變得難以降低。因此，為了降低外延層102內(nèi)部的電場強(qiáng)度，需要減少表面