FinFET和形成該FinFET的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及FinFET半導(dǎo)體器件的制造，更具體地講，涉及局部溝槽隔離上方的氮化物蓋帽層的形成，所述形成限制處理期間的局部溝槽隔離凹進，并且限制從NFET器件中的鰭片的向外擴散。
【背景技術(shù)】
[0002]FinFET器件和FinFET結(jié)構(gòu)是通常構(gòu)建在大塊半導(dǎo)體基板或絕緣體上半導(dǎo)體(SOI)基板上的非平面的器件和結(jié)構(gòu)。FinFET器件是場效應(yīng)晶體管(FET)，其可以包括垂直半導(dǎo)體鰭片，而不是具有圍繞鰭片卷繞的單態(tài)、雙態(tài)或三態(tài)柵極的平面的半導(dǎo)體表面。為了在保持或增強半導(dǎo)體器件性能的同時提供半導(dǎo)體結(jié)構(gòu)到不斷變小的尺寸的持續(xù)縮放，半導(dǎo)體鰭片器件和半導(dǎo)體鰭片結(jié)構(gòu)的設(shè)計和制造在半導(dǎo)體制造技術(shù)中已有所進展。

【發(fā)明內(nèi)容】

[0003]如以上和以下描述的示例性實施例的各種優(yōu)點和目的通過提供根據(jù)示例性實施例的第一方面的FinFET器件來實現(xiàn)，該FinFET器件包括:半導(dǎo)體基板；三維鰭片，其垂直于半導(dǎo)體基板定向；局部溝槽隔離，其在三維鰭片與相鄰的三維鰭片之間；氮化物層，其在局部溝槽隔離上；柵極疊層，其圍繞三維鰭片的中心部分卷繞，并且延伸通過氮化物層；側(cè)壁間隔物，其與柵極疊層相鄰，并且與氮化物層間接接觸，三維鰭片的兩端從側(cè)壁間隔物延伸，第一端用于FET器件的源極，第二端用于FET器件的漏極；以及外延層，其覆蓋三維鰭片的每端，并且在氮化物層上。
[0004]根據(jù)示例性實施例的第二方面，提供一種制造FinFET器件的方法，該方法包括:在半導(dǎo)體基板上形成三維鰭片；在半導(dǎo)體基板上與三維鰭片相鄰地沉積局部溝槽隔離層以使三維鰭片與相鄰的三維鰭片分離；在局部溝槽隔離層上方以及三維鰭片上方各向異性地沉積氮化物層；在氮化物層上方形成電介質(zhì)層；形成柵極疊層，其圍繞三維鰭片的中心部分卷繞，并且與電介質(zhì)層直接接觸，所述電介質(zhì)層形成在氮化物層和局部溝槽隔離層上方；形成與柵極疊層相鄰的兩個間隔物，所述兩個間隔物圍繞三維鰭片的中心部分卷繞，并且與電介質(zhì)層直接接觸，所述電介質(zhì)層形成在氮化物層和局部溝槽隔離層上方，三維鰭片的一端從每個間隔物延伸；移除電介質(zhì)層，除了所述兩個間隔物和柵極疊層下面之外；并且形成與三維鰭片的末端相鄰的硅層。
【附圖說明】
[0005]示例性實施例的被相信是新穎的特征以及示例性實施例的元件特性在所附權(quán)利要求書中具體闡述。附圖僅僅是為了例示說明的目的，并且不按比例繪制。可以通過參照以下結(jié)合附圖進行的詳細描述來最佳地就組織和操作方法兩者理解示例性實施例，其中:
[0006]圖1至7例示FinFET半導(dǎo)體結(jié)構(gòu)的第一實施例，其中:
[0007]圖1例示半導(dǎo)體基板上的3D鰭片的形成；
[0008]圖2例示3D鰭片之間的局部溝槽隔離的形成；
[0009]圖3例示局部溝槽隔離上的氮化物層的形成；
[0010]圖4例示3D鰭片和氮化物層上的電介質(zhì)的形成；
[0011]圖5A和5B例示柵極疊層和側(cè)壁間隔物的形成；
[0012]圖6A和6B例示源極層和漏極層的形成；以及
[0013]圖7是圖6A和6B中的FinFET半導(dǎo)體結(jié)構(gòu)的透視圖。
[0014]圖8A至1A和8B至1B例示FinFET半導(dǎo)體結(jié)構(gòu)的第二實施例，其中:
[0015]圖8A和8B例示圖6A、6B和7的結(jié)構(gòu)，其中，源極層和漏極層是未經(jīng)摻雜的硅，并且其中，3D鰭片上的氮化物蓋帽已經(jīng)被移除；
[0016]圖9A和9B例示柵極區(qū)域外部的3D鰭片的凹進和未經(jīng)摻雜的硅的移除；以及
[0017]圖1OA和1B例示源極和漏極外延層以及層間電介質(zhì)的形成。
[0018]圖1lA至15A、11B至15B和16例示FinFET半導(dǎo)體結(jié)構(gòu)的第三實施例，其中:
[0019]圖1lA和IlB例示圖6A、6B和7的結(jié)構(gòu)，其中，源極層和漏極層是外延層，并且柵極結(jié)構(gòu)已經(jīng)被移除；
[0020]圖12A和12B例示柵極區(qū)域中的電介質(zhì)層的移除；
[0021]圖13A和13B例示柵極區(qū)域因柵極區(qū)域中的氮化物層被移除而凹進；
[0022]圖14A和14B例示使柵極區(qū)域凹進到局部溝槽隔離中的替代處理；
[0023]圖15A和15B例示替代柵極疊層的形成；以及
[0024]圖16是圖15A和15B中的FinFET半導(dǎo)體結(jié)構(gòu)的透視圖。
[0025]圖17至19、20A至24A和20B至24B例示FinFET半導(dǎo)體結(jié)構(gòu)的第四實施例，其中:
[0026]圖17例示具有3D鰭片的SOI基板；
[0027]圖18例示3D鰭片之間以及3D鰭片上的氮化物層的形成；
[0028]圖19例示3D鰭片上以及氮化物層上的電介質(zhì)層的形成；
[0029]圖20A和20B例示柵極疊層和側(cè)壁間隔物的形成；
[0030]圖21A和21B例示源極層和漏極層的形成；
[0031]圖22A和22B例示柵極疊層的移除；
[0032]圖23A和23B例示柵極區(qū)域因柵極區(qū)域中的氮化物層被移除而凹進；以及
[0033]圖24A和24B例示替代柵極疊層的形成。
【具體實施方式】
[0034]FinFET是三維(3D)結(jié)構(gòu)。每個3D器件可以包括半導(dǎo)體材料的具有垂直投影的側(cè)壁的窄垂直鰭片本體。柵極觸點或電極可以與鰭片本體的溝道區(qū)交叉，并且可以通過薄的柵極電介質(zhì)層與鰭片體電隔離。使中心溝道區(qū)側(cè)置于鰭片本體的相對端的是被摻雜的源區(qū)
/漏區(qū)。
[0035]雖然示例性實施例對于大塊FinFET和構(gòu)建在SOI基板上的FinFET都具有適用性，但是示例性實施例對于大塊FinFET特別有用。
[0036]大塊FinFET呈現(xiàn)出諸如實現(xiàn)低斷態(tài)泄漏的某些問題。存在促成大塊FinFET斷態(tài)泄漏的兩個重要因素。第一個問題涉及NFET (N型FET)器件，在該器件中，因為在工作鰭片下方的區(qū)域中，柵極不施加重要的控制，所以該區(qū)域通常被摻雜硼，以便抑制泄漏(這可以是阱區(qū)離子注入或穿通停止(PTS)離子注入)。然而，因為鰭片之間的局部溝槽隔離通常由氧化物構(gòu)成，所以在隨后的熱步驟期間，該硼可能分離到該氧化物中，從而降低“子鰭片”區(qū)域中的最終的硼濃度，這增大了 NFET器件中從源極到漏極的熱泄漏。
[0037]第二個問題涉及NFET器件和PFET (P型FET)器件兩者，對于這兩者，每個的源區(qū)/漏區(qū)是通過原位摻雜的外延生長、接著使摻雜劑向外擴散一些到鰭片區(qū)域中以形成與柵極電極重疊的摻雜的延伸部分而形成的。這里的問題是，這些摻雜劑也垂直地朝向基板擴散，使前面提及的第一個問題加劇。這個問題由于下述事實而變得更糟，即，這些外延沉積之前是清潔步驟，這可以蝕刻到局部溝槽隔離中，并且暴露更多的鰭片側(cè)壁以供外延層生長。繼而，摻雜劑從外延層的向外擴散開始沿著鰭片垂直向下地更加深入。
[0038]這些問題可以通過增加阱區(qū)/PTS摻雜(但是這增加了結(jié)漏，并且適當(dāng)?shù)膿诫s劑放置難以實現(xiàn))和/或減少外延預(yù)清潔步驟(這具有下限，因為如果預(yù)清潔步驟太少，則外延生長的質(zhì)量將很差)來解決。兩種方法都有效地具有有限的并且在小尺度上不是非常有效的設(shè)計空間。
[0039]示例性實施例的核心方面是，在局部溝槽隔離區(qū)域上方形成不同電介質(zhì)材料的蓋帽層，g卩，HDP(高密度等離子體)氮化物或者可以各向異性地沉積的某一其他類型的氮化物。蓋帽層創(chuàng)建蝕刻阻擋層，其在源極/漏極外延預(yù)清潔步驟期間限制或消除局部溝槽凹進。它還消除了硼到局部溝槽區(qū)域的由該氮化物限定的部分中的向外擴散，這繼而減少了NFET子鰭片泄漏。另外的益處是，作為用于源極/漏極外延生長的電介質(zhì)邊界的氮化物的存在可以使得外延刻面較少，這導(dǎo)致外延體積更大(對于體積，否則鰭片間距和鰭片高度相同)，因此，溝道應(yīng)力更大，并且外部電阻較低。
[0040]更詳細地參照附圖，特別是參照圖1至圖7，公開了用于制造FinFET半導(dǎo)體結(jié)構(gòu)100的處理。首先將就大塊半導(dǎo)體基板來描述該處理，但是該處理同樣地可適用于SOI基板。
[0041]圖1至圖4是FinFET半導(dǎo)體結(jié)構(gòu)100在鰭片末端附近的截面。
[0042]在圖1中，3D鰭片10已經(jīng)在大塊半導(dǎo)體基板12上按照慣例通過光刻處理而形成，在該光刻處理中，大塊半導(dǎo)體基板12的部分已經(jīng)被蝕刻掉以得到3D鰭片10。應(yīng)當(dāng)理解，3D鰭片具有延伸到視平面中的長度。每個3D鰭片10可以具有從用于光刻地形成3D鰭片10的氮化物掩膜剩下的氮化物蓋帽14。
[0043]大塊半導(dǎo)體基板12可以包括任何半導(dǎo)體材料，包括但不限于，硅、硅鍺、鍺、II1-V化合物或I1-VI化合物半導(dǎo)體。
[0044]現(xiàn)在參照圖2，局部溝槽隔離16通過下述處理而形成，該處理可以包括氧化物毯覆性地沉積以填充鰭片10之間的空間，然后使該氧化物平面化到氮化物蓋帽14的頂部。然后可以通過濕式蝕刻處理(諸如稀釋的氫氟酸(HF))將該氧化物回蝕到預(yù)定水平面，諸如，對于大塊FinFET，大約30至60nm?？商娲兀谘趸锘匚g之后暴露的鰭片的部分通常為20至40nm。隨后可以通過例如濕式蝕刻處理(諸如磷酸)來移除氮化物蓋帽14。
[0045]可以在局部溝槽隔離16形成之前或之后按照慣例對3D鰭片10進行摻雜。
[0046]其后，如圖3中所示，可以各向異性地沉積氮