硅通孔及其形成方法
【專利摘要】一種硅通孔及其形成方法，所述硅通孔的形成方法包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一表面和與所述第一表面相對的第二表面；刻蝕所述半導(dǎo)體襯底第一表面，在所述半導(dǎo)體襯底內(nèi)形成第一開口，并在所述第一開口周圍的半導(dǎo)體襯底內(nèi)形成若干分離的第二開口，所述第一開口的尺寸大于所述第二開口的尺寸；在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層，所述介質(zhì)層將所述第二開口密閉，在所述第二開口內(nèi)形成空氣隙，所述介質(zhì)層覆蓋所述第一開口的底部和側(cè)壁；在所述介質(zhì)層上沉積金屬層，所述金屬層填充滿所述第一開口；從所述半導(dǎo)體襯底第二表面減薄所述半導(dǎo)體襯底，暴露出所述金屬層。本發(fā)明的硅通孔可靠性高。
【專利說明】硅通孔及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種硅通孔及其形成方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)不斷發(fā)展，目前半導(dǎo)體器件的特征尺寸已經(jīng)變得非常小，希望在二維的封裝結(jié)構(gòu)中增加半導(dǎo)體器件的數(shù)量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線鍵合的芯片堆疊(Die Stacking)、分裝堆疊(Package Stacking)和基于娃通孔(Through Silicon Via, TSV)的三維堆疊。其中，利用硅通孔的三維堆疊技術(shù)具有以下優(yōu)點:高密度集成；電互連長度大幅度縮短，有效解決出現(xiàn)在二維系統(tǒng)級芯片技術(shù)中的信號延遲等問題；利用硅通孔技術(shù)，可以把具有不同功能(如射頻、內(nèi)存、邏輯、微機電系統(tǒng)等)的模塊集成在一起實現(xiàn)封裝芯片的多功能。因此，利用硅通孔互連結(jié)構(gòu)的三維堆疊技術(shù)日益成為一種較為流行的芯片封裝技術(shù)。
[0003]現(xiàn)有技術(shù)形成硅通孔的方法包括:利用干法刻蝕在硅襯底的第一表面形成通孔；在所述通孔側(cè)壁和底部表面形成絕緣層；在所述通孔內(nèi)填充滿導(dǎo)電材料，并采用化學(xué)機械拋光去除位于所述半導(dǎo)體襯底表面的多余的導(dǎo)電材料；對所述娃襯底的與第一表面相對的第二表面進行減薄，直至暴露出填充導(dǎo)電材料的通孔，形成硅通孔。請參考圖1，圖1示出了現(xiàn)有技術(shù)的硅通孔的剖面結(jié)構(gòu)示意圖，所述硅通孔包括:半導(dǎo)體襯底100 ;位于所述半導(dǎo)體襯底100內(nèi)的導(dǎo)電體101，所述導(dǎo)電體101與所述半導(dǎo)體襯底100之間具有絕緣層(未示出)；位于所述導(dǎo)電體101上的金屬互連層結(jié)構(gòu)103 ;位于所述半導(dǎo)體襯底100表面且包覆所述金屬互連層103的介質(zhì)層102，所述介質(zhì)層102的頂表面與所述金屬互連層103的頂表面齊平。
[0004]現(xiàn)有技術(shù)中，所述半導(dǎo)體襯底100的材料為硅，所述絕緣層和介質(zhì)層102的材料通常為氧化硅，所述導(dǎo)電體101的材料通常為銅。由于銅的熱膨脹系數(shù)遠高于氧化硅和硅，因此在集成電路工作發(fā)熱時，所述導(dǎo)電體101熱膨脹導(dǎo)致在周圍的半導(dǎo)體襯底100內(nèi)產(chǎn)生應(yīng)力。所述應(yīng)力不僅會影響位于所述半導(dǎo)體襯底100內(nèi)的半導(dǎo)體器件的性能，還有可能導(dǎo)致導(dǎo)電體101與金屬互連結(jié)構(gòu)103的電學(xué)連接失效。因此現(xiàn)有技術(shù)的硅通孔可靠性不佳。


【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是現(xiàn)有技術(shù)的硅通孔可靠性不佳。
[0006]為解決上述問題，本發(fā)明提供了一種硅通孔的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一表面和與所述第一表面相對的第二表面；刻蝕所述半導(dǎo)體襯底第一表面，在所述半導(dǎo)體襯底內(nèi)形成第一開口，并在所述第一開口周圍的半導(dǎo)體襯底內(nèi)形成若干分離的第二開口，所述第一開口的尺寸大于所述第二開口的尺寸；在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層，所述介質(zhì)層將所述第二開口密閉，在所述第二開口內(nèi)形成空氣隙，所述介質(zhì)層覆蓋所述第一開口的底部和側(cè)壁；在所述介質(zhì)層上沉積金屬層，所述金屬層填充滿所述第一開口 ；從所述半導(dǎo)體襯底第二表面減薄所述半導(dǎo)體襯底，暴露出所述金屬層。
[0007]可選的，所述第一開口的尺寸為所述第二開口尺寸的10?100倍。
[0008]可選的，所述第二開口的尺寸小于0.2微米。
[0009]可選的，所述第一開口與所述第二開口之間的距離小于所述第一開口的尺寸。
[0010]可選的，所述第二開口為圓形。
[0011]可選的，所述第二開口以所述第一開口為中心等距均勻分布。
[0012]可選的，所述第二開口以所述第一開口為中心等距均勻分布為一層或者多層。
[0013]可選的，所述第二開口為條形。
[0014]可選的，所述第二開口以所述第一開口為中心呈放射狀等距均勻分布。
[0015]可選的，在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層的工藝為等離子體增強化學(xué)氣相沉積。
[0016]可選的，還包括，在刻蝕所述半導(dǎo)體襯底第一表面之前，在所述半導(dǎo)體襯底第一表面上形成絕緣層。
[0017]可選的，還包括，在所述介質(zhì)層上沉積金屬層后，研磨所述金屬層和所述介質(zhì)層，直至暴露出所述半導(dǎo)體襯底第一表面。
[0018]可選的，還包括，在研磨所述金屬層和所述介質(zhì)層后，在所述半導(dǎo)體襯底第一表面上形成金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與所述金屬層電學(xué)連接。
[0019]可選的，所述介質(zhì)層的材料為氧化硅。
[0020]可選的，所述金屬層的材料為銅、鋁、鎢、鈦、氮化鈦、鉭和氮化鉭中的一種或多種。
[0021]對應(yīng)的，本發(fā)明還提供一種采用上述任一方法所形成的硅通孔，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一表面和與所述第一表面相對的第二表面；位于所述半導(dǎo)體襯底內(nèi)的第一開口，位于所述第一開口周圍的半導(dǎo)體襯底內(nèi)的若干分離的第二開口 ；位于所述第二開口內(nèi)靠近第一表面一端的介質(zhì)層，所述介質(zhì)層在所述第二開口內(nèi)形成空氣隙，所述介質(zhì)層還覆蓋所述第一開口的側(cè)壁表面；位于所述第一開口內(nèi)的金屬層，所述半導(dǎo)體襯底的第一表面暴露出所述金屬層的一端，所述半導(dǎo)體襯底的第二表面暴露出所述金屬層的另一端。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點:
[0023]本發(fā)明實施例的硅通孔的形成方法中，刻蝕所述半導(dǎo)體襯底第一表面，在所述半導(dǎo)體襯底內(nèi)形成第一開口，并在所述第一開口周圍的半導(dǎo)體襯底內(nèi)形成若干分離的第二開口。由于所述第一開口的尺寸大于所述第二開口的尺寸，在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層時，所述介質(zhì)層可以將所述第二開口密閉，在所述第二開口內(nèi)形成空氣隙，而所述介質(zhì)層僅覆蓋所述第一開口的底部和側(cè)壁，后續(xù)在所述介質(zhì)層上沉積金屬層，所述金屬層填充滿所述第一開口。在集成電路工作過程中，位于第一開口內(nèi)的金屬層受熱膨脹，由于半導(dǎo)體襯底和介質(zhì)層的膨脹系數(shù)小于所述金屬層的膨脹系數(shù)，因此會在所述半導(dǎo)體襯底內(nèi)產(chǎn)生應(yīng)力，此時位于所述金屬層周圍的第二開口內(nèi)的空氣隙收縮，釋放所述金屬層受熱膨脹產(chǎn)生的應(yīng)力，可以減小在所述半導(dǎo)體襯底內(nèi)產(chǎn)生的應(yīng)力，減小所述應(yīng)力對半導(dǎo)體器件以及金屬互連結(jié)構(gòu)的不利影響。另外，由于所述空氣隙形成于若干分離的第二開口內(nèi)，所述空氣隙也分離存在，所述金屬層周圍的半導(dǎo)體襯底具有足夠的機械強度。因此，本發(fā)明的硅通孔可靠性高。
[0024]對應(yīng)的，本發(fā)明實施例還提供一種硅通孔，所述硅通孔采用上述的硅通孔的形成方法所形成，在金屬層周圍存在空氣隙，可以降低由于所述金屬層熱膨脹在半導(dǎo)體襯底內(nèi)所產(chǎn)生的應(yīng)力，另外位于所述金屬層周圍的半導(dǎo)體襯底具有足夠的機械強度，可靠性高。

【專利附圖】

【附圖說明】
[0025]圖1是現(xiàn)有技術(shù)的硅通孔的剖面結(jié)構(gòu)示意圖；
[0026]圖2至圖10是本發(fā)明實施例的硅通孔的形成過程的結(jié)構(gòu)示意圖。

【具體實施方式】
[0027]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的硅通孔可靠性不佳。
[0028]本發(fā)明的發(fā)明人研究了現(xiàn)有技術(shù)形成的硅通孔，請繼續(xù)參考圖1，發(fā)現(xiàn)現(xiàn)有技術(shù)的硅通孔可靠性不佳的主要原因在于導(dǎo)電體101與絕緣層和半導(dǎo)體襯底100之間存在較大的熱膨脹系數(shù)差異，其中導(dǎo)電體101的材料通常為銅，其熱膨脹系數(shù)為10ppm/°C ;絕緣層的材料為氧化硅，其熱膨脹系數(shù)為0.5ppm/°C ;半導(dǎo)體襯底100的材料為硅，其熱膨脹系數(shù)為
2.5ppm/°C。在集成電路工作或者所述半導(dǎo)體襯底100的溫度發(fā)生變化時，上述幾種材料的熱膨脹系數(shù)不匹配，導(dǎo)致受熱過程中絕緣層和半導(dǎo)體襯底100經(jīng)受了導(dǎo)電體101橫向膨脹所產(chǎn)生的較大的應(yīng)力，會在硅通孔周圍的半導(dǎo)體襯底內(nèi)產(chǎn)生應(yīng)力集中區(qū)。位于所述應(yīng)力集中區(qū)內(nèi)的半導(dǎo)體器件由于晶格變化，影響載流子遷移率，其性能會發(fā)生變化，例如MOS晶體管器件的性能會隨著器件所在位置承受10MPa的應(yīng)力時產(chǎn)生7%左右的變化。另外，導(dǎo)電體101在熱膨脹過程中，由于絕緣層和半導(dǎo)體襯底100的限制作用，導(dǎo)電體101的橫向膨脹會受到很大的阻力，從而加劇了導(dǎo)電體101在縱向膨脹的程度，導(dǎo)致位于導(dǎo)電體101上方的金屬互連結(jié)構(gòu)103和介質(zhì)層102受到很大的壓應(yīng)力的作用，引起金屬互連結(jié)構(gòu)103和介質(zhì)層102的失效。現(xiàn)有技術(shù)中為了降低所述導(dǎo)電體101由于熱膨脹在所述半導(dǎo)體襯底100內(nèi)產(chǎn)生的應(yīng)力，會在所述半導(dǎo)體襯底100內(nèi)形成圍繞所述導(dǎo)電體101的環(huán)形空氣隙，但由于所述環(huán)形空氣隙會降低所述導(dǎo)電體101周圍的半導(dǎo)體襯底100的機械強度，其效果不佳。
[0029]基于以上研究，本發(fā)明的發(fā)明人提出一種硅通孔的形成方法，刻蝕半導(dǎo)體襯底第一表面，在所述半導(dǎo)體襯底內(nèi)形成第一開口，并在所述第一開口周圍的半導(dǎo)體襯底內(nèi)形成若干分離的第二開口。后續(xù)在通過沉積介質(zhì)層密閉所述第二開口，在所述第二開口內(nèi)形成空氣隙，并在所述第一開口內(nèi)形成金屬層。所述的空氣隙可以減小由于所述金屬層受熱膨脹在所述半導(dǎo)體襯底內(nèi)產(chǎn)生的應(yīng)力，另外，因為所述空氣隙分離存在，位于所述金屬層周圍的半導(dǎo)體襯底具有足夠的機械強度。
[0030]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當(dāng)?shù)南拗啤榱烁宄鹨?，圖中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。
[0031]圖2至圖10是本發(fā)明實施例的硅通孔的形成過程的剖面結(jié)構(gòu)示意圖。
[0032]請參考圖2，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200具有第一表面200a和與所述第一表面相對的第二表面200b ;在所述半導(dǎo)體襯底200第一表面200a上形成絕緣層201。
[0033]所述半導(dǎo)體襯底200可以是單晶硅或者單晶鍺襯底，所述半導(dǎo)體襯底200也可以是硅鍺、砷化鎵或者絕緣體上硅(SOI)襯底。所述半導(dǎo)體襯底200內(nèi)可以形成有半導(dǎo)體器件、互連結(jié)構(gòu)以及隔離結(jié)構(gòu)。本實施例中，所述半導(dǎo)體襯底200為硅襯底。
[0034]在所述半導(dǎo)體襯底200第一表面200a上形成絕緣層201，所述絕緣層201的材料為氮化硅、氧化硅或者氮氧化硅。形成所述絕緣層201的工藝為化學(xué)氣相沉積或者物理氣相沉積。所述絕緣層201在后續(xù)刻蝕工藝中用于保護所述半導(dǎo)體襯底200第一表面200a、以及確?？涛g后所形成的第一開口和第二開口的側(cè)壁陡直。
[0035]請參考圖3，刻蝕所述半導(dǎo)體襯底200第一表面200a(參考圖2)，在所述半導(dǎo)體襯底200內(nèi)形成第一開口 202，并在所述第一開口 202周圍的半導(dǎo)體襯底200內(nèi)形成若干分離的第二開口 203，所述第二開口 203的尺寸小于所述第一開口 202的尺寸。
[0036]本實施例中，在所述半導(dǎo)體襯底200第一表面200a上形成有絕緣層201，因此在刻蝕所述半導(dǎo)體襯底第一表面200a前，先刻蝕所述絕緣層201。所述刻蝕工藝包括:在所述絕緣層201上形成第一掩膜圖形(未圖示)，所述第一掩膜圖形具有與待形成第一開口和第二開口對應(yīng)的開口 ；以所述第一掩膜圖形為掩膜，采用干法刻蝕工藝刻蝕所述絕緣層201和所述半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200內(nèi)形成第一開口 202和位于所述第一開口 202周圍的若干分離的第二開口 203，所述第一開口 202和所述第二開口 203還貫穿所述絕緣層201 ;去除所述第一掩膜圖形。所述第一開口 202和所述第二開口 203的俯視形狀可以為圓形、橢圓形、矩形或者條形。
[0037]位于所述半導(dǎo)體襯底200第一表面200a上的絕緣層201可以作為硬掩膜層，減少刻蝕過程中對所述第一開口 202和第二開口 203頂部側(cè)壁的橫向刻蝕，使所述第一開口 202和第二開口 203的側(cè)壁陡直，形貌良好。
[0038]所述第一開口 202的尺寸大于所述第二開口 203的尺寸，本實施例中，所述第一開口 202的尺寸為所述第二開口 203的尺寸的10?100倍，所述第二開口 203的尺寸小于0.2微米。由于所述第二開口 203的尺寸較小，后續(xù)在所述半導(dǎo)體襯底200第一表面200a上沉積介質(zhì)層時，所述介質(zhì)層將所述第二開口 203密閉，在所述第二開口 203內(nèi)形成空氣隙；而由于所述第一開口 202的尺寸較大，所沉積的介質(zhì)層僅覆蓋所述第一開口 202的底部和側(cè)壁，后續(xù)再在所述第一開口 202內(nèi)沉積金屬層。
[0039]需要說明的是，由于所述第二開口 203的尺寸較小，與第一開口 202相比，在刻蝕過程中到達所述第二開口 203底部的刻蝕氣體較少、濃度較低，導(dǎo)致對所述第二開口 203的刻蝕速率降低，使得最終形成的第二開口 203的深度小于第一開口 202的深度。
[0040]在一實施例中，所述第二開口 203的形狀為圓形，即所述第二開口 203的俯視形狀為圓形。請參考圖4，圖4為圖3的俯視圖，所述第二開口 203以所述第一開口 202為中心等距離均勻分布。在另一實施例中，所述第二開口 203以所述第一開口 202為中心等距均勻分布為一層或多層，請參考圖5，圖5示出了若干所述第二開口 203以所述第一開口 202為中心等距離分布為兩層的情況。
[0041]在另一實施例中，所述第二開口 203的形狀為條形，即所述第二開口 203的俯視形狀為條形。請參考圖6，圖6為圖3的俯視圖，所述第二開口 203以所述第一開口 202為中心呈放射狀等距離分布。
[0042]后續(xù)在所述第一開口 202內(nèi)形成金屬層，在所述第二開口 203內(nèi)形成空氣隙。由于所述第二開口 203位于所述第一開口 202周圍，即所述空氣隙位于所述第一開口 202內(nèi)的金屬層周圍，在集成電路工作過程中，所述空氣隙可以減小所述金屬層受熱膨脹所產(chǎn)生的應(yīng)力，有利于提高硅通孔的可靠性。本實施例中，所述第二開口 203以所述第一開口 202為中心等距均勻分布，有利于均勻釋放金屬層受熱膨脹所產(chǎn)生的應(yīng)力。
[0043]需要說明的是，上述圖4、圖5和圖6中的第一開口 202與所述第二開口 203之間的距離小于所述第一開口 202的尺寸，所述第二開口 203與所述第一開口 202的距離較近，后續(xù)形成金屬層和空氣隙后，所述空氣隙與所述金屬層的距離也較近，有利于釋放所述金屬層受熱膨脹所產(chǎn)生的應(yīng)力。
[0044]請參考圖7，在所述半導(dǎo)體襯底200第一表面200a沉積介質(zhì)層204，所述介質(zhì)層204將所述第二開口 203 (參考圖3)密封，在所述第二開口 203內(nèi)形成空氣隙205，所述介質(zhì)層204覆蓋所述第一開口 202的底部和側(cè)壁。
[0045]本實施例中，在所述半導(dǎo)體襯底200第一表面200a沉積介質(zhì)層204的工藝為等離子體增強化學(xué)氣相沉積(PECVD:Plasma Enhanced Chemical Vapor Deposit1n)。本實施例中，所述的介質(zhì)層204的材料為氧化硅，所述等離子體增強化學(xué)氣相沉積工藝的反應(yīng)氣體采用硅烷和氧氣，沉積工藝中較高的同質(zhì)成核和氧化硅顆粒形成于所述第二開口 203的頂部，同時由于所述第二開口 203的尺寸較小，本實施例中，所述第二開口 203的尺寸小于
0.2微米，因此所述介質(zhì)層204可以將所述第二開口 203密閉，在所述第二開口 203內(nèi)形成空氣隙205，而在所述第二開口 203的底部和側(cè)壁的沉積厚度較薄。另外，由于所述第一開口 202的尺寸為所述第二開口 203尺寸的10?100倍，所述第一開口 202的尺寸較大，所述介質(zhì)層204僅覆蓋所述第一開口 202的底部和側(cè)壁表面，不會將所述第一開口 202密閉。后續(xù)在所述第一開口 202內(nèi)形成金屬層后，所述介質(zhì)層204可以作為金屬層與所述半導(dǎo)體襯底200之間的絕緣層，防止金屬層與半導(dǎo)體襯底200之間的泄漏電流。
[0046]在其他實施例中，所述介質(zhì)層的材料可以為氮化硅或者氮氧化硅，形成所述介質(zhì)層的工藝可以為等離子增強化學(xué)氣相沉積或者常壓化學(xué)氣相沉積。
[0047]請參考圖8,在所述介質(zhì)層204上沉積金屬層206,所述金屬層206填充滿所述第一開口 202 (參考圖7)。
[0048]具體的，在所述介質(zhì)層204上沉積金屬層206的工藝為化學(xué)氣相沉積工藝或者電鍍工藝。所述金屬層206的材料為銅、鋁、鎢、鈦、碳化鈦、鉭和氧化鉭中的一種或多種。由于所述第二開口被所述介質(zhì)層204密閉，而所述介質(zhì)層204僅覆蓋所述第一開口 202的頂部和側(cè)壁表面，因此在所述金屬層206的沉積過程中，所述金屬層206僅形成于所述第一開口 202內(nèi)和所述介質(zhì)層204上(參考圖7)。所述金屬層206用于后續(xù)的三維封裝工藝中不同層之間的電學(xué)互連，可以大幅縮短電互連的長度，減小芯片互連之間的信號延遲。
[0049]在所述介質(zhì)層204上沉積金屬層206后，所述金屬層206不僅形成于所述第一開口 202內(nèi)，還形成于所述半導(dǎo)體襯底200的頂表面的介質(zhì)層204之上，因此，還需要研磨所述金屬層206和所述介質(zhì)層204，直至暴露出所述半導(dǎo)體襯底200第一表面200a。本實施例中，采用化學(xué)機械拋光工藝研磨所述金屬層206和所述介質(zhì)層204，直至暴露出所述半導(dǎo)體襯底200第一表面200a,以便于后續(xù)在所述第一表面200a上形成其他器件結(jié)構(gòu)。
[0050]本實施例中，在所述金屬層206的周圍形成有若干分立的空氣隙205。在集成電路工作或者半導(dǎo)體襯底200溫度升高的過程中，所述金屬層206受熱膨脹，由于熱膨脹系數(shù)的差異，會在所述半導(dǎo)體襯底200內(nèi)產(chǎn)生應(yīng)力，此時，位于所述金屬層206周圍的空氣隙205收縮，可以釋放由于所述金屬層206受熱膨脹所產(chǎn)生的應(yīng)力，減少所述應(yīng)力對所述半導(dǎo)體襯底200內(nèi)的半導(dǎo)體器件性能的影響；相應(yīng)的，金屬層206受半導(dǎo)體襯底200的限制較小，可以減小縱向膨脹的程度，降低對后續(xù)形成于其上的金屬互聯(lián)結(jié)構(gòu)的影響。另外，由于所述空氣隙205分離存在，即位于所述金屬層206周圍的半導(dǎo)體襯底200是一體的，所述空氣隙205在降低所述金屬層206熱膨脹產(chǎn)生的應(yīng)力的同時，使位于所述金屬層206周圍的半導(dǎo)體襯底200具有足夠的機械強度。
[0051]請參考圖9，在所述半導(dǎo)體襯底200第一表面200a上形成金屬互連結(jié)構(gòu)208，所述金屬互連結(jié)構(gòu)208與所述金屬層206電學(xué)連接。
[0052]本實施例中，在研磨所述金屬層206和所述介質(zhì)層204后，還在所述半導(dǎo)體襯底200a上形成金屬互連結(jié)構(gòu)208。所述金屬互連結(jié)構(gòu)208用于與半導(dǎo)體襯底200內(nèi)的半導(dǎo)體器件或者互連結(jié)構(gòu)相連接，所述金屬互連結(jié)構(gòu)208還可以用于三維封裝工藝中不同層之間的電學(xué)連接。所述金屬互連結(jié)構(gòu)208的材料為銅、鋁或者鎢。本實施例中，所述金屬互連結(jié)構(gòu)208的材料為銅，形成所述金屬互連結(jié)構(gòu)208的工藝包括:在所述半導(dǎo)體襯底200第一表面200a上形成層間介質(zhì)層207，所述層間介質(zhì)層207的材料為氧化硅、氮化硅、氮氧化硅或者低K材料；采用大馬士革工藝(damascene process)或者雙大馬士革工藝在所述層間介質(zhì)層207內(nèi)形成金屬互連結(jié)構(gòu)208，所述金屬互聯(lián)結(jié)構(gòu)208的頂表面與所述層間介質(zhì)層207的頂表面齊平,所述金屬互連結(jié)構(gòu)208位于所述金屬層206上,與所述金屬層206電學(xué)連接。所述大馬士革或者雙大馬士革工藝可參考現(xiàn)有技術(shù)，在此不再贅述。
[0053]請參考圖10，從所述半導(dǎo)體襯底200第二表面200b減薄所述半導(dǎo)體襯底200，暴露出所述金屬層206。
[0054]本實施例中，采用化學(xué)機械拋光工藝研磨所述半導(dǎo)體襯底200第二表面200b，對所述半導(dǎo)體襯底200進行減薄，暴露出所述金屬層206。由于所述金屬層206形成于所述第一開口內(nèi)，而所述第一開口的底部和側(cè)壁表面形成有介質(zhì)層204，因此在研磨所述半導(dǎo)體襯底200第二表面200b的過程中，去除所述第一開口底部表面的介質(zhì)層204，暴露出所述金屬層206。本實施例中，減薄所述半導(dǎo)體襯底200，暴露出所述金屬層206的同時，還暴露出了所述空氣隙205。
[0055]在其他實施例中，采用化學(xué)機械拋光工藝研磨所述半導(dǎo)體襯底200第二表面200b,對所述半導(dǎo)體襯底200進行減薄，在暴露所述金屬層206后，停止化學(xué)機械拋光工藝。由于所述第二開口的尺寸小于所述第一開口尺寸，在刻蝕形成所述第一開口和第二開口后，所述第二開口的深度小于所述第一開口的深度。后續(xù)在所述第二開口內(nèi)形成空氣隙205和在所述第一開口內(nèi)形成金屬層206，所述空氣隙205到所述第二表面200b的距離大于所述金屬層206到所述第二表面200b的距離，因此在研磨所述半導(dǎo)體襯底200第二表面200b，暴露出所述金屬層206后，并未暴露出所述空氣隙205。
[0056]后續(xù)工藝中將所述半導(dǎo)體襯底200與其他層的半導(dǎo)體結(jié)構(gòu)進行三維封裝,所述半導(dǎo)體襯底200第二表面200b暴露出的金屬層206用于與其他層的金屬互連結(jié)構(gòu)連接。
[0057]對應(yīng)的，請繼續(xù)參考圖10，本發(fā)明實施例還提供一種硅通孔，所述硅通孔包括:半導(dǎo)體襯底200，所述半導(dǎo)體襯底200具有第一表面200a和與所述第一表面200a相對的第二表面200b ;位于所述半導(dǎo)體襯底200內(nèi)的第一開口(未不出)，位于所述第一開口周圍的半導(dǎo)體襯底200內(nèi)的若干分離的第二開口(未示出)；位于所述第二開口內(nèi)靠近所述第一表面200a —端的介質(zhì)層204，所述介質(zhì)層204在所述第二開口內(nèi)形成空氣隙205，所述介質(zhì)層204還覆蓋所述第一開口的側(cè)壁表面；位于所述第一開口內(nèi)的金屬層206，所述半導(dǎo)體襯底200的第一表面200a暴露出所述金屬層206的一端,所述半導(dǎo)體襯底200的第二表面200b暴露出所述金屬層206的另一端。
[0058]本實施例中，還包括位于所述半導(dǎo)體襯底200的第一表面200a上的絕緣層201，所述金屬層206的頂表面與所述絕緣層201的頂表面齊平。
[0059]本實施例中，還包括位于所述絕緣層201上的層間介質(zhì)層207和位于所述層間介質(zhì)層207內(nèi)的金屬互連結(jié)構(gòu)208,所述金屬互連結(jié)構(gòu)208位于所述金屬層206上。
[0060]本實施例中，所述半導(dǎo)體襯底200的第二表面200b還暴露出所述空氣隙205。在其他實施例中，所述半導(dǎo)體襯底200的第二表面200b未暴露出所述空氣隙205，所述空氣隙205位于所述半導(dǎo)體襯底200內(nèi)。
[0061]本發(fā)明實施例的硅通孔采用上述硅通孔的形成方法所形成，詳細可參考上述硅通孔的形成方法，所述空氣隙205可以降低所述金屬層206熱膨脹在半導(dǎo)體襯底200內(nèi)產(chǎn)生的應(yīng)力，另外由于所述空氣隙205分離存在，位于所述金屬層206周圍的半導(dǎo)體襯底200具有足夠的機械強度，可靠性高。
[0062]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種硅通孔的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一表面和與所述第一表面相對的第二表面； 刻蝕所述半導(dǎo)體襯底第一表面，在所述半導(dǎo)體襯底內(nèi)形成第一開口，并在所述第一開口周圍的半導(dǎo)體襯底內(nèi)形成若干分離的第二開口，所述第一開口的尺寸大于所述第二開口的尺寸； 在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層，所述介質(zhì)層將所述第二開口密閉，在所述第二開口內(nèi)形成空氣隙，所述介質(zhì)層覆蓋所述第一開口的底部和側(cè)壁； 在所述介質(zhì)層上沉積金屬層，所述金屬層填充滿所述第一開口 ； 從所述半導(dǎo)體襯底第二表面減薄所述半導(dǎo)體襯底，暴露出所述金屬層。
2.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述第一開口的尺寸為所述第二開口尺寸的10~100倍。
3.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述第二開口的尺寸小于0.2微米。
4.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述第一開口與所述第二開口之間的距離小于所述第一開口的尺寸。
5.如權(quán)利要求1 所述的硅通孔的形成方法，其特征在于，所述第二開口為圓形。
6.如權(quán)利要求5所述的硅通孔的形成方法，其特征在于，所述第二開口以所述第一開口為中心等距均勻分布。
7.如權(quán)利要求6所述的硅通孔的形成方法，其特征在于，所述第二開口以所述第一開口為中心等距均勻分布為一層或者多層。
8.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述第二開口為條形。
9.如權(quán)利要求8所述的硅通孔的形成方法，其特征在于，所述第二開口以所述第一開口為中心呈放射狀等距均勻分布。
10.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，在所述半導(dǎo)體襯底第一表面沉積介質(zhì)層的工藝為等離子體增強化學(xué)氣相沉積。
11.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，還包括，在刻蝕所述半導(dǎo)體襯底第一表面之前，在所述半導(dǎo)體襯底第一表面上形成絕緣層。
12.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，還包括，在所述介質(zhì)層上沉積金屬層后，研磨所述金屬層和所述介質(zhì)層，直至暴露出所述半導(dǎo)體襯底第一表面。
13.如權(quán)利要求12所述的硅通孔的形成方法，其特征在于，還包括，在研磨所述金屬層和所述介質(zhì)層后，在所述半導(dǎo)體襯底第一表面上形成金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與所述金屬層電學(xué)連接。
14.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述介質(zhì)層的材料為氧化硅。
15.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述金屬層的材料為銅、鋁、鎢、鈦、氮化鈦、鉭和氮化鉭中的一種或多種。
16.一種采用權(quán)利要求1至15中任一項方法所形成的硅通孔，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一表面和與所述第一表面相對的第二表面； 位于所述半導(dǎo)體襯底內(nèi)的第一開口，位于所述第一開口周圍的半導(dǎo)體襯底內(nèi)的若干分離的第二開口； 位于所述第二開口內(nèi)靠近第一表面一端的介質(zhì)層，所述介質(zhì)層在所述第二開口內(nèi)形成空氣隙，所述介質(zhì)層還覆蓋所述第一開口的側(cè)壁表面； 位于所述第一開口內(nèi)的金屬層，所述半導(dǎo)體襯底的第一表面暴露出所述金屬層的一端，所述半 導(dǎo)體襯底的第二表面暴露出所述金屬層的另一端。
【文檔編號】H01L21/768GK104078414SQ201310105369
【公開日】2014年10月1日 申請日期:2013年3月28日 優(yōu)先權(quán)日:2013年3月28日
【發(fā)明者】洪中山 申請人:中芯國際集成電路制造(上海)有限公司