具有由溝槽隔離限定的jfet寬度的半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導(dǎo)體器件，并且具體涉及包括結(jié)型場(chǎng)效應(yīng)晶體管(JFET)的這種器件。
【背景技術(shù)】
[0002]JFET是最簡(jiǎn)單類型的場(chǎng)效應(yīng)晶體管(FET)。在操作中，為夾斷JFET的正常導(dǎo)電通道，某一最小的柵極至源極反偏壓(Ves)被施加到柵極和源極結(jié)。JFET可以包括耦合到底部(或背面)柵極的重?fù)诫s垂直下沉區(qū)，以改善JFET的性能，其包括更低的夾斷(pinchoff)電壓和更快的切換。

【發(fā)明內(nèi)容】

[0003]本公開(kāi)涉及集成電路半導(dǎo)體器件及其制造工藝的改進(jìn)。所公開(kāi)的實(shí)施例包括結(jié)型場(chǎng)效應(yīng)晶體管(JFET)，其具有由在本文中稱為“第一深溝槽隔離區(qū)”的封閉溝槽隔離區(qū)限定的寬度。該JFET包括襯底，其具有包括頂側(cè)表面的第一類型半導(dǎo)體表面，以及在半導(dǎo)體表面中形成的第二類型的頂部柵極。第一類型漏極和第一類型源極在頂部柵極的相對(duì)側(cè)上形成。如本文所使用，“第一類型”和“第二類型”指的是摻雜類型，其中這兩種類型中的一種具有η型摻雜而另一種類型具有P型摻雜。
[0004]第一深溝槽隔離區(qū)具有圍繞頂部柵極、漏極和源極的第一內(nèi)溝槽壁和第一外溝槽壁，并且從頂側(cè)表面垂直延伸深溝槽深度。在半導(dǎo)體表面中形成的第二類型下沉區(qū)(sinker)包括在第一外溝槽壁之外橫向延伸的部分。下沉區(qū)從頂側(cè)表面垂直地延伸到第二類型深部，其既低于深溝槽深度也在第一內(nèi)溝槽壁之內(nèi)橫向地延伸，以提供JFET的底部柵極。
[0005]所公開(kāi)的JFET可以用作IC中的耐高壓JFET，諸如用于模擬1C，以及用于IC上的非破壞性過(guò)程監(jiān)測(cè)的目的。監(jiān)測(cè)實(shí)施例包括監(jiān)測(cè)深溝槽深度和底部柵極從第一內(nèi)溝槽壁起的橫向擴(kuò)散的程度(長(zhǎng)度)。
【附圖說(shuō)明】
[0006]圖1A是示例性JFET的深度增強(qiáng)的頂視圖。
[0007]圖1B是圖1A的JFET的橫截面圖。
[0008]圖2是具有在棋盤(pán)布局中配置的底部柵極的示例性JFET的頂視圖。
[0009]圖3示出漏極到源極電流相對(duì)于以μπι為單位的JFET寬度(W)的示例性關(guān)系，該JFET寬度可用于估計(jì)從提供JFET的底部柵極的內(nèi)部溝槽壁起的深η+(針對(duì)p-JFET)或深P+(針對(duì)n-JFET)的橫向擴(kuò)散。
[0010]圖4示出從η+底部柵極到P-半導(dǎo)體表面的二極管擊穿電壓相對(duì)于可用于監(jiān)測(cè)溝槽深度的P-JFET的溝槽深度(以μπι為單位)的曲線圖。
【具體實(shí)施方式】
[0011 ] 圖1A-1B示出示例性JFET 100，其可以被配置為p型JFET (p-JFET)或η型JFET (n-JFET)。當(dāng)JFET 100是p-JFET 100時(shí)，第一摻雜劑類型(用于襯底表面和溝道、源極和漏極的摻雜劑類型)是P型并且第二摻雜劑類型(用于柵極)是η型。體現(xiàn)為p-JFET的JFET 100包括襯底105，該襯底具有包括頂側(cè)表面106a的P型半導(dǎo)體表面106。當(dāng)JFET100包括n-JFET時(shí)，摻雜劑類型相對(duì)于p-JFET簡(jiǎn)單地逆轉(zhuǎn)。
[0012]襯底105可以包括本體襯底，或者包括在襯底上的外延層。襯底105可以包括硅、硅-鍺或提供半導(dǎo)體表面106的其他襯底。
[0013]溝槽隔離127可以包括諸如淺溝槽隔離(STI)或局部氧化(LOCOS)等溝槽隔離。圖示的頂部柵極110包括形成于半導(dǎo)體表面106中的η型擴(kuò)散(η-阱)，其在頂部柵極110內(nèi)側(cè)具有η+接觸點(diǎn)111。
[0014]p-JFET的均為ρ+摻雜的漏極120和源極115被形成在半導(dǎo)體表面106中的頂部柵極110的相對(duì)側(cè)上。在本文中稱為第一深溝槽隔離(DTl) 125的第一溝槽隔離區(qū)包括第一內(nèi)溝槽壁125a和第一外溝槽壁125b。DTI 125被配置為封閉(或環(huán)繞)頂部柵極110、漏極120和源極115，并且如圖1B所示從頂側(cè)表面106a垂直地延伸到深溝槽深度139，諸如從1.5μπι至4μπι。如在X-方向所示，顯示為W的JFET 100的寬度是第一內(nèi)溝槽壁125a之間的空間。如在y_方向所示，顯示為L(zhǎng)的JFET 100的長(zhǎng)度也由第一內(nèi)溝槽壁125a之間的空間限定。DTI 125因此限定JFET 100的面積/區(qū)域。
[0015]p-JFET的η+摻雜的下沉區(qū)135形成于在第一外溝槽壁125b橫向外側(cè)的半導(dǎo)體表面106中。如圖1B所示，下沉區(qū)135從頂側(cè)表面106a垂直地延伸，并且在處理期間由于高溫?cái)U(kuò)散(例如，1100°C至1200°C驅(qū)動(dòng))而從DTI 125的底部向外擴(kuò)散到半導(dǎo)體表面106中，以提供P-JFET的η+摻雜的第二類型深部(底部柵極)135a，其既低于DTl 125的深溝槽深度139也在第一內(nèi)溝槽壁部125a的橫向內(nèi)側(cè)。
[0016]可選的第二深溝槽隔離區(qū)145被顯示為橫向位于第一外溝槽壁125b之外，其還垂直地延伸到溝槽深度139。因此下沉區(qū)135位于第一外溝槽壁125b和第二深溝槽隔離區(qū)145之間。JFET 100可以用于高電壓應(yīng)用，諸如用于20V到40V應(yīng)用，并且可以在通常無(wú)需任何額外掩模的溝槽隔離的模擬或雙極CMOS DMOS (B⑶)工藝中實(shí)現(xiàn)。
[0017]在圖1B中示出襯底105，其包括ρ型摻雜的部分105a，在其上具有用于p-JFET的η型摻雜的掩埋層105b。半導(dǎo)體表面106被示出為外延(epi)層。存在示出至DTl 125的電接觸點(diǎn)。雖然未示出，DTl 125可以具有多晶硅填充中心區(qū)，其允許對(duì)其進(jìn)行電接觸，以用于DTl 125的可選偏置。雖然存在提供給下沉區(qū)135的電接觸以提供與底部柵極135a的接觸，但為了簡(jiǎn)單起見(jiàn)，在圖1A或圖1B中沒(méi)有示出接觸點(diǎn)。
[0018]圖2描繪具有棋盤(pán)布局的下沉區(qū)135的示例性JFET 200。在緊隨高溫?cái)U(kuò)散的下沉區(qū)成形之后，具有棋盤(pán)布局的下沉區(qū)135將提供棋盤(pán)狀圖案的底部柵極135a?？梢酝ㄟ^(guò)改變下沉區(qū)135的布局圖案(其然后影響底部柵極135a的布局)來(lái)調(diào)整JFET 200的夾斷電壓。如果下沉區(qū)135是不連續(xù)的，例如具有棋盤(pán)布局，則底部柵極135a的橫向擴(kuò)散量與導(dǎo)致較少擴(kuò)散以形成底部柵極135a的連續(xù)下沉區(qū)135相比將減少，這將起到提高JFET的夾斷電壓I的作用。
[0019]如上所述，除了作為IC上的功能電路內(nèi)的JFET是有用的，諸如用于執(zhí)行開(kāi)關(guān)功能，所公開(kāi)的JFET還可用于非破壞性過(guò)程監(jiān)測(cè)。在針對(duì)p-JFET所描述的一個(gè)實(shí)施例中，所公開(kāi)的JFET可以用于電監(jiān)測(cè)從第一內(nèi)溝槽壁125a起測(cè)得的底部柵極135a的橫向擴(kuò)散(長(zhǎng)度)的程度(長(zhǎng)度)。已知的試算表(spreadsheet)電阻測(cè)量不能提供底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散長(zhǎng)度。
[0020]在一個(gè)實(shí)施例中，源極到漏極電流被用于估計(jì)底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散長(zhǎng)度?？梢允褂孟鄬?duì)低的電壓(例如，〈|0.5V|)，從而存在最低耗盡效應(yīng)。源極到漏極電流隨著底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散長(zhǎng)度的增加而降低，并且發(fā)明人已經(jīng)認(rèn)識(shí)到，當(dāng)兩倍(2倍)的橫向擴(kuò)散長(zhǎng)度接近JFET的寬度(W)時(shí)(如上所述，JFET 100的W是DTl 125的第一內(nèi)溝槽壁125a之間在x方向上的空間)，夾斷發(fā)生(底部柵極135a短接至頂部柵極110)，并且因此源極到漏極電流從其夾斷前的數(shù)值(其中電流路徑存在于源極和漏極之間)降低了幾個(gè)數(shù)量級(jí)到非常低的水平。例如，下面描述的圖3示出具有4 μm的W的JFET在橫向擴(kuò)散長(zhǎng)度大于1.5 μm時(shí)夾斷。
[0021]術(shù)語(yǔ)“JFET的Bvdss”是指當(dāng)柵極端和源極端被短接在一起時(shí)漏極端與源極端之間的擊穿電壓(在某一預(yù)定電流水平下定義的，諸如在I μΑ下)。Bvdss值一般在20伏特與50伏特之間。發(fā)明人已經(jīng)認(rèn)識(shí)到對(duì)于給定的W，Bvdss隨著底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散長(zhǎng)度的增加而降低。
[0022]在作為底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散長(zhǎng)度的函數(shù)的所公開(kāi)JFET的源極到漏極電流或Bvdss之間的校準(zhǔn)關(guān)系可以在包括偏置條件的一組預(yù)定條件下生成。經(jīng)驗(yàn)數(shù)據(jù)是生成這種數(shù)據(jù)的一種方式，盡管模擬也是可以的。例如，對(duì)于源極到漏極電流的實(shí)施例，針對(duì)1.5 μπι至2.5 μπι的橫向擴(kuò)散的預(yù)期范圍，可以提供所公開(kāi)的具有不同W(例如2、3、4、5和6ym)的多個(gè)JFET，并且這些器件在金屬化之后被全部測(cè)量。如果具有2、3和4 μ m的W的JFET都具有低的源極到漏極電流，而具有5 μ m和6 μ m的W的JFET具有高的源極到漏極電流，則可以得出結(jié)論，在最終的IC中底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散為1.5“111至2.(^111。
[0023]例如，圖3示出漏極到源極電流相對(duì)于p-JFET的JFET W(以μ m為單位)的示例性關(guān)系。在約W = 4 μ m下的電流的不連續(xù)性指示底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散稍微大于1.5 μπι。對(duì)于W〈4 μπι，由于底部柵極135a從第一內(nèi)溝槽壁125a起的橫向擴(kuò)散的兩倍為約3.5 μπι至4 μπι，漏極到源極電流突然降低(由于不再有漏極到源極電流路徑)。