專利名稱：P溝道槽型金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率MOS選通器件，說得更具體些，本發(fā)明涉及一種新穎的具有較低的開關(guān)損耗的低電壓P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。
功率MOS選通器件是公知的，并且包括諸如功率MOSFET、絕緣柵雙極晶體管(IGBT)、柵極控制晶閘管等器件。在這些器件的低電壓應(yīng)用中，特別是在用電池工作的便攜式電子裝置(諸如個(gè)人電腦、蜂窩電話等通常稱為無線系統(tǒng))方面，為延長電池壽命和在它兩次充電之間的使用，仔細(xì)的功率管理很重要。
無線系統(tǒng)中的功率管理應(yīng)用一般分為兩種類別。一類是從外部的直流源對(duì)電池充電。對(duì)于特定的電池技術(shù)，正確地控制充電電流和電壓兩者很重要。通過以已知的方式調(diào)制放置在電源和電池之間的晶體管的占空度來完成這種控制。第二類根據(jù)需要對(duì)系統(tǒng)的一部分起作用。在此情形中，把晶體管放在電池和要被驅(qū)動(dòng)的負(fù)載(諸如RF功率放大器)之間。在某些系統(tǒng)中，多個(gè)電源電壓又需要DC/DC變換。用公知的低下降(low dropout)的線性調(diào)節(jié)器或補(bǔ)償和升壓開關(guān)調(diào)節(jié)器。
作為上述應(yīng)用中的晶體管，可以得到N溝道和P溝道功率MOS晶體管。一般，P溝道器件容易在這些電路中使用。于是，當(dāng)把P溝道MOSFET置于功率母線之中時(shí)，能夠用邏輯輸入控制功率母線，該邏輯輸入在功率干線和地之間切換。這對(duì)于整個(gè)系統(tǒng)允許有單個(gè)連續(xù)的地。在功率母線中的N溝道器件需要一個(gè)柵極信號(hào)，它被升高至高于母線的電壓，這需要額外的電路。
以往，P溝道器件的簡單是以較大的損耗為代價(jià)的。這是因?yàn)镻溝道器件依賴空穴導(dǎo)電，而在硅中，空穴比電子具有較低的載流子遷移率。運(yùn)行的晶體管的導(dǎo)通電阻正比于載流子遷移率，而其損耗正比于導(dǎo)通電阻RDSON。
為了克服這一局限性，應(yīng)該在晶體管內(nèi)把電阻性的通路減至最小而把寬度增至最大。通路中的空穴也必須最大化。這樣做的一種方法是盡可能地降低最大電壓額定值，這樣允許使用較低的電阻率和摻雜濃度較高的硅。
因?yàn)榇蠖鄶?shù)電池在只有幾伏下工作，因此在無線應(yīng)用中，12伏額定值一般對(duì)于晶體管而言足足有余。先前可以購得的器件的額定值為20伏，并且在柵對(duì)源2.5伏下具有相當(dāng)?shù)偷腞DSON值。把這些元件做成各種晶片尺寸和封裝型式，其范圍從Micro3(SOT23)高至SO8。雖然Micro8和SO8封裝也有雙管的型式，但在下表中列出的值是對(duì)于封裝中的單個(gè)晶體管的。使用這些器件的功耗能夠高至9％，這直接表現(xiàn)為較低的利用率。<
已知能夠用槽型工藝來制作低電壓功率MOSFET，以得到較小的RDSON、柵對(duì)漏電容，并且減小Qg(柵極電荷)。開關(guān)損耗正比于器件RDSON和Qg的乘積，因此希望在這些器件中也減小RDSON?，F(xiàn)有的P溝道槽型功率晶體管使用P型襯底，在其上有P型外延層。器件溝道區(qū)域通過進(jìn)行從外延層頂面向下的深N型擴(kuò)散接著再進(jìn)行P型源擴(kuò)散而形成。于是電壓主要被阻擋在P型外延層中，導(dǎo)致相當(dāng)大的電阻性壓降，并且導(dǎo)致在無線系統(tǒng)中損耗增加。這些損耗又降低了在兩次充電期間的電池壽命。
按照本發(fā)明，在P溝道槽型MOS選通器件中，取消了常規(guī)的P型襯底外延層，并且擴(kuò)散溝道被外延生長的N型溝道區(qū)域取代?，F(xiàn)在，溝道區(qū)域具有均勻的濃度，而溝道區(qū)域的較低的摻雜允許電壓在溝道區(qū)域中被阻擋，因而降低了對(duì)于導(dǎo)通的閾值電壓Vτ。于是，采用這種新穎的結(jié)構(gòu)，去除了導(dǎo)通電阻的主要分量，因而器件在柵對(duì)源電壓為2.5伏下能夠完全導(dǎo)通。
當(dāng)把新穎的晶片封裝入與上面的表中所述相同的封裝中時(shí)，RDSON和功耗減小達(dá)4倍，如下表所示
于是，如上所示，即使在已放電電池2.5伏的條件下，總的電路損耗被減小到小于2％。


圖1是槽型P溝道MOSFET的現(xiàn)有技術(shù)類型的單個(gè)元件的結(jié)圖案的截面圖。
圖2是類似于圖1截面圖，但它描繪了本發(fā)明的結(jié)圖案和結(jié)構(gòu)。
圖3示出與圖1或2的MOSFET相同的兩個(gè)MOSFET的電路圖，把它們連接起來以形成一個(gè)雙向?qū)ǖ钠骷?br> 圖4是類似于圖2的MOSFET的截面圖，但示出了經(jīng)過修改的結(jié)圖案，用它可以形成雙向MOSFET。
圖5是圖4的雙向FET的電路圖。
圖6是用于制作圖2的器件的硅襯底的一部分的頂視圖。
圖7、8、9和10示出圖6的硅的截面的外觀，它們是跨過圖6中的截線，按照不同的工藝步驟取得的。
首先參見圖1，該圖示出現(xiàn)有技術(shù)P溝道槽型MOSEFT的一個(gè)“單元”(cell)。所示的單個(gè)單元將在芯片的表面上重復(fù)任何次。
于是，器件具有P+摻雜的襯底20，在其上有一個(gè)外延淀積的輕摻雜P-的層21。N+溝道擴(kuò)散22被擴(kuò)散入有P-層22的頂面，因此是梯度擴(kuò)散(gradeddiffusion)。把諸如間隔槽23和24等槽蝕刻入大圓片或芯片的頂面，它延伸至溝道擴(kuò)散22的底部之下。這些槽襯以柵極絕緣層(諸如氧化物)，分別作為在槽23和24中的柵極氧化物層25和26示出，并且分別填充以導(dǎo)電的多晶硅柵極28和29，它們互相連接(未示出)，并且連至公共的柵極電極。分別在槽23和24的頂部形成P+源極擴(kuò)散30、31、32、和33。注意，槽23和24可以是細(xì)長的帶狀結(jié)構(gòu)，而源極區(qū)域30至33亦將是細(xì)長的帶。然而，槽23和24的拓?fù)湫螤钜部梢允嵌噙呅?，在那種情形下，有P+源極將圍繞難駕馭的(restive)槽。槽亦可圍繞多邊形有P+源極。氧化物絕緣塞35和36置于多晶硅帶28和29之上，并且使多晶硅帶與上面覆蓋的鋁源極接觸40絕緣。源極接觸40以通常的方式接觸源極區(qū)域30、31、32和33，以及溝道擴(kuò)散22。把漏極接觸41連至晶片的底部，以完成垂直導(dǎo)電槽器件。
在工作時(shí)，必須把足夠高的柵極電壓施加至多晶硅柵極28和29，使得梯度溝道擴(kuò)散22沿其整個(gè)長度從源極30至33到有P-外延層21逆轉(zhuǎn)。于是，需要相當(dāng)高的柵極電壓，以確保溝道擴(kuò)散的較高濃度部分的逆轉(zhuǎn)。此外，一當(dāng)器件導(dǎo)通，在漏極41和源極40之間流動(dòng)的載流子看到層31的相當(dāng)高的電阻Repi，于是對(duì)于器件造成RDSON增加。
本發(fā)明提供一種新穎的結(jié)構(gòu)，它允許使用較低的柵極電壓，并且在P溝道槽型MOS選通器件中具有較低的RDSON。這種器件示于圖2，其中，與圖1中的部分相似的部分具有相同的標(biāo)號(hào)。
首先注意，用正在審查中的編號(hào)為08/299,533的申請(IR-1113)中示出的方法制作圖2中的至P+源極帶30、31、32和33的源極接觸。于是，通過P+源極帶蝕刻凹槽50，使得源極電極40接觸P+源極帶31-33和在下面的N型溝道區(qū)域。N++擴(kuò)散51亦可位于控制凹槽的底部下面，以改進(jìn)鋁源極40和硅60之間的接觸。
按照本發(fā)明，圖1的梯度溝道擴(kuò)散22和P-外延層21由N+外延生長層60替代，該N+外延層60直接生長在P+襯底20上。N+外延層60沿其整個(gè)深度具有恒定的濃度(垂直梯度為零)，并且容納各種槽結(jié)構(gòu)23和24。選擇其濃度以提供較低的閾值電壓V7。P+源極30至33擴(kuò)散入有N+外延層60的頂部。
作為新穎結(jié)構(gòu)的結(jié)果，可以得到較小的閾值電壓，允許約2.5伏以使器件完全導(dǎo)通，這是由于沿鄰近于槽側(cè)壁的可逆(invertivle)層的整個(gè)長度的濃度均勻地較低。此外，由于圖1中的電阻分量Repi被從圖2的器件中去除了，因此降低了器件的導(dǎo)通電阻。
也能夠把圖1或2的器件做成雙向MOSFET，對(duì)于圖2的器件如圖4所示。于是，圖4的器件與圖2的器件相同，只是源極接觸40只接觸P+源極區(qū)域30-33，而不接觸溝道區(qū)域60。
圖4的結(jié)構(gòu)用較小的硅區(qū)域提供單個(gè)雙向MOSFET，并且比兩個(gè)串聯(lián)連接的MOSFET(諸如圖1和2中的MOSFET)的導(dǎo)通電阻小的導(dǎo)通電阻。于是，以往，兩個(gè)垂直導(dǎo)電MOSFET70和71必須串聯(lián)連接在端子72和73之間，并且將具有公共的柵極端子74，以允許在端子72和73處對(duì)電路作雙向控制，如圖3所示。相反，如圖5所示，器件80(它是圖4的器件)將在端子72和73之間提供雙向控制。然而，圖4和5的器件和電路將具有圖3電路的RDsoN之半，因而將具有硅區(qū)域之半。
圖6至10描述了制造圖2的器件的較佳的工藝。圖1和2的類似的標(biāo)號(hào)在圖6至10中描述類似的單元。
用于12伏P溝道器件工藝的起始的大圓片是硼摻雜有P+襯底20，其電阻率小于0.005歐-厘米，厚度為375微米。在襯底20上生長N+外延層60，并且磷摻雜，其電阻率為0.17歐-厘米，厚度為2.5微米。
如圖6和7所示，第一主要步驟是在外延層60頂部形成槽掩膜，并且蝕刻槽23、24等等，至大約1200的深度。然后將槽側(cè)壁準(zhǔn)備用于柵極氧化，并且進(jìn)行起始的耗蝕(sacrificial)氧化，使器件如圖7所示。
此后，并且如圖8所示，在槽壁內(nèi)(并且遍及硅上表面)生長柵極氧化物層25和26。在950℃02/TCA下生長柵極氧化物，時(shí)間為30分鐘。
接著，并且亦示于圖8，遍及大圓片的上表面生長多晶硅，并且作為多晶硅柵極28和29生長入槽內(nèi)。多晶硅生長的厚度約為7,500。在生長了多晶硅之后，通過硼注入使其具有導(dǎo)電性，劑量為1E14，能量為80KeV。在注入步驟后，在氮?dú)庵性?050℃下完成退火和驅(qū)動(dòng)步驟，時(shí)間為60分鐘。然后施加掩模，以將多晶硅從有源器件表面的頂部蝕刻掉(這里不描述其終結(jié)，它是常規(guī)的)，于是晶片形狀如圖8所示。
此后，在975℃02/TCA下進(jìn)行聚氧化(polyoxidation)步驟，時(shí)間為40分鐘，以在每個(gè)槽中的多晶硅上生長氧化物。然后進(jìn)行源極注入步驟，以形成P+注入，如圖9所示，它們將成為圖2的P+源極區(qū)域30至33。圖9的源極注入是硼注入，劑量為2E15，能量為50KeV。接下來，如圖9所示，在晶片上淀積四乙基原硅酸鹽(TEOC)絕緣層35、36至7,500的厚度。
接下來，并且如圖10所示，執(zhí)行源極驅(qū)動(dòng)，以驅(qū)動(dòng)P+源極區(qū)域進(jìn)入硅，該步驟在氮?dú)庵羞M(jìn)行，溫度為85℃，時(shí)間為30分鐘。
施加至圖10的晶片的最后的一些步驟產(chǎn)生圖2所示的結(jié)構(gòu)，這些步驟包括打開接觸窗的接觸掩模步驟，后面跟著形成N++層51的步驟，以改進(jìn)硅和鋁源極金屬之間的接觸。區(qū)域51可以通過磷注入形成，劑量為1E15，能量為50KeV。在作了合適的金屬淀積準(zhǔn)備之后，用濺射施加鋁正面(front)金屬40至8微米的厚度。
此后，把大圓片磨薄至210微米，并且合適地淀積背面(back)金屬或漏極，形成圖2所示的器件。
在執(zhí)行上述步驟時(shí)，使用了0.6微米的槽寬和1.8微米的臺(tái)面寬。能夠選擇其他尺寸。此外，雖然可以使用帶狀單元，但使用了方形的單元。在對(duì)大圓片完成上述步驟后，就形成晶片，其尺寸為75密耳×90密耳，其88％為有源區(qū)域。也使用了較大的晶片，尺寸為102密耳(2.591毫米)×157密耳(3.988毫米)，其92％為有源區(qū)域。
雖然已結(jié)合特殊的實(shí)施例描述了本發(fā)明，但對(duì)熟悉本領(lǐng)域的人而言，許多其他的改變和變更以及其他的應(yīng)用將變得顯而易見。因此，最好不用此處的具體的揭示來決定本發(fā)明，而只由所附的權(quán)利要求來限定。
權(quán)利要求
1．一種槽型功率MOSFET，其特征在于，具有一種導(dǎo)電類型的垂直的可逆溝道，所述溝道設(shè)置在源極區(qū)域和漏極區(qū)域之間；沿所述可逆溝道的長度延伸的柵極氧化物和在其上的柵極接觸，可對(duì)其操作以使所述可逆溝道的導(dǎo)電類型逆轉(zhuǎn)；所述垂直的可逆溝道沿其整個(gè)長度具有恒定的濃度。
2．如權(quán)利要求1所述的功率MOSFET，其特征在于，所述導(dǎo)電類型之一是N型。
3．如權(quán)利要求1所述的功率MOSFET，其特征在于，所述可逆溝道是外延淀積的硅。
4．一種功率MOSFET，其特征在于，包括下面的組合一種導(dǎo)電類型的襯底；在所述襯底上淀積的另一種導(dǎo)電類型的外延淀積層，并且具有基本上恒定的濃度；多個(gè)隔開的槽，它們具有通過所述外延層延伸的垂直壁；在所述垂直壁上的薄的柵極氧化物和淀積入所述槽內(nèi)的導(dǎo)電多晶硅，以確定多晶硅柵極；所述一種導(dǎo)電類型的源極區(qū)域，它們形成在每個(gè)所述槽的壁附近，并且擴(kuò)散入所述外延層的頂部；至少連至所述源極區(qū)域的源極接觸；連至所述襯底的漏極接觸；由此所述MOSFET具有較小的導(dǎo)通電阻。
5．如權(quán)利要求4所述的MOSFET，其特征在于，所述源極接觸只連至所述源極區(qū)域，由此所述MOSFET是雙向的。
6．如權(quán)利要求4所述的MOSFET，其特征在于，所述源極接觸連至所述外延淀積層。
7．如權(quán)利要求4所述的MOSFET，其特征在于，所述一種導(dǎo)電類型是P型。
8．如權(quán)利要求7所述的MOSFET，其特征在于，所述外延區(qū)域具有約為0.17歐一厘米的電阻率和約為2.5微米的厚度。
全文摘要
一種使用槽工藝的低電壓P溝道MOSFET,它具有外延淀積的恒定濃度的N型溝道區(qū)域,該溝道區(qū)域鄰近多個(gè)槽的側(cè)壁。恒定濃度溝道區(qū)域淀積在P
文檔編號(hào)H01L21/336GK1234613SQ99105188
公開日1999年11月10日 申請日期1999年4月22日 優(yōu)先權(quán)日1998年4月23日
發(fā)明者丹尼爾·M·金策 申請人:國際整流器有限公司