專利名稱：制作用于射頻的集成電路器件的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作適用于射頻范圍內(nèi)的信號并采用基于硅的雙極技術(shù)制作的集成電路器件，特別是在一個硅襯底上同時制作垂直NPN晶體管、電容和橫向PNP晶體管，和制作深襯底接觸。
如今，采用帶有兩層多晶硅并因此是所謂雙多晶硅型的雙極晶體管，采用自對準或自對準技術(shù)結(jié)合由包圍晶體管的溝槽提供的電隔離(所謂溝槽隔離)，可以制作具有高封裝密度的快速雙極電路。

圖1示出了采用自對準技術(shù)制作的這種已知的“雙多晶硅型”的溝槽隔離的雙極晶體管的示意剖面圖。
在已知的雙多晶硅型的雙極晶體管的制作工藝中，用第一淀積的多晶硅層形成基極連接。如果晶體管是NPN型，該多晶硅層強摻雜到P型。強摻雜到N型并形成發(fā)射極電極的最后淀積的多晶硅層，與形成基極連接的首先淀積的多晶硅層通過又被稱作“間隔層”的下電絕緣層和絕緣側(cè)條物理分開。在制作雙極晶體管時自對準方法的優(yōu)點是基極電阻和基極與集電極之間的電容都降低了。而且，引入溝槽隔離大大降低了集電極和襯底之間的電容。因此電路性能顯著改善。
現(xiàn)在，參照概略示出制造方法的圖2至圖6詳細描述制作溝槽隔離的NPN型雙極晶體管的已知的常用方法。見圖2，使用P型單晶硅襯底101作為基本材料，其表面位于硅晶格的(100)晶面。用光刻限定底擴散區(qū)102，該區(qū)稱作掩埋層由例如砷或銻的離子注入層構(gòu)成。之后在硅片101上施加約幾微米厚的外延硅層。之后在硅片101上用光刻和離子注入限定N區(qū)和P區(qū)。使用例如磷的離子注入制造的N區(qū)104位于N+型底擴散區(qū)102的正上方。位于N區(qū)104之間的其它區(qū)105是P摻雜的，使用例如硼的離子注入形成，見圖2。
然后通過常規(guī)的LOCOS(局域硅氧化)限定有源區(qū)，參見J.A.Appel等的“局域硅氧化及其在半導(dǎo)體技術(shù)中的應(yīng)用”Philips研究報告，Vol.25，1970，pp118-132。然后，首先施加一層適當材料的絕緣掩膜106，見圖3，之后光刻構(gòu)圖絕緣掩膜。之后在掩膜106的孔徑中熱生長硅107，使得用于待制造的晶體管的基區(qū)108和集電區(qū)109保留并形成在這些區(qū)域中，這里掩膜覆蓋表面。在這樣限定有源區(qū)，用氧化層區(qū)109’隔離并去除掩膜層106之后，光刻限定絕緣溝槽110，溝槽刻蝕掩膜中的窗口(未示出)位于N型外延層104和P型外延層之間的邊界線上，之后，使用各向同性干法刻蝕刻蝕掉所述窗口中的熱生長的氧化硅材料107和襯底材料101，直到溝槽110到達期望的深度，約5-10微米，并向下延伸進入未加工的P襯底101。
然后熱氧化溝槽110的壁，獲得薄絕緣層(未示出)，之后溝槽中填充絕緣或半絕緣材料111，例如氧化硅或多晶硅，也稱為poly-Si或多硅。然后通過干法刻蝕去除填充材料直到獲得平坦的表面。然后氧化硅片的表面以及在溝槽用多晶硅填充時尤其是氧化溝槽110的開口中的硅材料，以便在開口的表面獲得絕緣層(未示出)。如果溝槽110從一開始只用氧化物填充，則不需要該額外的氧化步驟。結(jié)果示于圖3中。可以看出，在圖3中的基區(qū)108通過使用上述的LOCOS方法限定。該方法的缺點以及其它情況在以后結(jié)合對制造晶體管的改進工藝的描述來討論。
參見圖4，在形成溝槽110之后，在集電極區(qū)109中光刻限定集電極栓塞112，即，在集電極區(qū)109中器件板的表面和底擴散區(qū)102之間的低電阻連接。之后，通過離子注入在光刻限定的開口中施加摻雜劑，通常是磷。
以下制造工藝的描述將針對上述具有自對準基-射結(jié)的雙多晶硅型NPN晶體管，因為這種器件通常與通過溝槽獲得電絕緣相結(jié)合。
在圖2的有源區(qū)108，109的限定以及上述形成集電極栓塞112之后，淀積厚度約幾百納米的薄多晶硅層113，參見圖4。然后通過硼離子注入將多晶硅層113摻雜到P+，之后通過CVD(化學氣相淀積)在多晶硅層的頂上淀積薄氧化硅層114。該P+摻雜硼的多晶硅層在制造結(jié)束后將通過摻雜劑進入多晶硅113正下面的N外延區(qū)104的表面層中形成所謂外基區(qū)113’或基極連接或基極端子。CVD制作的氧化層114和其下的多晶硅層113被光刻構(gòu)圖以限定基區(qū)108中的發(fā)射極開口115。之后，通過干法刻蝕例如等離子體刻蝕去除這兩層的未被光刻掩膜(未示出)覆蓋的部分。構(gòu)圖發(fā)射極開口115之后，生長薄氧化物層116以保護發(fā)射極開口的表面，之后由+號表示的所謂內(nèi)基區(qū)117通過硼離子注入形成。因此內(nèi)基區(qū)117準確地位于發(fā)射極開口115中及其下面。
為了將待制作的發(fā)射極與外基極分開，沿發(fā)射極開口115的側(cè)邊形成“間隔層”或側(cè)條118，見圖5。這是通過首先在硅片上保形地CVD淀積一氧化層形成的，之后用各向異性干法刻蝕過程刻蝕掉硅片的平坦表面上的該氧化層。由此沿著在為形成發(fā)射極開口115而進行構(gòu)圖時形成的那些臺階形成CVD氧化物的側(cè)條或間隔層118。形成間隔層118后，在硅片的表面淀積厚度幾百納米的薄多晶硅層119。該層用砷摻雜為N+，并在退火后形成晶體管的發(fā)射極120。在構(gòu)圖并刻蝕N+多晶硅層119以便制作發(fā)射極后，獲得圖5所示的結(jié)構(gòu)。通常，摻雜上多晶硅層119為N+，因此形成發(fā)射極電極，也保留在圖3的集電極區(qū)109和在此用作集電極端子121的集電極栓塞112的頂上。
然后用例如氧化硅的層122鈍化電路，見圖6，其中用光刻限定晶體管的基極，發(fā)射極，集電極的接觸孔123，124，125?？涛g接觸孔后，通過濺射例如鋁在電路上覆蓋一層金屬層126，其貫穿到接觸孔123，124，125中，形成連接到外部的電接觸。然后光刻和刻蝕限定導(dǎo)電層126以便形成外部端子127，128，129，最后的電路如圖6所示，與圖1比較。圖1是最后器件的更好的視圖，即使這里各層的厚度被放大了。
從上文所述可知，基區(qū)108通過LOCOS方法限定，見圖3。優(yōu)選使用氧化硅和氮化硅組成的兩層結(jié)構(gòu)，氧化硅位于單晶硅的正上方，氮化硅在熱生長所謂場氧化物107時用作局域氧化掩膜。在制作場氧化物時，沿單晶硅和氧化硅之間的邊界層將發(fā)生氧的一些橫向擴散，然后在氮化物層的邊緣下面會發(fā)生一些氧化物生長，見圖3的130。氧化物130通常稱為“鳥嘴”。因此通過光刻限定的氮化物-氧化物掩膜結(jié)構(gòu)，只發(fā)生一些程度的基區(qū)擴展。可以說，該區(qū)域的精度在最終的制造后由剩余的“鳥嘴”限定。為了補償制造這些“鳥嘴”時精度低和工藝的變化，基區(qū)108制作得過分大。因此在基極和集電極之間有過大的電容。
此外，在N區(qū)104中制作場氧化物107時，在場氧化物107和單晶硅襯底101的表面之間的邊界層中將發(fā)生摻雜劑的聚集131，所謂“摻雜劑堆積”見圖3。然后當形成外基極的P+多晶硅層113與側(cè)條118外的基區(qū)108接觸時，導(dǎo)致在最后的NPN晶體管中基極和集電極之間的電容增大，見圖3和4。
一種基本的垂直晶體管由F.B.Hugle的美國專利3246214公開。使用場氧化物限定有源區(qū)的垂直晶體管公開于出版的TexasInstruments(Brighton等)的歐洲專利申請0375323和出版的日本專利申請95-245313(申請?zhí)?4-32764)。
在半導(dǎo)體芯片上制造作為電路一部分的晶體管時，可能還需要將其它元件，例如電容，電感，電阻等無源元件包含在電路中。在制造例如上述的通用型高頻晶體管的復(fù)雜器件時，需要很多工藝步驟，如果其中一些工藝步驟可用于制造其它元件是有利的，如果根本不需要任何額外的工藝步驟，即，如果一些無源元件能集成在同樣的工藝流程中而需要盡可能少的額外工藝步驟，就更有利了。在出版的日本專利申請90-27550(申請?zhí)?1-75779)中公開了如何在襯底表面同時制造一電容和垂直晶體管。然而，由于與介質(zhì)層下面的電容下電極的電連接的電阻，電容具有相當大的串聯(lián)電阻，導(dǎo)致?lián)p耗很大。
在Sony Corp.(Hiroyoki Miwa)的已出版歐洲專利申請0303435，Cosentino的美國專利5037768和授予Hiroyoki Miwa等的美國專利5541124中公開了用作將有源區(qū)與例如多晶硅的高摻雜硅層的連接結(jié)構(gòu)電絕緣的上述電絕緣側(cè)條(也叫”間隔層”)的制造。使用在單個步驟中的各向異性刻蝕的常規(guī)制造方法，間隔層沿待制造的晶體管的表面在水平方向具有過大的一些寬度，并且可能相當?shù)貌缓谩Ｈ绻赡?，該絕緣結(jié)構(gòu)應(yīng)該用限定得更好的薄絕緣層制作的一些結(jié)構(gòu)替換。
晶體管中用作電連接到有源區(qū)的多晶硅導(dǎo)體公開于Cosentino等的美國專利5037768(垂直晶體管)和Ishikwa等的美國專利5302538(場效應(yīng)晶體管)。
集成電路襯底表面的電絕緣元件區(qū)公開于Eklund等的美國專利4958213中。P阱可用于將其下面有高摻雜的掩埋區(qū)的N阱和其掩埋摻雜區(qū)摻雜較低的N阱彼此隔離。然而，這種方式的電隔離在有些情況下并不令人滿意，特別是在高射頻應(yīng)用中。授予InternationalRectifier Co。(C。C。Choi等)的已出版英國專利申請2291257公開了在使用集成電路時深襯底連接可用于將基本未被元件層和隔離器件影響的襯底部分連接到地。但是這種襯底連接對于高射頻應(yīng)用也不能以滿意的方式工作。
本發(fā)明的一個目的是解決上述的問題，并因此通過具有更高性能的半導(dǎo)體器件，尤其是雙極晶體管，特別是基極和集電極之間有降低的電容的雙極NPN晶體管和其發(fā)射極和集電極之間有降低的電容的雙極橫向PNP晶體管。
本發(fā)明的另一個目的是解決上述的問題，即在降低雙極NPN晶體管的基極和集電極之間的電容的同時形成位于襯底表面的襯底電容，即無源電容元件。
本發(fā)明的另一個目的是在制造雙極NPN晶體管的同時提供襯底電容，它的損耗小且占據(jù)小的表面面積。
本發(fā)明的又一個目的是提供淺和深的襯底接觸以便電隔離襯底表面的元件區(qū)。
本發(fā)明的又一個目的是提供具有場氧化區(qū)的晶體管結(jié)構(gòu)，在干法刻蝕步驟中場氧化區(qū)保持完整且不會被不必要的腐蝕。
本發(fā)明的又一個目的是提供只在期望區(qū)域具有電連接硅化物的晶體管結(jié)構(gòu)。
本發(fā)明的又一個目的是提供包括例如晶體管的元件的集成電路，其元件區(qū)彼此占據(jù)被有效地電隔離，尤其是沿集成電路表面的橫向方向。
本發(fā)明又一個目的是為包含例如晶體管的元件的集成電路提供有效襯底連接。
本發(fā)明的又一個目的是提供由溝槽隔離的晶體管，通常是雙極晶體管，其中溝槽以有效的方式制造。
因此為制造NPN晶體管，引入氧化硅和氮化硅的疊層，其位于NPN晶體管的有源區(qū)(集電極區(qū))的頂上。所述疊層被光刻構(gòu)圖，使得晶體管的基區(qū)由疊層中的開口限定。同時使用光刻限定的開口制造該晶體管的發(fā)射極和集電極，由此制造橫向PNP晶體管。
由此，使用氮化硅層作為介質(zhì)層，不需要額外的步驟，能在降低雙極NPN晶體管的基極和集電極之間的電容的同時，形成襯底電容。
可以是NPN雙極晶體管的半導(dǎo)體元件在元件的表面沿元件表面看去具有被厚場氧化物以常規(guī)方式圍繞的有源區(qū)。該有源區(qū)被電絕緣表面層部分地覆蓋，電絕緣表面層優(yōu)選包括氮化物層。在有源區(qū)中的基極區(qū)由在電絕緣的表面層中光刻制造的限定開口來產(chǎn)生。在可以是PNP雙極晶體管的半導(dǎo)體元件情況下，其具有發(fā)射極區(qū)和集電極區(qū)，在元件的表面上的發(fā)射極區(qū)和集電極區(qū)從元件表面看去被厚場氧化區(qū)包圍，發(fā)射區(qū)和/或集電區(qū)可以用相應(yīng)的方法被電絕緣表面層中光刻限定的開口確定。通過在這兩種情況下以光刻限定，電絕緣表面層將在場氧化區(qū)上延伸并延伸越過場氧化區(qū)，由此在基區(qū)之間和在發(fā)射區(qū)或集電區(qū)之間分別存在電絕緣條形表面層，且場氧化區(qū)距離該區(qū)域最近。
電絕緣表面層優(yōu)選包括上為氮化硅，下為氧化硅的疊層。氮化硅層有利的用作同時制造的電容的有效介質(zhì)，結(jié)果電容占據(jù)的面積很小。然后該電容位于襯底表面包括覆蓋被摻雜至第一摻雜水平的襯底摻雜區(qū)或低摻雜區(qū)的部分表面的介質(zhì)層。在介質(zhì)層上有一導(dǎo)電層，形成電容器電極。導(dǎo)電連接從未被介質(zhì)層覆蓋的襯底表面區(qū)擴展到介質(zhì)層下面的區(qū)域。此外，在被摻雜至明顯高于第一摻雜水平的第二摻雜水平的掩埋高摻雜區(qū)上布置有介質(zhì)層。被摻雜至明顯高于第一摻雜水平的第三摻雜水平的接觸栓塞從未被介質(zhì)層覆蓋的一部分襯底表面向下延伸到掩埋區(qū)。這種通過介質(zhì)層正下方的材料形成的下電容器電極連接具有低的串聯(lián)電阻且電容具有小的損耗。
具有被基本摻雜至第三摻雜水平的高摻雜，用于形成電容器下電極的電極栓塞從介質(zhì)層下側(cè)向下延伸到掩埋層。對于這種電極栓塞，第一摻雜水平可以非常小，甚至基本相應(yīng)于本征半導(dǎo)體材料。使用這種在制造從表面到掩埋層的連接的同時制造的電極將更進一步降低電容的損耗。
在雙極晶體管中，在有源區(qū)使用側(cè)條結(jié)構(gòu)，在該區(qū)域中導(dǎo)電的硅材料與有源區(qū)的邊界區(qū)接觸。通過包括具有不同刻蝕特性的材料的工藝，可以得到基本只位于導(dǎo)電的硅部分的垂直表面部分上的保形電絕緣層。各處的電絕緣層具有基本相同或均勻的厚度。然后優(yōu)選地在導(dǎo)電的硅材料的整個表面上和優(yōu)選為氮化硅層的電絕緣層下布置與電絕緣層不同的電絕緣氧化物層。
當形成這種側(cè)條結(jié)構(gòu)時，其通常可以是在襯底表面制造自由區(qū)的工藝，自由區(qū)由電絕緣層的邊緣限定，要執(zhí)行以下步驟施加材料到具有邊緣，欲形成自由區(qū)的第一區(qū)域上的表面。該材料層可以是一層導(dǎo)電材料，例如摻雜的硅，例如用作基極連接的高摻雜多晶硅。然后該導(dǎo)電層至少部分接近與襯底表面電接觸的第一區(qū)域；在所述材料層上保形地施加第一氧化硅層；制作穿過第一氧化硅層且穿過所述材料層向下到襯底表面的開口。開口比第一區(qū)域大一些或大一點，具有限定它的基本垂直的邊緣，使得開口的基本垂直的邊緣距離第一區(qū)域的邊緣有基本恒定的距離；在全部表面上保形地施加一電絕緣層。該電絕緣層必須與第一氧化物層不同或是與第一氧化物層不同的其它類型。其優(yōu)選為氮化硅層。
在全部電絕緣層上保形地施加刻蝕特性與第一氧化物層不同的第二氧化物層；執(zhí)行第一各向異性刻蝕，以便只在基本全部平坦的水平表面處去除第二氧化物層。然后該電絕緣層將在基本全部平坦的水平表面上暴露，且通常為三角形且由地二氧化物層組成的”犧牲”側(cè)條將保留在垂直表面上；執(zhí)行第二刻蝕以便只在未被第二氧化物覆蓋的表面處去除電絕緣層，然后基本只在平坦的水平表面上去除電絕緣層；利用第二氧化物層具有與第一氧化物層不同的刻蝕特性的事實執(zhí)行第三刻蝕，以便在基本不腐蝕第一氧化物層的自由表面區(qū)的情況下去除第二氧化物層的剩余部分，由此電絕緣層的部分基本只保留在圍繞第一區(qū)域的第一氧化物層和上述材料層的垂直邊緣表面上。
上述的和按上述方法制造的側(cè)條結(jié)構(gòu)是有利的，因為通常為高摻雜的多晶硅層的材料層中的開口將由于電絕緣層非常薄而只很少地變窄。
該工藝也可包括在襯底表面上首先保形施加第一電絕緣層，然后在第一電絕緣層上保形施加第二電絕緣層。第一電絕緣層材料和第二電絕緣層材料的刻蝕特性必須選擇為不同。最后執(zhí)行選擇性刻蝕以便首先去除第二電絕緣層和基本上除了垂直表面部分以外的任何第一電絕緣層，和任何也在基本垂直的表面部分上的第一電絕緣層。第一刻蝕優(yōu)選地分為二步，包括第一子步驟，其中只在水平表面部分去除第二電絕緣層；和第二子步驟，其中只在水平表面部分去除第一電絕緣層。
因此在用于避免不必要的硅化和其它目的的工藝中，在襯底表面制造一晶體管。在表面上制造例如摻雜多晶硅層的導(dǎo)電的硅層，用于電接觸表面中的摻雜區(qū)，然后在導(dǎo)電的硅層上直接施加優(yōu)選為氧化硅的電絕緣層。之后在電絕緣層的頂上直接施加一附加的導(dǎo)電層，通常也是例如多晶硅的導(dǎo)電硅。最后將未被附加導(dǎo)電層覆蓋的區(qū)域中的電絕緣層去除，以便獲得與以后施加的導(dǎo)電材料層的電連接。在去除電絕緣層時，只去除選定區(qū)域中的絕緣層，且至少一個選定區(qū)域比未被附加導(dǎo)電層覆蓋的區(qū)域小。
在只去除選定區(qū)域的電絕緣區(qū)時，可以使用掩膜，其中光刻制作開口以產(chǎn)生掩膜的保留部分。掩膜的保留部分被排列得覆蓋以前施加的電絕緣層的選定的第一區(qū)域和第二區(qū)域，在該處在以后施加導(dǎo)電材料層時應(yīng)避免硅化反應(yīng)。然后在只去除選定區(qū)域中的電絕緣層之后，上述第一區(qū)域和第二區(qū)域仍舊被附加的電絕緣層覆蓋。
在去除電絕緣層之前包括構(gòu)圖的這種工藝能保護先前制作的電絕緣層，例如場以后區(qū)。并且，電絕緣層能保留在不希望有硅化物的區(qū)域。
在這里考慮的包括襯底表面的元件的通用類型的集成電路中，通過使用P阱和N阱獲得元件之間的有效電隔離。然后，通常制作各個元件以建立在摻雜為第一摻雜類型的第一區(qū)，優(yōu)選為N阱，且位于襯底的表面層中。第一掩埋區(qū)位于第一區(qū)的正下方且被摻雜為第一摻雜類型。集成電路還包括第二區(qū)，例如P阱，摻雜為與第一摻雜類型相反的第二摻雜類型，位于襯底表面層的元件之間。第二掩埋區(qū)位于第二區(qū)的正下方并被第二摻雜類型適當摻雜。它們形成第二區(qū)到襯底的電連接，第二區(qū)使第一區(qū)以及由此各元件彼此電隔離。為了增強隔離，在襯底表面層的第二區(qū)的頂上布置一導(dǎo)電層，其在集成電路使用時連接到電氣地。增強的摻雜區(qū)可以位于第二區(qū)中的導(dǎo)電層的正下方，其中含有的摻雜劑在合適的退火工藝中擴散到導(dǎo)電層的外面以降低導(dǎo)電層和第二區(qū)之間的電阻。并且可以布置分開的襯底連接，優(yōu)選地位于第二區(qū)中。這種連接包括從表面延伸的深孔，末端位于第二掩埋區(qū)下的襯底中，第二掩埋區(qū)位于第二區(qū)的正下方。所述孔中填充導(dǎo)電材料例如金屬。
通過在填充導(dǎo)電材料之前只在深孔的底部摻雜以降低導(dǎo)電材料和襯底之間的電阻，能改善深襯底連接中的導(dǎo)電材料的接觸。該摻雜可通過注入和退火一摻雜劑例如硼形成。摻雜后在深孔的壁和底部施加至少一含鈦的薄層以增加電接觸。
溝槽可用于隔離各元件，并可通過刻蝕以常規(guī)方式制作。之后在溝槽壁上施加一疊層，疊層的下面是熱生長的二氧化硅，上面是淀積施加的薄氮化硅層。最后溝槽剩余的主要部分通過在硅片的表面上施加電絕緣層或半絕緣層填充，例如氧化硅層或一層未摻雜的硅，例如單晶硅，可通過例如適當?shù)牡矸e來施加。然后氮化硅層在隨后的平面化刻蝕中用于刻蝕阻擋層以平整化上述層，其填充了溝槽的主要部分。此外，如果填充溝槽的材料具有雜質(zhì)，氮化硅層能阻擋雜質(zhì)擴散到襯底材料中。這種擴散將降低溝槽的電隔離功能。
本發(fā)明的其它目的和優(yōu)點將在隨后的說明中闡述，部分可從說明書中顯然可見，或可從本發(fā)明的實踐中學到。通過后面的權(quán)利要求書特別指出的方法，工藝，指導(dǎo)和組合可以獲得和實現(xiàn)本發(fā)明的目的和優(yōu)點。
盡管本發(fā)明的新穎特征在后面的權(quán)利要求書中表示了，參考附圖和下面給出的非限制性實施方案的詳細描述，可以從組織和內(nèi)容兩方面獲得本發(fā)明及其上述和其它特征的完整理解，且本發(fā)明可得到更好的評價，在附圖中圖1是具有通過溝槽的電隔離的雙極自對準雙多晶硅晶體管的剖視圖，圖2是用于制造圖1的晶體管的起始材料在形成底擴散和外延表面層之后的剖視圖，圖3是類似于圖2但在限定有源區(qū)和在被溝槽隔離之后的剖視圖，圖4是類似于圖2但在限定發(fā)射極開口和外基極之后的剖視圖，圖5是類似于圖2但在限定間隔層和發(fā)射極和集電極之后的剖視圖，圖6是類似于圖2但在限定第一金屬層之后的剖視圖，圖7是一硅片及布置在其上的一些層的剖視圖，用于主要制作具有好的高頻特性的NPN晶體管但也用于制作電容和橫向PNP晶體管，該剖視圖表示形成底擴散之前的硅片，圖8是類似于圖7但在形成底擴散之后的硅片的剖視圖，圖9是類似于圖8但在形成底擴散之后的剖視圖，圖10是類似于圖9但表示在制作額外的P摻雜時硅片的狀態(tài)的剖視圖，圖11是類似于圖10但在硅片的表面上淀積外延硅之后的剖視圖，圖12是類似于圖11但表示在選擇性形成N區(qū)時硅片的狀態(tài)的剖視圖，圖13是類似于圖12但在選擇性氧化N區(qū)和形成自對準P區(qū)之后的剖視圖，圖14是類似于圖13但在限定不同元件區(qū)之后的剖視圖，其中示出了不同的元件區(qū)，圖15a和15b是類似于圖14但在場氧化之后的剖視圖，表示分別用于NPN晶體管和電容和橫向PNP晶體管的區(qū)域，圖16是類似于圖15a但在限定溝槽之后的剖視圖，圖17是類似于圖16但在去除硬掩膜和阻擋層和氧化溝槽中的壁之后的剖視圖，圖18是類似于圖17但在用多晶硅層填充溝槽之后的剖視圖，圖19是類似于圖18但在氧化溝槽的開口中的多晶硅之后的剖視圖，圖20a和20b是類似于圖19表示在分別用于NPN晶體管和電容和橫向PNP晶體管的區(qū)域形成一集電極時硅片的狀態(tài)的剖視圖，圖21a和21b分別是類似于圖20a和20b但在淀積氮化硅層和限定發(fā)射極-基極區(qū)之后的剖視圖，圖22是類似于圖21a限定基區(qū)和淀積非晶硅之后的剖視圖，圖23a和23b是類似于圖22但在限定發(fā)射極-基極區(qū)，上電容器板和襯底連接之后的剖視圖，分別表示用于NPN晶體管和人的區(qū)域和用于橫向PNP晶體管的區(qū)域，圖24是類似于圖23a表示在形成基極注入時硅片的狀態(tài)的剖視圖，
圖25a是類似于圖24表示在形成用于隔離基極連接端子和發(fā)射極連接段子的間隔層時硅片的狀態(tài)的剖視圖，圖25b是表示圖24的部分剖視圖在形成另一方案的間隔層之后的剖視圖，圖25c是由電子顯微鏡拍攝的根據(jù)圖25a的發(fā)射極結(jié)構(gòu)的照片，圖25d是由電子顯微鏡拍攝的根據(jù)圖25b的發(fā)射極結(jié)構(gòu)的照片，圖26a是類似于圖25a表示在形成發(fā)射極時硅片的狀態(tài)的剖視圖，其中顯示了刻蝕前和刻蝕后的多晶硅層，并顯示用于NPN晶體管和電容的區(qū)域，圖26b是部分在圖26a出現(xiàn)的結(jié)構(gòu)的一部分的剖視圖，表示低阻抗電阻和高阻抗電阻的制造，圖26c是類似于圖26a表示用于橫向PNP晶體管的剖視圖，圖27a和27b分別是類似于圖26a和26c在刻蝕施加到摻雜為P+的多晶硅層頂上的氧化層之后的剖視圖，圖28a和28b分別是類似于圖27a和27b在通過擴散形成發(fā)射極和基極區(qū)并刻蝕以產(chǎn)生附加間隔層之后的剖視圖，圖29是表示制造的NPN晶體管的摻雜曲線的圖，該摻雜曲線通過SHIMS獲得，圖30是在刻蝕28a圖28b間隔層時從施加到電阻的頂上的保護性掩膜層以上看的圖，圖31是圖27a的剖視圖的一部分，只示出制造的晶體管，圖32a和32b分別是類似于圖28a和28c淀積鈦和硅化和化學去除鈦和氮化鈦之后之后的剖視圖，圖33是類似于圖32a在刻蝕用于襯底的電連接的深接觸孔之后的剖視圖，圖34a和34b是類似于圖33在刻蝕所有的接觸孔之后的剖視圖，圖35a是包括兩種晶體管，兩種電容和一電阻元件的最終制造的電子電路元件的剖視圖，圖35b是類似于圖35a的剖視圖，其中示出基本相同的最終制造的電子電路元件擔它們彼此之間未用溝槽隔離，圖36是電子顯微鏡拍攝的最終制造的電路的照片，其中深襯底接觸用鎢填充，可以看見用溝槽隔離的多晶硅電子和NPN晶體管，圖37是概略說明如何設(shè)計不同元件的俯視圖。
參照圖7-38描述具有高性能的各種電子元件的制造，它們可以同時制作在同一襯底上。表示襯底的剖視圖的這些圖中的一些很簡要，而其它一些更好地表示所得的結(jié)構(gòu)，當然它們在照片中的表示最佳。也可看出對于描述為用特定摻雜類型的材料制作和構(gòu)造的某些元件，以及用相反類型摻雜材料制作的對應(yīng)元件，即，由特定的P摻雜第一材料和特定的N摻雜材料制作的元件，在某些情況下也可用相應(yīng)的N摻雜第一材料和相應(yīng)的P摻雜第二材料制作。
在圖7中，示出了在形成N型底擴散或掩埋層之前優(yōu)選由硼摻雜的P型硅片1的剖面。硅片1能構(gòu)造為同質(zhì)的，非常弱地P摻雜，通常電阻率為10-20Ω-cm，可以描述為P--，或者所謂外延片，其中襯底1’構(gòu)造為P型高摻雜硅片通常電阻率為十分之幾Ω-cm，其上生長P型弱摻雜的P--外延層。P--型的生長外延層通常5-10微米厚，電阻率10-20Ω-cm。用在雙極結(jié)構(gòu)中的類似于上述方案的起始材料公開于V.dela Torre等的文章“MASOIC V-A Very High PerformanceTechnology”中，BCTM 1991，pp.21-24。根據(jù)該文章使用高摻雜P+襯底和其上的本征外延層，即不摻雜的層。然后在本征層的表面形成類似于下述的那些結(jié)構(gòu)，例如底擴散區(qū)等。
使用一種已知的方法例如熱氧化在硅片1的表面施加較厚的二氧化硅保護層2。氧化層的厚度優(yōu)選約為0.8微米。通過施加和構(gòu)圖光刻膠層3來光刻構(gòu)圖，之后未被光刻膠層3保護的那些部分中的氧化物被溶解或刻蝕掉，如圖7所示。氧化物的去除可通過公知的濕法化學和干法化學方法完成，之后以已知的方法去除光刻膠層3。
在硅片1的表面上熱生長典型厚度為一兩百埃的薄保護性氧化層4，見圖8。該保護層，特別是位于較厚的先前施加的二氧化硅層2的剩余部分之間的區(qū)域上的保護層，盡管由于其厚度很小，在所述區(qū)域中不顯眼，其也是相同類型的材料。之后通過實現(xiàn)執(zhí)行離子注入制作N+型底擴散區(qū)或所謂“N+掩埋層”，如圖8的箭頭所示。在該離子注入步驟中優(yōu)選使用砷，注入能量約50keV，劑量約3*1015離子/cm2。厚氧化層2的剩余部分在注入過程中用作掩膜，然后必須調(diào)節(jié)注入中的能量使得只有撞擊到薄氧化層4的那些離子能貫穿到硅襯底1，如圖8的4a處的+號所示，而其它離子被厚氧化層2所阻擋。在完成注入后執(zhí)行退火以驅(qū)動注入的摻雜劑，即在優(yōu)選方案中的砷原子，這里的術(shù)語”驅(qū)動”的含義是使注入的摻雜劑原子擴散進入材料中，通過退火工藝完成擴散，即使硅片經(jīng)受高溫，通常為1100℃進行30分鐘，以便制作底擴散層5，見圖9。在使原子擴散的該“驅(qū)動”步驟之后N+型底擴散區(qū)5的所得深度約1.5微米。在擴散操作的同時，發(fā)生硅表面的又一氧化，然后表面的硅原子被消耗一些，使得薄氧化硅的保護層4的厚度增加到約200nm，由此獲得更厚的層6。通過消耗硅然后在單晶硅襯底的表面在被先前施加的厚氧化層2覆蓋的那些區(qū)域和現(xiàn)在被作得較厚且仍舊被依然明顯較薄的氧化層覆蓋的那些區(qū)域之間獲得臺階或臺架，該臺階在后面的工藝中用作自對準標記。
自然也能在注入中使用其它N型摻雜劑以產(chǎn)生底摻雜層5，例如銻。然而使用銻要求在更高的驅(qū)動溫度進行退火工藝，通常在約1250℃進行半小時。
在制作N+型底擴散區(qū)5的擴散退火操作之后，從硅片的表面去除全部氧化物，優(yōu)選使用濕法化學方法，然后可以看見單晶硅片表面的前述臺階，見圖10。之后優(yōu)選通過熱生長在硅片表面形成典型為30-40nm厚的薄保護氧化層7。在位于N+底擴散區(qū)5之間的那些區(qū)域中通過在硅片表面的優(yōu)選為硼的離子注入產(chǎn)生額外的P型摻雜區(qū)，注入的能量約100keV，劑量約4*1012離子/cm2，如圖10的箭頭所示。調(diào)節(jié)該注入能量和劑量，使得然后被注入到摻雜砷的N+型底擴散區(qū)5中的那些硼原子被這些區(qū)域中的摻雜完全包圍和補償，由此底擴散區(qū)5繼續(xù)為N+型，只是施主原子的含量稍微有一些降低。
本領(lǐng)域技術(shù)人員可認識到，不采用上述的硼注入，通過增加起始材料1中的摻雜度從一開始的接近本征的非常低的摻雜到P-型，能獲得很好的功能元件。然而，在最終元件中N+底擴散區(qū)5對電容的貢獻在這時會更高。在授予Havemann的美國專利5374845中公開了制作N+底擴散區(qū)和中間的一些P型區(qū)的常規(guī)方法，見該專利的圖2和3的描述。
在上述優(yōu)選注入硼之后，當在底擴散區(qū)5中間獲得弱P摻雜區(qū)，即P-區(qū)時，從硅片表面優(yōu)選通過濕法化學方法再次去除全部氧化物，由此再次出現(xiàn)臺階，使用某種已知方法在襯底表面上生長硅外延層9，見圖11。約1.2微米厚的外延層9優(yōu)選為非摻雜的，即所謂”本征硅”。如果需要，層9可以在外延生長中已摻雜為N型。這時摻雜度通常為1*1016/cm3。在上述Havemann的美國專利中，相應(yīng)的外延層被非常輕地摻雜，電阻率大于10Ω-cm，但仍稱為基本本征，即未摻雜。然而，均勻摻雜的外延層使得以后在形成所謂”自頂而下接觸”時從表面到襯底的連接更困難。在外延生長中使用的溫度為使先前P-型注入?yún)^(qū)中的受主原子將擴散到襯底1和同時形成的外延層9中，由此在沒有N+底擴散區(qū)5存在的那些區(qū)域的在襯底1和外延層9之間的連接處獲得P-型掩埋區(qū)8，如圖11所示。同樣外延層9在其上部的外表面中有臺階。
從后面的描述中可以看出，外延層9被選擇性摻雜以分別獲得N區(qū)和P區(qū)(所謂“N阱和P阱”)。在位于N+底擴散區(qū)5正上方的N區(qū)中，將形成雙極晶體管和電容。在制造結(jié)束后在中間的P區(qū)中存在連接路徑或連接區(qū)，用作形成在表面的電路和元件與襯底1之間的連接。
在生長硅外延層9之后，在芯片表面優(yōu)選通過熱氧化制作薄氧化硅阻擋層10，見圖12。氧化層的厚度典型為約40nm。氧化物阻擋層10上是通過LPCVD(低壓化學氣相淀積)淀積的典型約130nm后的薄氮化硅層11。通過施加光刻膠層11’然后構(gòu)圖對該氮化硅層11光刻構(gòu)圖，刻蝕去除未被光刻膠層11’保護的那些部分中的氮化硅，如圖12所示，且這些部分包括元件區(qū)，其中現(xiàn)在只保留二氧化硅層10。優(yōu)選通過合適的干法刻蝕工藝去除氮化硅層11，其選擇性地只去除氮化物和保留氮化物層下的氧化物層10。在隨后的用于在外延層9中制作所謂”N阱”的N型區(qū)或N區(qū)13的離子注入步驟中，如圖12的箭頭所示，其下的薄氧化硅層10用作外延層9表面的保護層。
在優(yōu)選實施例中，見圖13，該用于形成N區(qū)13的注入步驟優(yōu)選通過注入磷完成，注入能量約450keV，劑量1。5*1012離子/cm2。然而，如果希望在N區(qū)13中獲得其它摻雜形狀，可以調(diào)節(jié)注入條件。
在注入后以某種方式去除光刻膠層11’，其上氮化物層11的開口中的薄氧化層10通過熱生長加厚，由此在生長后獲得約450nm厚的氧化硅生長層12，見圖13。上述注入中使用的在優(yōu)選實施例中為磷的摻雜劑，如上所述，在該氧化步驟期間會擴散進入外延層9，由此部分完成N區(qū)13的制作。在后面包含高溫的步驟中會發(fā)生摻雜劑的一些擴散。用作硅片表面熱生長的阻擋層的氮化物層11的剩余區(qū)域?qū)е略谠摕嵘L中只在氮化物層11被去除的那些區(qū)域即被注入的那些區(qū)域中生長氧化硅。氧化后優(yōu)選通過濕法化學方法從硅片完全去除氮化物層11。留下其下的薄氧化物層10，且在邊緣在更厚的氧化硅區(qū)12處形成臺階。薄氧化物層10用作以后用于制作前述P型區(qū)或P區(qū)即所謂“P阱”的注入步驟的保護層，如圖13的箭頭所示。
可以調(diào)節(jié)該離子注入步驟的能量，使得離子只能穿過表面有薄氧化層10的區(qū)域，被表面有厚氧化層12的區(qū)域阻擋。由此獲得與以前注入的N區(qū)13自對準的P區(qū)14或P阱。在優(yōu)選實施例中該用于形成P區(qū)14的離子注入通過優(yōu)選為硼的注入來完成，注入能量約50keV，劑量約2*1013-2*1014離子/cm2。然而，如果希望在P區(qū)14中獲得其它摻雜形狀，可以調(diào)節(jié)注入條件。注入后執(zhí)行退火以使注入的摻雜劑在高溫下擴散，典型為1000℃進行4小時，以便獲得N區(qū)13和P區(qū)14的期望擴散深度。圖13示出了退火步驟后的結(jié)構(gòu)。Havemann的美國專利也描述了上述制作N區(qū)和P區(qū)的工藝。
在“驅(qū)動”或退火步驟后，為了制作擴散區(qū)優(yōu)選通過濕法化學刻蝕去除全部氧化層，即具有薄氧化層10的區(qū)域和具有厚氧化層12以及可能還有額外氧化層的區(qū)域，額外氧化層也恰在用于使注入的原子擴散的退火之前形成在硅片的表面。在去除氧化物之后硅片表面再次出現(xiàn)臺階。然后使用已知的LOCOS方法限定用于待制作的元件的有源區(qū)開口。因此首先優(yōu)選使用熱氧化方法在硅片的全部表面施加典型為15nm厚的薄氧化物阻擋層15，見圖14。在該氧化層15上使用優(yōu)選為LPCVD的方法淀積典型厚度200nm的較厚的氮化物層16。通過施加光刻膠層17并構(gòu)圖以限定元件區(qū)來光刻構(gòu)圖氮化物層16，將未被光刻膠17保護的區(qū)域中的氮化物層16刻蝕掉，見圖14。優(yōu)選使用合適的干法刻蝕工藝刻蝕氮化物層16，其選擇性地只去除氮化物，保留其下的薄氧化物阻擋層15。
圖14示出了三個分開的N區(qū)13，其中自左至右為待形成的橫向PNP晶體管，電容和垂直NPN晶體管。氮化硅層16基本覆蓋其中將形成橫向PNP晶體管的基極連接，集電極和發(fā)射極的區(qū)域，其中將形成部分電極連接的區(qū)域，和其中將形成電極連接和電容器的介質(zhì)層以及垂直NPN晶體管的有源區(qū)和集電極連接區(qū)的另一區(qū)域。
刻蝕掉光刻膠層開口的氮化物層16之后，以某種已知方法去除光刻膠層，在氮化物層16的開口中熱生長約600nm厚的氧化硅層18，所謂場氧化物。在優(yōu)選實施例中優(yōu)選在典型為950℃的濕潤氣氛下生長場氧化物18。用作硅表面熱氧化的阻擋層的氮化物層的存在導(dǎo)致氧化硅只在其中氮化物已被去除的那些區(qū)域內(nèi)生長。由于氮化物層16的開口中一部分硅在其變成二氧化硅的過程中被消耗，這里的場氧化物18在襯底表面或在外延層9表面中部分凹陷，所謂“半凹陷”。結(jié)果示于圖15a和15b，其中圖15a表示將制作電容和NPN晶體管的區(qū)域，圖15b表示將制作橫向PNP晶體管的區(qū)域。在后一圖中可以看見場氧化層18如何生長進入氮化硅層16的邊緣區(qū)域下的材料中。場氧化層18的深度小于上述約1.2微米厚的外延層9的深度，使得在場氧化層的不同部分下面仍然有相當深的外延材料。
場氧化后用優(yōu)選的濕法化學方法去除氮化物層16和氧化硅層15，之后熱生長約30nm厚的氧化硅層15b，所謂KOOI氧化物，見圖16。該層只在場氧化物18之間的區(qū)域中可見。然后在硅片表面淀積典型約60nm厚的多晶硅薄阻擋層19。在優(yōu)選實施例中用LPCVD淀積多晶硅層。然而該阻擋層19可方便地用其它等同類型的硅形成，例如微晶或非晶硅。多晶硅阻擋層19的頂上是淀積的典型為250nm厚的氧化硅層20。在優(yōu)選實施例中氧化層20是通過使用TEOS，四乙基原硅酸鹽的熱解的LPCVD淀積的。淀積后通過在濕潤氣氛中的退火操作使氧化物層致密，通常在800℃退火3小時。氧化物層20也由所謂LTO氧化物(低溫氧化物)或PECVD氧化物(等離子體增強化學氣相淀積)形成，因為該氧化層的目的只是用作隨后包括刻蝕溝槽的工藝的硬掩膜，參見Eklund等的美國專利4958213。然而，在已知工藝中使用氮化物層，而不是氧化層20。
之后為在各待制作的元件或元件群周圍限定電絕緣溝或槽，所謂溝槽，通過施加光刻膠層21并在其中制作開口來光刻構(gòu)圖得到的結(jié)構(gòu)，見圖16。在優(yōu)選實施例中放置用于制作溝槽的開口使它們位于場氧化層18的頂上，并完全或部分覆蓋硅表面表示P區(qū)或P阱14和N區(qū)或N阱13之間的連接的那些臺階，這些區(qū)主要位于外延層9中。
在未被光刻膠層21保護的那些區(qū)域上，向下刻蝕上面是氧化層20，中間為多晶硅阻擋層19，下面是場氧化層18的疊層到外延層9的表面。由幾個步驟組成以分別除去不同材料的該刻蝕工藝優(yōu)選為干法刻蝕?？涛g工藝后，以已知方法去除光刻膠層21，由此根據(jù)由剛剛在最上面的氧化硅層20中光刻制作的開口限定的構(gòu)圖，進一步向下刻蝕穿過外延層9直到硅襯底1的表面制作深溝槽22。因此在這種溝槽刻蝕步驟中，該氧化層20用作掩膜層，硬掩膜。在優(yōu)選實施例中，溝槽22約1微米寬，約6.5微米深。它們能被制作得使其側(cè)壁在硅外延層9表面附近接近垂直，并且在向下貫穿時溝槽越來越窄，在它們的底部以弱的圓倒角終止，如圖16所示。這種輪廓有利于隨后用多晶硅填充或栓塞溝槽22和降低襯底1的機械應(yīng)力，即降低襯底在深溝槽22處折斷的可能，溝槽處可能易于破裂。這種溝槽也公開于國際專利申請PCT/SE98/00929。
根據(jù)上述在優(yōu)選實施例中，起始材料是所謂外延片或外延芯片，即包括典型為幾十mΩ-cm的電阻率的P+型高摻雜硅片的襯底，其上外延生長弱摻雜的P-型硅層。生長的外延層填充約6微米厚，電阻率10-20Ω-cm。因此溝槽的深度要使其總能向下到達P+高摻雜的硅本體材料，參見上述V.dela Torre等的文章。這確保沿溝槽22下部的高電場閾值，由此阻止漏電流沿溝槽22的包絡(luò)表面流動。因此，由于P區(qū)14和N區(qū)13由溝槽分開，且元件將制作在N區(qū)內(nèi)，進一步確保了待制作的不同元件之間的良好電隔離。在使用典型電阻率為10-20Ω-cm的P-型弱摻雜襯底1的情況下，在制作溝槽22的刻蝕之后進行額外的離子注入步驟，以便增加溝槽22的下部之下的電場閾值，即制作所謂“溝槽溝道停止層”。然后優(yōu)選地以0度“傾斜角”注入硼原子，能量約20keV，劑量為5*1013離子/cm2，參見上述Eklund等的美國專利。依賴于制作溝槽22的工藝步驟的條件，可以調(diào)節(jié)上述注入步驟中的能量和劑量。用于弱摻雜襯底的這種情況下的工藝簡要描述于P.C.Hunt等的文章“Process HEA highlyAdvancedTrench Isolated Bipolar Technology for Analogue and DigitalApplications”，proceeding of IEEE 1998，Custom and IntegratedCircuits Conference，New York，May 16-19。
完成溝槽的刻蝕之后，刻蝕掉氧化層20的剩余部分，“硬掩膜”。然后，緊下方的多晶硅層用作腐蝕停止層。選擇留下多晶硅正下方的場氧化物部分18以及未觸動的二氧化硅15b的腐蝕劑和腐蝕條件去除多晶硅19。由此保留了場氧化物厚度的良好均勻性。優(yōu)選地該刻蝕工藝在完成溝槽22的刻蝕之后通過在多腔室系統(tǒng)或”簇系統(tǒng)”中順序干法刻蝕來進行。
刻蝕溝槽22和去除二氧化硅硬掩膜20和多晶硅阻擋層19和氧化硅層15b之后，在濕潤氣氛中在約900℃熱氧化硅片表面。然后也氧化溝槽22的側(cè)壁，溝槽側(cè)壁上氧化層23的厚度約為30nm，見圖17。由此在芯片表面獲得氧化物阻擋層24，其通過熱氧化與溝槽側(cè)壁上的氧化層23同時生長，厚度約30nm，在硅片表面尤其是將形成元件有源區(qū)的那些區(qū)域形成所謂KOOI氧化物的薄層。在氧化物阻擋層24的頂上優(yōu)選通過LPCVD淀積氮化硅薄層25，見圖18。也使用LPCVD通過優(yōu)選為TEOS的熱分解在其頂上淀積另一氧化硅層26，約30nm厚。由于使用LPCVD獲得的保形淀積，也發(fā)現(xiàn)對應(yīng)于氮化物層25和獲得的氧化層25的表面層沿著溝槽22的包絡(luò)表面和底部。最后，厚度約1.5微米的基本未摻雜單晶硅的厚層27也使用LPCVD淀積在芯片表面上，使得所有溝槽22被該硅層完全填充。在優(yōu)選實施例中使用單晶硅，因為其給出了更好程度的填充。
淀積單晶硅或多晶硅層27之后，通過干法刻蝕在硅片的全部上和外表面上去除該層，見圖18，使得材料從該硅層只保留在溝槽22中。在優(yōu)選實施例中在位于單晶硅層27下面的氧化層26被暴露在硅片的上和外表面部分時，停止該刻蝕過程。由此避免了作為溝槽22中的填充材料的單晶硅或多晶硅的不必要的過刻蝕。在該步驟后仍可發(fā)生溝槽22沒有保持被完全填充的情況。
完成刻蝕之后，硅片在濕潤氣氛中在約950℃熱氧化。然后氧化在其上表面的填充溝槽22的硅27，由此在溝槽的開口或口中延長約0.4微米厚二氧化硅的絕緣層，所謂“帽蓋氧化物”，見圖19。用作氧化阻擋層的已有氮化物層25阻止硅片的其它部分被進一步氧化。然后，在芯片上表面上的頂部薄氧化層26和緊鄰位于其下面的氮化物層25通過順序的干法刻蝕去除。該干發(fā)刻蝕停止于緊鄰位于氮化物層25下面的層，即當阻擋氧化層24和場氧化區(qū)18的表面暴露時。
溝槽22也用例如氧化硅的電絕緣材料填充。因此，這時沒有施加單晶層27，而是以更厚的厚度施加氧化硅層26，圖中未示出，使得例如使用SACVD(“SubAtmospheric Chemical Vapour Deposition)完全填充溝槽22。通過合適的干法刻蝕工藝刻蝕掉該氧化硅層，直到在溝槽22的開口獲得平坦表面。與該平面化刻蝕步驟連接，在平坦或水平部分上氧化硅層正下方的氮化硅層25也被除去，該氮化硅層用作刻蝕工藝的腐蝕停止層。這種情況下不需要用于形成溝槽開口或口中的二氧化硅絕緣層28(所謂“帽蓋”)的熱氧化。氮化硅層25保留在溝槽22中，用作填充材料中可能含有的雜質(zhì)的擴散阻擋，類似于上述用單晶硅填充的情況。
象一開始提到的，已知N+型底擴散區(qū)用作NPN晶體管的低電阻集電極電極。為了確保在硅表面的集電極連接端子和掩埋的底擴散區(qū)5之間的低阻抗，形成所謂集電極栓塞。通過在芯片的全部表面施加光刻膠層31并構(gòu)圖該層來光刻限定上述栓塞，見圖20a，使得光刻膠層31中用于栓塞區(qū)30’的開口形成在所考慮的元件區(qū)上。在優(yōu)選實施例中底擴散區(qū)5也用作同時制作的平板電容器的一個電極。因此，在該工藝步驟中也在光刻膠層中限定用于電極區(qū)30″的開口，電容器將制作在該區(qū)域中且該區(qū)域包括兩個分開的到N+型掩埋區(qū)5的連接栓塞，以便降低到該掩埋的底擴散區(qū)5的串聯(lián)電阻，其形成與一個電容器電極的連接的一部分。光刻膠層31中的開口30’，30″被做得覆蓋場氧化層區(qū)之間的全部區(qū)域，這也意味光刻膠層的剩余部分覆蓋場氧化層18的區(qū)域之間的其它全部區(qū)域。換句話說，該條件是光刻膠層中開口的邊緣總是位于場氧化層18的區(qū)域之上。還在用于待制作的橫向PNP晶體管的基極連接的區(qū)域30上提供開口，見圖20b。
構(gòu)圖光刻膠層31之后，在光刻膠層31的開口中摻雜，即在用于集電極栓塞區(qū)30’的開口，用于電容器電極的區(qū)域30″處的開口，用于基極連接的區(qū)域處的開口30中摻雜，使這些區(qū)域被強摻雜到N型，如圖20a和20b的箭頭所示。施主原子由+號31’表示。該摻雜步驟優(yōu)選提供離子注入例如磷完成，注入能量約50keV，典型劑量為5*1016離子/cm2。重要的是選擇該注入的能量使得在注入步驟中引入硅中的缺陷的位置不會向下貫穿超過由場氧化層18的底部或下表面限定的深度，即從硅片表面以向下方向看去，場氧化層終止的深度。如果缺陷向下延伸更深，可導(dǎo)致在基-射結(jié)和/或基-集結(jié)附近產(chǎn)生位錯，并在待制作的NPN晶體管中產(chǎn)生相關(guān)的泄漏問題。因此，根據(jù)前述用于制作場氧化層18的場氧化步驟的條件，必須對注入的能量和劑量作一些調(diào)整，特別參見前述國際專利申請PCT/SE98/00929。
注入后，優(yōu)選通過干法刻蝕去除注入?yún)^(qū)頂上的薄氧化物保護層24，見圖20a和20b。然而，可以看到該氧化層24保留在被光刻膠層31覆蓋的那些表面區(qū)上，即，隨后將限定基區(qū)36’的雙極NPN晶體管的那些區(qū)域上，見圖21a。以已知方法去除光刻膠層31，由此在優(yōu)選的例如含氮氣或Ar的非氧化性氣氛中，在典型地900℃退火硅片半小時以便將在注入中引入的摻雜劑驅(qū)動到材料中或者說擴散到材料中。圖21a和21b示出了退火步驟后得到的N+型集電極栓塞31″，一個電容器電極32及其連接32’，也是N+型，和用于橫向PNP晶體管的掩埋基極連接層5的連接的栓塞32″。
退火完成后通過在稀釋的氫氟酸中短時間刻蝕硅片，去除形成用于電容器的區(qū)域30″，用于NPN晶體管的集電極栓塞31″頂上的區(qū)域30’和用于PNP晶體管的基極連接的區(qū)域30中的可能的薄氧化層。緊隨該刻蝕之后，優(yōu)選通過LPCVD在硅片上淀積薄氮化硅層34，見圖21a和21b。該氮化硅層34在制造工藝中用于兩個特殊的目的i)氮化硅層34的硅片表面區(qū)域直接接觸的區(qū)域，包括在電容器區(qū)30’和將形成一個電容器電極的區(qū)域中的區(qū)域，將用作待形成的電容器的介質(zhì)層。由于氮化硅的介電常數(shù)比二氧化硅更高(約為2倍)，使用氮化硅介質(zhì)的電容的單位表面織電容值比使用二氧化硅介質(zhì)的電容高。氮化物的厚度適于使電容器厚度約2.4fF/μm2d的電容值。這對應(yīng)于使用LPCVD淀積約27nm厚的氮化物層34。
ii)淀積在有源區(qū)36’中剩余氧化物層24頂上的氮化硅層34的部分，這里以后將形成到待制作雙極NPN晶體管的基極連接，使絕緣介質(zhì)的厚度增大，因此使集-基結(jié)的寄生電容更小。
在施加氮化物層34之后，見圖21a和21b，通過施加光刻膠層35然后制作位置適當?shù)拈_口來光刻構(gòu)圖硅片，以便限定用于待制作的NPN晶體管的基區(qū)36’的開口，限定用于待制作的橫向PNP晶體管的集電極和發(fā)射極的開口37”、37，和限定到P區(qū)或P阱14中與襯底接觸的連接的開口。限定待制作的NPN晶體管的基區(qū)36’的開口位于沒有場氧化層18存在的區(qū)域上，使開口的邊緣位于距離場氧化層18的區(qū)域不太遠的距離處。用于待制作的橫向PNP晶體管的集電極和發(fā)射極的開口以相同方式放在沒有氧化層18存在的區(qū)域上。然而，開口的邊緣鄰近或接近場氧化層18的邊緣，見圖21b。這些開口也位于N區(qū)13上以及位于N+型底擴散區(qū)5之上。相反，用于襯底連接(37’)的光刻膠層35中的開口位于P區(qū)14上以及P-型底擴散區(qū)8之上。
優(yōu)選通過干法刻蝕在光刻膠層35中刻蝕開口。該干法刻蝕步驟順序地執(zhí)行，首先去除氮化物層34。之后刻蝕去除下面的氧化物層24。當硅片表面暴露時停止該刻蝕工藝。該構(gòu)圖步驟，特別是這里所述的工藝，降低了待制作的NPN晶體管的基區(qū)面積，該面積在這里由光刻膠層35中的開口邊緣限定，否則將由場氧化層中的開口限定。此外，避免了在NPN晶體管中制作的基區(qū)位于與場氧化層邊緣幾乎接觸的位置，由于來自N區(qū)或N阱13的摻雜劑的“堆積”，該處的摻雜劑濃度增大。通過獲得很好限定的開口，用于制作在場氧化層18的區(qū)域之間的氮化物層34和氧化層24中的開口的構(gòu)圖是為了降低待制作的NPN晶體管的集電極和基極之間的電容，氮化物層的剩余部分用于形成待制作的電容器的介質(zhì)層。而且，相同的構(gòu)圖步驟可用于限定待制作的橫向PNP晶體管的發(fā)射極和集電極之間的距離。該工藝的優(yōu)點是這里的發(fā)射極和集電極之間的距離被很好地限定了，同時發(fā)射極和集電極開口做得很小，這降低了這些淀積之間的電容耦合。否則該距離由場氧化物條形18限定，見圖21b。
上述工藝的優(yōu)點是由在形成一個電容器電極的栓塞32的頂上的氮化物層形成的電容介質(zhì)與限定待制作的NPN晶體管的基-射區(qū)36’的層同時形成，同時降低了該NPN晶體管的集電極和基極之間的電容引起的寄生效應(yīng)，而且由于是光刻限定的，很好地在待制作的NPN晶體管中限定了基射區(qū)36，也很好地在待制作的橫向PNP晶體管中限定了發(fā)射區(qū)和集電區(qū)之間的距離。
在刻蝕用于限定待制作的NPN晶體管的基區(qū)36’、待制作的橫向PNP晶體管的集電極窗口37”，37和襯底連接37’的氮化物層34和氧化物層24之后，以一已知方法去除光刻膠層35。之后在優(yōu)選實施例中，優(yōu)選通過LPCVD在硅片的整個表面上淀積約200nm厚的非晶硅薄層38，見圖22。硅層38也可由微晶硅或多晶硅形成，該層在以后的工藝中形成連接待制作的NPN晶體管的基極的導(dǎo)電路徑，待制作的電容器的上電極，連接待制作的橫向PNP晶體管的發(fā)射極和集電極的導(dǎo)電路徑以及到襯底接觸的連接。
在隨后的離子注入中，如圖22的箭頭所示，非晶硅層38被摻雜為P-型重摻雜。在優(yōu)選實施例中該離子注入步驟通過優(yōu)選注入BF2完成，注入能量為50keV，劑量約2×1016離子/cm2。調(diào)節(jié)注入工藝的能量使注入的硼原子不會向下達到外延層9的表面。根據(jù)之前淀積的非晶硅層38的厚度及其性質(zhì)可以改變注入劑量和能量。其它硼化合物和/或原子硼也可用于該硅層的離子注入。這時能量和劑量必須調(diào)整至合適值。
在非晶硅層38頂上淀積典型為150nm厚的氧化硅層39，見圖23a和23b。在優(yōu)選實施例中通過PECVD淀積該氧化層39，但也可通過合適的CVD方法淀積其它類型的所謂低溫氧化物，例如LTO。在優(yōu)選實施例中在淀積氧化層39時保持低溫使非晶硅層38不會重結(jié)晶。在制作用于連接NPN晶體管基極的導(dǎo)體時使用在通過PECVD淀積的氧化硅保護層39下面注入了BF2的非晶硅的優(yōu)點描述于國際專利申請PCT/SE96/01511。
淀積氧化硅層39后，硅片表面涂覆光刻膠層40并光刻構(gòu)圖以限定40’所示的區(qū)域，該區(qū)域包括在電容器區(qū)30”中，并用于待制作的平板電容器的上電極，該上電極位于氮化物介質(zhì)34的頂上，氮化物介質(zhì)34存在于整個區(qū)域30”中，由此區(qū)域40’被光刻膠層40覆蓋。此外光刻膠層40的區(qū)域覆蓋在用于待制作的NPN晶體管的起始基-射區(qū)36’的周圍，還覆蓋用于襯底接觸連接的區(qū)域37’、用于集電極電極的區(qū)域37”、用于橫向待制作的PNP晶體管發(fā)射極電極的區(qū)域37。使用現(xiàn)在施加和構(gòu)圖的光刻膠層40作為掩膜，刻蝕光刻膠層開口中的氧化硅層39和其下的非晶硅層38。優(yōu)選通過在多腔室系統(tǒng)或“簇系統(tǒng)”中順序干法刻蝕來完成所述刻蝕工藝，該工藝在氮化硅層34完全暴露在光刻膠層40開口中和區(qū)域40”中時停止，在光刻膠層40的開口中存在氮化硅層，例如位于場氧化物頂上，在區(qū)域40”中形成穿過掩埋擴散區(qū)到待制作的電容器下電極的連接。結(jié)果示于圖23a和23b。在優(yōu)選實施例中調(diào)整該刻蝕順序，使得在稱為所謂過刻蝕步驟的最后步驟的刻蝕工藝期間，用于起始基-射區(qū)36’的開口中襯底被消耗約20-40nm厚的硅。
刻蝕完成后，在將形成NPN晶體管集電極的區(qū)域進行附加的摻雜以減小所謂“基區(qū)擴展”并由此提高晶體管的高頻特性，參見M.C.Wilson，″the application of a selective implanted collectorto an advanced bipolar process″，ESSDERC’90，Nottingham，September 1990.在優(yōu)選實施例中，通過離子注入磷進行該摻雜，如圖23a和23b中箭頭所示，優(yōu)選以兩步步驟完成。在第一步以約200keV的能量和約1×1012離子/cm2的劑量注入磷。在第二步以約460keV的能量和約1.8×1012離子/cm2的劑量注入磷?？梢愿淖儍刹阶⑷氲南嗷ロ樞?。在實際制造工藝中各注入劑量和能量總有微小的調(diào)整以補償微小的工藝變化，例如外延層9厚度的微小變化?？梢杂^察到摻雜劑與起始基-射區(qū)的開口36’對準，和在注入工藝中光刻膠層40保留在硅片上以阻止優(yōu)選為磷的摻雜劑從不希望的地方進入外延層9中。因此，在完成工藝步驟后在所謂外基區(qū)即沿區(qū)域36’邊緣的區(qū)域的下面，沒有任何增大的集電極摻雜，在該處P+非晶硅層38與外延層9表面接觸。因此保持待制作的NPN晶體管中集電極和基極之間的低電容。
注入之后，以一已知方法去除光刻膠層40，在硅片表面淀積約20nm厚的薄二氧化硅層42，使其特別覆蓋起始基-射區(qū)處的開口36’，見圖24。在優(yōu)選實施例中優(yōu)選在800℃的濕潤氣氛下熱氧化淀積該氧化層。在該氧化步驟，先前施加的根據(jù)上述用PECVD在低溫下淀積的氧化硅層39將在非晶硅層38的表面邊緣或垂直自由側(cè)壁上形成二氧化硅層41的同時致密化。在其中包括退火步驟的氧化中非晶硅層38轉(zhuǎn)變?yōu)槎嗑Ч瑁床糠纸Y(jié)晶，同時注入的硼重新分布。先前的非晶硅層38以后將稱為P+型多晶硅層。結(jié)果示于圖24。
在根據(jù)上述制造氧化硅層42之后，優(yōu)選在硅片中注入硼，如圖24所示，以便產(chǎn)生待制作的NPN晶體管的內(nèi)基區(qū)或有效基區(qū)。在優(yōu)選實施例中以約10keV的能量和約7×1013離子/cm2的劑量離子注入硼。最上面施加的氧化層42厚度的微小變化導(dǎo)致注入能量和/或劑量的相應(yīng)調(diào)整。只在只有氧化硅42位于外延層9上表面正上方的地方，即起始基-射區(qū)36’中，注入只穿過不同施加的氧化物、硅和氮化物層。
上述基區(qū)注入之后，優(yōu)選在800℃的濕潤氣氛熱氧化硅片約20分鐘，這進一步降低了硼原子的表面濃度。在優(yōu)選實施例中通過LPCVD在硅片上保形淀積約180nm厚的氮化物層44，見圖25a。在優(yōu)選實施例中，使用特殊的各向異性干法刻蝕工藝刻蝕該氮化物層，直到氮化硅的側(cè)條或所謂“間隔層”45以已知方式保留在氮化硅層44中存在較大臺階的那些地方，如在用于待制作的NPN晶體管的起始基-射區(qū)36’的開口處。在該刻蝕步驟中，不但氮化物層44被刻蝕掉，而且位于最后施加的氮化物層44正下方的那些區(qū)域的以前施加的氮化物層34也被刻蝕掉。當暴露出場氧化層18的表面和氧化硅層42的表面時，停止刻蝕。在該氮化物層44的刻蝕工藝中形成的起始基-射區(qū)36’中的開口將形成所謂發(fā)射極開口36”。在制造完成后，制作的NPN晶體管的發(fā)射極將通過多晶硅層表面邊緣的氧化層41和氮化物側(cè)條45與P+型多晶硅38分開。在刻蝕中硅表面也暴露在區(qū)域40”中，這里將形成到待制作的電容器的下電極的連接。硅表面也暴露于區(qū)域45’中，這里形成到待制作的橫向PNP晶體管的基極連接，見圖23b。
之后，只在發(fā)射極開口中可見的剩余氧化硅層42通過濕法化學刻蝕或干法刻蝕去除。在優(yōu)選實施例中使用兩步干法刻蝕，首先是通過在Ar/CHF3/CF4等離子體中的RIE(反應(yīng)離子刻蝕)去除氧化層42，隨后是在Ar/NF3氣氛中柔和的原位各向同性硅刻蝕，以去除先前BIE步驟帶來的輻照損傷和雜質(zhì)。在Ar/NF3氣氛中的刻蝕步驟從外延層9的自由表面即發(fā)射極開口36”中的內(nèi)基極去除了約150-200厚的硅。由于該刻蝕步驟影響了內(nèi)基極輪廓，需要根據(jù)對待制作晶體管的電流增益因子(Hfe)的要求稍微修改刻蝕深度。
在圖25b的另一實施例中，其中使用所謂“犧牲間隔層”，用厚度約50nm的較薄的氮化物層144替代氮化硅層44。該氮化物層144也通過優(yōu)選的LPCVD保形淀積在硅片上。在該氮化物頂上淀積約150nm的氧化硅層148。可由PECVD-TEOS氧化物或SACVD氧化物構(gòu)成的該氧化硅層148接近保形地淀積在硅片上。氧化層148的特征在于在低溫例如約400℃制作，因此它不是由化學計量組成的氧化硅構(gòu)成的，而是具有相當多的“孔”。上述特性用于以下步驟。
淀積步驟后使用各向異性干法刻蝕刻蝕氧化層148及其下面的氮化硅層144。在這所述的情況下，使用三步RIE工藝進行再刻蝕(re-etching)，其中首先在Ar，CHF3和CF4的混合氣體去除氧化層148。當?shù)飳?44暴露出平坦水平表面，例如在場氧化區(qū)18頂上的氮化物表面處，且多孔氧化層148的側(cè)條保留在垂直表面上時，停止刻蝕。之后在步驟2，使用所得的氧化物側(cè)條作為掩膜，原則上刻蝕掉所有水平表面上的氮化物層144。當暴露出發(fā)射極開口中氧化硅層42和場氧化區(qū)18的表面時，停止刻蝕工藝。與優(yōu)選實施例類似的是在步驟3中，通過RIE去除發(fā)射極開口中的剩余氧化層42，隨后是在Ar/NF3中柔和的硅刻蝕以去除表面雜質(zhì)和輻照損傷。干法刻蝕后發(fā)射極開口由“多孔”氧化物/氮化物/氧化物148，144，39組成的復(fù)合側(cè)條或間隔層包圍。用HF(氫氟酸)短時間處理復(fù)合側(cè)條去除最外面的“多孔”氧化物，而不會明顯腐蝕熱氧化區(qū)。優(yōu)選地，在用于此目的的設(shè)備中在HF蒸汽里進行“多孔”氧化物的去除，例如“FSI/Excalibur”，但也可使用基于HF的濕法化學浴?？涛g工藝后，所得的側(cè)條將不具有基本三角形的剖面，其剖面更象一個“L”，見圖25b。
上述包括所謂“犧牲間隔層”的方法的優(yōu)點是P+型多晶硅層38中的開口不會變窄。由此有利于隨后的淀積和摻雜劑從N+型多晶硅46向外擴散，即抑制了所謂“多栓塞效應(yīng)”(poly-plug effect)。
圖25c底部是根據(jù)結(jié)合圖25a描述的實施例制作的NPN晶體管的剖面圖，即在發(fā)射極開口中留有氮化物側(cè)條。圖25d的結(jié)構(gòu)表示使用包括上述討論的“犧牲間隔層”的方法制作的結(jié)構(gòu)，見圖25b。其剖面圖通過透射電子顯微鏡XTEM拍攝。
在發(fā)射極開口36’’中、待制作NPN晶體管的集電極栓塞31”處、下電容器電極32的區(qū)域40”中的接觸區(qū)處和待制作的橫向PNP晶體管的基極連接處暴露了微晶硅表面之后，通過LPCVD淀積約250nm厚的多晶硅層46，見圖26a和26c。多晶硅層46優(yōu)選通過離子注入砷或磷來摻雜，如圖26a和26c中虛線箭頭所示。可觀察到圖中示出了下面將敘述的最后構(gòu)圖之前(虛線)和之后(實線)的多晶硅層46。
在優(yōu)選實施例中在對前面剛剛施加的多晶硅層46執(zhí)行下面將敘述的構(gòu)圖之前，該離子注入分三個步驟。在第一步，以約3×1015離子/cm2的劑量和約50keV的能量在硅片上總體地注入砷。通過施加光刻膠層48和在其中形成開口來光刻構(gòu)圖硅片，在以后將限定所謂RHI的高阻抗電阻的硅片部分留下光刻膠層48。使用該光刻膠層48作掩膜進行另一砷注入，但這一次劑量為約1.2×1016離子/cm2，能量為約150keV，見圖26b。可以看到硅片上除了用于高阻抗電阻RHI的區(qū)域以外的所有區(qū)域都獲得兩次注入。
之后再次光刻構(gòu)圖硅片，限定用于低阻抗電阻RLO的區(qū)域。在這時，未示出的用于這次構(gòu)圖步驟的光刻膠層保留在硅片表面除用于低阻抗電阻RLO的開口以外的所有部分上。使用該光刻膠層作掩膜進行磷注入，劑量為約4×1015離子/cm2，能量為約25keV。圖中未示出這些操作，可以參看圖26b。完成這里的制造步驟后，上述注入過程獲得了表面電阻約500Ω/□的高阻抗電阻RHI和表面電阻約100Ω/□的低阻抗電阻RLO。當然注入劑量和能量可以有小的調(diào)整以補償其它工藝變化。
完成多晶硅層46的各個摻雜后，如上所述以常規(guī)方法構(gòu)圖該層。然后分別限定用于待制作的NPN晶體管的發(fā)射極49’和集電極50’的接觸區(qū)、用于待制作的平板電容器下電極的接觸區(qū)51’(見圖26a)、待制作的橫向PNP晶體管的基極連接51”(見圖26b)和低阻抗電阻RLO52’和高阻抗電阻RHI53’，見圖26b。在多晶硅層46和發(fā)射極開口49”中的微晶硅表面直接接觸的這些區(qū)域，在制造工藝的以后階段在“驅(qū)動”發(fā)射極，即，使多晶硅層46中的摻雜劑擴散到內(nèi)基極中時，該高摻雜多晶硅層將用作摻雜劑源。使用構(gòu)圖的光刻膠層作為掩膜，圖中未示出但在圖26a和26c中部分可見，刻蝕N+摻雜的多晶硅層46，直到暴露正位于下面的場氧化區(qū)18的表面。該刻蝕工藝優(yōu)選在Cl2、HBr和O2構(gòu)成的等離子體中通過RIE進行?？涛g多晶硅層46后，以一已知方法去除光刻膠層。
之后刻蝕掉位于前面制作的P+型多晶硅層38頂上的氧化層39。該刻蝕工藝優(yōu)選通過干法刻蝕進行，可以在表面總體地進行，或者以優(yōu)選方式在光刻限定相應(yīng)部分之后進行，如下所述。
由此在優(yōu)選實施例中，首先光刻構(gòu)圖硅片，并在施加在多晶硅層38和其它區(qū)域以及后來施加的多晶硅層46的區(qū)域上的其它地方上的光刻膠層52中形成開口，見圖27a和27b。在Ar、CHF3和CF4組成的等離子體中通過干法刻蝕例如RIE刻蝕去除光刻膠層52開口中的氧化層39。在多晶硅層38已經(jīng)暴露在開口中時，停止刻蝕。不包括總體地刻蝕而是在刻蝕前光刻構(gòu)圖的該工藝的優(yōu)點是場氧化區(qū)18被光刻膠層52保護，因而保持完整，否則場氧化區(qū)18將在干法刻蝕步驟被腐蝕。另一優(yōu)點是氧化層39留在不希望有硅化物(見下文)的那些區(qū)域上，例如在用于待制作的橫向PNP晶體管的發(fā)射極的區(qū)域52’，見圖27b。這使該工藝的再現(xiàn)性更好。圖27a和27b示出了根據(jù)上面剛剛描述的工藝刻蝕氧化物后的結(jié)果。
刻蝕工藝結(jié)束后，以一已知方法去除光刻膠層52。之后在硅片表面淀積約30nm厚的薄氧化硅層56，見圖28a和28b。在優(yōu)選實施例中通過熱解TEOS形成該氧化物的淀積。然而可以使用其它方法例如LTO或PECVD淀積該氧化層。在現(xiàn)在施加的氧化層56上優(yōu)選通過LPCVD淀積約100nm厚的氮化硅層58。該氮化硅層是保形施加在硅片上的。
淀積氮化物層58后在高溫下退火硅片以使先前注入的摻雜劑擴散并激活它們。在優(yōu)選實施例中該退火操作分兩步進行。首先在氧氣和氮氣的混合氣體中在850℃的爐中退火約30分鐘，以使摻雜劑更均勻分布在注入層中。之后在所謂RTA(快速熱退火)設(shè)備中硅片在氮氣氣氛中在約1075℃再次退火約16秒。在優(yōu)選實施例中使用RTA設(shè)備中的“熱襯里”以控制在使摻雜劑擴散的該步驟期間的溫度。在RTA設(shè)備中進行處理的擴散溫度和持續(xù)時間根據(jù)待制作晶體管所需的數(shù)據(jù)作些改變?？捎^察到，在該退火操作期間氮化硅層和氧化硅層保留在硅片上作為保護層以防止注入的摻雜劑擴散到四周。
在該退火操作中，注入到N+型上多晶硅層46中的砷將通過擴散貫穿到內(nèi)基極中并形成基-射結(jié)61’。在這里所述的整個制造工藝中，發(fā)射極深度約60nm，發(fā)射極下面內(nèi)基極的其余厚度約100nm。外延微晶硅層9表面和N+型多晶硅層49’之間接觸區(qū)中發(fā)射極開口中的砷濃度約4×1020原子/cm3。基-射結(jié)中內(nèi)基極內(nèi)硼的相應(yīng)濃度為8×1017原子/cm3。
同時，注入P+型多晶硅層38中的硼由于擴散貫穿到內(nèi)基極中并連接到內(nèi)基極。在這里所述的整個制造工藝中，外基極深度約200nm，P+型多晶硅層38和外延微晶硅層9之間邊界表面中相應(yīng)的硼濃度約2×1019原子/cm3。由此獲得的P+型高摻雜區(qū)稱為外基極。通過硼擴散出P+型多晶硅層38類似地形成襯底接觸60’，見圖28a。類似地形成用于待制作的橫向PNP晶體管的集電極電極62”和發(fā)射極電極62，見圖28b。
圖29表示通過SHIMS測量的N+多晶硅發(fā)射極下面的摻雜輪廓。多晶硅厚度由圖29左邊的陰影部分表示。在分析中發(fā)生從發(fā)射極產(chǎn)生的砷信號的一些擴展。因此，砷邊緣的后端延伸到已捕獲的硼信號(表示基極的擴展)中的深度要大于實際深度。
在使摻雜劑擴散的退火操作之后光刻構(gòu)圖硅片，使構(gòu)圖后光刻膠保護層60只保留在電阻RHI和RLO的電阻體之上，見圖30。電阻的端部將暴露。構(gòu)圖光刻膠層60之后刻蝕去掉表面部分中未被光刻膠60覆蓋的氮化硅層58和氧化硅層56，通過各向異性干法刻蝕進行，使得所謂間隔層或側(cè)條54沿N+多晶硅層46的邊緣形成，見圖28a。在氧化層39留在例如待制作的橫向PNP晶體管發(fā)射極上的情況下，在去除層56后，暴露這些部分前，停止刻蝕該氧化物，以避免形成硅化物，見圖28b。這里所述的在薄氧化硅層上制作所謂氮化硅間隔層的工藝基本類似于H.Norstrom等的美國專利4747484描述的制造工藝。在優(yōu)選實施例中使用各向異性即與方向有關(guān)的等離子體刻蝕工藝來去除氮化硅層。當硅片的水平場氧化區(qū)18上的全部氮化硅被去除時，停止優(yōu)選使用氣體SF6、HBr和氧氣的該刻蝕工藝。因為氮化硅層58以非常保形的方式淀積，即在全部表面有均勻厚度的覆蓋，在刻蝕工藝后，氮化硅條形，間隔層，將沿硅片表面上銳的臺階或臺架保留，這是通過構(gòu)圖的N+多晶硅層46制作。之后通過RIE刻蝕薄氧化硅層56，則側(cè)條或間隔層54獲得它們最后形狀。當N+多晶硅層46和P+多晶硅層38的表面都暴露時，停止優(yōu)選使用氣體Ar、CHF3和CF4的刻蝕工藝。
之后以一已知方法去除光刻膠層60。結(jié)果示于圖28a，28b和31。后一幅圖是在使基極和發(fā)射極的摻雜劑擴散進入相鄰材料中之后和刻蝕以制作側(cè)條之后將制作NPN晶體管的區(qū)域的放大圖。從圖31可見，由氮化硅層34和氧化硅層24中的開口光刻限定的外基區(qū)與最鄰近的場氧化區(qū)18的邊緣很好地分開。因此，由前面結(jié)合圖16的描述所示，在待制作的NPN晶體管中集電極和基極之間的電容降低了。
在去除光刻膠層60之后，如果需要，可向N+多晶硅層46和P+多晶硅層38提供薄硅化物層以降低導(dǎo)體到待制作元件的不同電極區(qū)的阻抗-這些導(dǎo)體被硅化物層旁路。該硅化物層可由例如PtSi，CoSi2或TiSi2組成。在優(yōu)選實施例中使用二硅化鈦TiSi2，其使用所謂“自對準方法”形成在暴露的硅表面上。由于電阻本體未暴露而是用剩余的氮化硅層58保護起來，其上面沒有硅化物。
在這種自對準硅化物(“SALICIDE”)中，見Brighton等的美國專利4789995，和Shibata的美國專利4622735，在硅片表面優(yōu)選通過濺射淀積薄金屬層70，這里是約50nm厚的鈦層，見圖32a，32b。在RTA設(shè)備中在氮氣氣氛里使金屬層與暴露的硅在約715℃的高溫下反應(yīng)較短時間，約20秒。在某些情況下可使用氧氣和氨氣的混合氣體。之后通過濕法化學方法從施加金屬前未暴露硅表面的那些部分去除未與硅反應(yīng)的鈦。選擇性去除未反應(yīng)的鈦的刻蝕步驟只很小程度地影響硅化鈦。在濕法化學刻蝕工藝后，在約875℃退火硅片約30秒，形成二硅化鈦的低電阻形式。因此形成的表面電阻約2-5Ω/□的硅化物層將只存在在先前暴露的硅片的硅表面上，即與這些表面自對準。
硅化后，淀積氧化硅的鈍化層80，見圖33。該氧化層80優(yōu)選由可通過熱解或PECVD淀積的TEOS基氧化物構(gòu)成。將在以后使用所謂抗蝕劑背面刻蝕(REB)平面化的氧化層80淀積到約1微米厚。之后在硅片表面施加從大的平坦部分測量厚約1微米的光刻膠層，圖中未示出。。在約190℃加熱光刻膠層幾分鐘。由于光刻膠的表面光滑特性，不管可能較不平或粗糙的下面表面形貌如何，其上表面相對平坦。然后等離子體刻蝕硅片以去除該光刻膠層，并以相同速度突出或突起氧化硅鈍化層80。由此作為在完全去除光刻膠層之后獲得的最后結(jié)果，鈍化氧化層80的表面獲得了平坦的形貌，即表面更平坦和水平。這種平面化方法(REB)描述于A.C.Adams，C.D.Capio，“Planarization phosphorous doped silicon-dioxide”，Journalof the Electro-chem.Soc.，Vol.128，1981，pp423 ff.
之后平面化的氧化層80涂以約400nm厚的摻雜氧化硅層82。由TEOS基氧化物形成的該氧化層82，為了與擴散的Na離子容易結(jié)合，優(yōu)選摻雜約4％的磷以獲得所謂除氣劑(gettering)。其它摻雜劑組合也可使用，例如3％硼和6％磷。然后優(yōu)選通過PECVD在摻雜的氧化層82頂上淀積約250nm厚的未摻雜的TEOS氧化物層84。該氧化硅層在后面用作所謂硬掩膜。然后在700℃在氮氣氣氛中退火約40分鐘，使氧化硅層致密。替換地，使用在875℃20-30秒的RTA工藝。該RTA工藝也可替換前面用于制造低電阻二硅化鈦的退火。
然后在優(yōu)選實施例中光刻構(gòu)圖硅片，以限定深襯底接觸。這通過首先用各向異性等離子體刻蝕將施加的光刻膠層81的構(gòu)圖轉(zhuǎn)變成下面的氧化層84(82，80)來獲得。以已知方法去除光刻膠層81，通過干法刻蝕獲得向下到襯底(9，1)中的約7微米深的孔85。該工藝類似于為隔離而刻蝕溝槽22所述的工藝。在刻蝕用于接觸襯底1的孔85時，最上面的氧化層84，所謂硬掩膜，將完全或部分消耗。圖33示出了刻蝕襯底連接后的結(jié)果。
在刻蝕襯底連接孔85后，在硅片中以約3×1015離子/cm2的劑量和約30keV的能量注入硼，如圖33的箭頭所示。調(diào)節(jié)注入能量使硼原子被鈍化氧化物摻雜層82阻擋，只能通過首先穿過孔85的開口貫穿到硅襯底中。注入后在典型為875℃的氧氣氣氛中退火硅片約30秒。在上述制造射頻IC電路的過程中制作和實現(xiàn)深襯底接觸的優(yōu)點描述于國際專利申請PCT/SE97/00487。
在注入和退火后，硅片再次涂覆光刻膠層，這次為有源和無源元件構(gòu)圖接觸孔，見圖34a和34b。然后使用各向異性等離子體刻蝕在疊層氧化層82，80中制作接觸孔86，87。由于下面的形貌引起的接觸孔的不同深度，刻蝕使用固定的持續(xù)時間。因此根據(jù)形貌的不同，一些連接層比其它層要經(jīng)受更強的過刻蝕?？涛g接觸孔后以已知方法去除光刻膠層。這時限定了用于連接到襯底1的接觸孔86和用于連接到無源和有源元件的接觸孔87。結(jié)果示于圖34a和34b。
然后硅片上通過濺射涂覆兩層結(jié)構(gòu)或三層結(jié)構(gòu)，涂覆的結(jié)構(gòu)包括底部約100nm厚的Ti層和上面約50nm厚的TiN。在優(yōu)選實施例中通過在所謂“離子金屬等離子體”設(shè)備(IMP設(shè)備)例如“Vectre Source”(Applied Materials公司的商標)中進行濺射來淀積Ti層，以便更好地淀積在深襯底接觸孔85的底部。通過反應(yīng)濺射，例如在Ar和N2的混合氣體中，淀積TiN層?？墒褂盟^校準方法，也稱為相干濺射來進行。也可類似于Ti層通過使用IMP-Vectra Source的反應(yīng)濺射來淀積TiN層。
在淀積接觸金屬層Ti和形成下面金屬層的阻擋層的金屬氮化物層TiN之后，硅片在高溫下退火，由此Ti層在存在自由硅表面的地方即襯底接觸孔中與下面的硅反應(yīng)、或與硅化鈦層即用于元件的接觸孔中硅化鈦層反應(yīng)。在優(yōu)選實施例中，在N2和H2的混合氣體中在通常約600℃的爐中退火約半小時?；蛘撸诶鏝2或氨氣氣氛中，在RTA設(shè)備中在更高的溫度下用更短的持續(xù)時間退火。這也能用于增強深襯底接觸中的阻擋，使注入的硼原子擴散到襯底材料中。
之后通過CVD淀積約1微米厚的鎢層。該淀積工藝具有良好的保形性，在硅片的整個表面進行。由此所有接觸孔被鎢完全和保形地填充。緊接在鎢的淀積工藝之后是再刻蝕步驟，用于從硅片的平坦即水平部分除去全部鎢。當TiN層暴露時停止刻蝕工藝。因此鎢保留在接觸孔中，形成所謂接觸栓塞。
之后淀積包括約50nm TiN的第一導(dǎo)體層，其淀積方法與上述的相同，并覆蓋約600nm厚的鋁層。鋁層通過濺射淀積，優(yōu)選包括約0.5-2.9％的銅以抑制電遷移。根據(jù)所需的應(yīng)用，這些金屬層的層厚可以改變。鋁層上面通過反應(yīng)濺射淀積通常約50nm厚的TiN薄層，以利于以后的構(gòu)圖和抑制所謂“小丘(hillocking)”(向上皺縮“buckling up-wards”)。之后光刻構(gòu)圖Ti/TiN/Al-Cu/TiN組成的金屬層結(jié)構(gòu)，然后通過干法刻蝕限定元件之間的連接。
通過在第一連接層上淀積鈍化層，更多的金屬層可加入到工藝中，其上使用光刻和干法刻蝕限定通孔連接。之后根據(jù)上面的描述通過濺射淀積Ti/TiN兩層結(jié)構(gòu)，根據(jù)上述工藝用鎢栓塞通孔開口。通過濺射淀積TiN/Al-Cu/TiN疊層組成的第二金屬層結(jié)構(gòu)。使用光刻和干法刻蝕限定連接層。如果需要更多的連接層，可以重復(fù)上述過程。根據(jù)金屬系統(tǒng)和電路應(yīng)用的復(fù)雜性，使用的Al-Cu層的厚度可從幾百納米改變到幾微米。在電路中集成有平坦線圈的情況下，使用例如Al-Cu的較厚導(dǎo)體層的多層金屬系統(tǒng)是有利的。國際專利申請PCT/SE97/00954描述了在制造用于RF-IC應(yīng)用的平坦線圈的過程中使用并聯(lián)連接、且位于用溝槽開槽的襯底上面的幾個金屬層的制造工藝。
圖35a表示工藝中加入幾個金屬層之后的最后結(jié)果。圖35a最左邊是制造的平板電容器“CapDn”的剖面圖。其電極通過下面N+摻雜的微晶硅層和位于氮化物介質(zhì)層頂上的P+多晶硅層形成。電容右邊是橫向PNP晶體管，它利用P+多晶硅形成發(fā)射極和集電極。基極連接由從表面開始的N+型栓塞擴散區(qū)與N+型底擴散區(qū)串聯(lián)形成。最右邊是制造的NPN晶體管的剖面圖，和N+多晶硅制造的電阻?？煽吹?，硅襯底中的所有元件通過深溝槽彼此隔離?？?5中填充鎢的深襯底接觸孔和/或通過從P+多晶硅擴散制作的襯底連接合適地位于圍繞各元件區(qū)的隔離溝槽22之間，以獲得最佳的電解耦。
從圖35a可見，除了已描述的電容CapDn，在最上面金屬層之間還集成了另一個電容CapMIM。調(diào)整使用PECVD氮化物作為介質(zhì)層的形成該金屬-金屬電容器CapMIM的制造工藝，以便使用鎢栓塞的通孔。將后一電容集成在總體制造工藝中的方法的優(yōu)點描述于國際專利申請PCT/SE95/00619。
圖35b與圖35a的結(jié)構(gòu)相同，但沒有電隔離不同元件的溝槽22。不同元件在電路板表面上的隔離結(jié)構(gòu)是根據(jù)圖35、只通過P-型掩埋區(qū)8和P區(qū)或P阱14構(gòu)成的。這時，在注入用于制作P區(qū)14的硼時，使用上述范圍內(nèi)的高限劑量，即，1×1014離子/cm2，以在P區(qū)中獲得足夠高的電導(dǎo)率和不同元件區(qū)在電路板表面上的良好的隔離。在制作圖35b的結(jié)構(gòu)時，省略上述步驟，這些步驟只對溝槽22的制作是必須的，即，施加光刻膠層21和在其中適當位置制作開口，干法刻蝕以在硬掩膜即氧化層20中制作向下穿過多晶硅阻擋層19和場氧化層18的開口，去除光刻膠層21，刻蝕溝槽22，刻蝕溝槽后用于提高電場閾值的任選的離子注入步驟，刻蝕去除氧化層20的剩余部分，刻蝕去除多晶硅層19，淀積微晶硅或微晶硅層25以填充溝槽22，刻蝕去除硅層27，熱氧化硅片以便為了在溝槽開口或口中制作二氧化硅絕緣層或帽蓋氧化物28而氧化溝槽22中的硅27。然而，在制作層23時，必須執(zhí)行上述使溝槽22側(cè)壁氧化的硅片表面的熱氧化，見圖18，因為在氧化過程中KOOI氧化物層24形成在有源區(qū)表面上。
在圖36中示出最后制作的電路的透射電子顯微鏡照片，其中深襯底接觸用鎢填充，并且可以看見由溝槽隔離的多晶硅電阻和NPN晶體管。
在圖37上部，可以看見沿硅片表面水平延伸的不同元件區(qū)。在剖面圖中NPN晶體管沿垂直于紙面的深度方向延伸。相反，橫向PNP晶體管具有發(fā)射極位于中央的方形形狀。
盡管這里描述和說明了本發(fā)明具體實施例，本領(lǐng)域技術(shù)人員可進行各種附加的修改和改變，并獲得附加的優(yōu)點。因此，本發(fā)明不局限于這里表示和描述的具體細節(jié)、代表性器件和實施例。因此，在不背離由權(quán)利要求書及其等同物限定的本發(fā)明基本概念的精神和范圍的情況下，可進行各種修改。因此應(yīng)理解后面的權(quán)利要求希望覆蓋落入本發(fā)明真實精神和范圍的全部這種修改和變化。
權(quán)利要求
1.一種半導(dǎo)體器件，尤其是NPN型雙極晶體管，其中，沿器件表面看去，器件表面的有源區(qū)被厚的場氧化區(qū)包圍，其特征在于，所述有源區(qū)被不同于場氧化區(qū)的電絕緣表面層部分覆蓋、且位于有源區(qū)中的基區(qū)被電絕緣表面層中通過光刻限定的開口所限定。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，特征在于所述電絕緣表面層延伸并經(jīng)過環(huán)繞的場氧化區(qū)，使得在基區(qū)和離該區(qū)最近和/或具有限定有源區(qū)的邊緣的場氧化區(qū)之間有一條電絕緣表面層的條形。
3.一種半導(dǎo)體器件，尤其是PNP型雙極晶體管，其中，沿器件表面看去，器件表面的發(fā)射區(qū)和集電區(qū)被厚的場氧化區(qū)包圍，其特征在于，發(fā)射區(qū)和/或集電區(qū)被電絕緣表面層中通過光刻限定的開口所限定，所述電絕緣表面層延伸并經(jīng)過環(huán)繞的場氧化區(qū)，使得在各發(fā)射區(qū)/集電區(qū)和離該區(qū)最近和/或具有限定有源區(qū)的邊緣的那些場氧化區(qū)之間有一條電絕緣表面層的條形。
4.根據(jù)權(quán)利要求1-3中任一權(quán)利要求的半導(dǎo)體器件，特征在于電絕緣表面層包括氮化硅和氧化硅的疊層。
5.制作雙極晶體管尤其是NPN型晶體管的工藝，其中，在襯底的具有第一摻雜類型的下?lián)诫s區(qū)的表面上形成厚場氧化物作為一開口周圍的邊緣，第一摻雜類型的導(dǎo)電性好的硅摻雜層，特別是N摻雜層，在所述場氧化物和開口上制作第一電絕緣層，在所述開口中形成穿過摻雜的導(dǎo)電性好的硅層和第一電絕緣層的孔，使孔距離所述開口的邊緣以及場氧化物有一段距離，在所述開口中形成與第一摻雜類型相反的第二摻雜類型摻雜，尤其是P型，和第一摻雜類型的摻雜，尤其是N型，用于制作發(fā)射極和基極，特征在于，在制作所述摻雜的導(dǎo)電硅層和第一電絕緣層之前，在所述場氧化物和開口上制作第二電絕緣層，去除所述開口中部分第二電絕緣層，使得第二電絕緣層只保留作為沿所述開口邊緣的第一條形，形成穿過摻雜的導(dǎo)電硅層和第一電絕緣層的孔，使孔距離第一條形的內(nèi)邊緣有一段距離，由此第二條形在第一條形的一側(cè)和內(nèi)側(cè)形成。
6.根據(jù)權(quán)利要求5的工藝，特征在于通過首先施加下子層然后施加上子層，形成第二電絕緣層，由此獲得第二疊層。
7.根據(jù)權(quán)利要求6的工藝，特征在于通過在表面上制作薄氧化層形成下子層。
8.根據(jù)權(quán)利要求6或7的工藝，特征在于通過在表面上制作氮化層形成上子層。
9.根據(jù)權(quán)利要求5到8中任一權(quán)利要求的工藝，特征在于在形成第二摻雜類型和第一摻雜類型的摻雜之后，特別是P和N摻雜后，進行退火操作使摻雜劑從導(dǎo)電性好的硅層擴散出以形成外基極和由在進行第二摻雜類型和第一摻雜類型摻雜時，特別是P和N摻雜時，獲得的摻雜區(qū)域形成內(nèi)基極和內(nèi)發(fā)射極。
10.根據(jù)權(quán)利要求5到9中任一權(quán)利要求的工藝，特征在于在制作第二絕緣層時，第二絕緣層也施加在將用于形成電容器介質(zhì)層的區(qū)域上，該區(qū)域也位于襯底的第一摻雜類型摻雜區(qū)之上。
11.根據(jù)權(quán)利要求10的工藝，特征在于在制作摻雜的導(dǎo)電硅層時，其覆蓋用于形成介質(zhì)層的區(qū)域中的第二絕緣層，使得摻雜的導(dǎo)電硅層形成電容器的上電極。
12.根據(jù)權(quán)利要求10或11的工藝，特征在于第二電絕緣層的施加通過首先施加下面的薄氧化硅層和其次施加上面的氮化硅層來進行，在施加上面的氮化硅層之前用于形成電容器掩埋電極的接觸栓塞的區(qū)域中的下氧化硅層被去除。
13.制作雙極橫向晶體管的工藝，其中在襯底的第一摻雜類型的下層區(qū)域的表面，制作厚場氧化物作為發(fā)射極和集電極開口周圍的邊界，在發(fā)射極和集電極開口中用與第一摻雜類型相反的第二摻雜類型摻雜，形成到在用于發(fā)射極和集電極的開口中具有第二摻雜類型摻雜的區(qū)域的導(dǎo)電連接，和進行到第一摻雜類型摻雜的下層區(qū)域的導(dǎo)電連接，特征在于，在制作厚場氧化物之后和在第二摻雜類型摻雜之前，在厚場氧化物和開口上制作電絕緣層，去除開口中的電絕緣層部分，使得開口區(qū)域中的電絕緣層只作為沿開口邊緣的條形保留，之后在開口中進行第二摻雜類型的摻雜，
14.根據(jù)權(quán)利要求13的工藝，特征在于開口中第二摻雜類型的摻雜通過使摻雜劑從導(dǎo)電連接擴散出來進行。
15.根據(jù)權(quán)利要求13到14中任一權(quán)利要求的工藝，特征在于通過首先施加下子層然后施加上子層，形成電絕緣層，由此獲得第二疊層。
16.根據(jù)權(quán)利要求15的工藝，特征在于通過在表面上制作薄硅氧化層形成下子層。
17.根據(jù)權(quán)利要求15或16的工藝，特征在于通過在表面上制作氮化層形成上子層。
18.一種在襯底表面的電容器，包括位于襯底區(qū)域部分表面上的介質(zhì)層，該區(qū)域是第一摻雜類型并被摻雜到第一摻雜水平，位于介質(zhì)層上的導(dǎo)電層，用于形成電容器電極，和由未被介質(zhì)層覆蓋的襯底區(qū)域表面到介質(zhì)層下的區(qū)域的導(dǎo)電連接，特征在于介質(zhì)層位于掩埋的摻雜到第二摻雜水平的第一摻雜類型的高摻雜區(qū)上，第二摻雜水平明顯高于第一摻雜水平，在未被介質(zhì)層覆蓋的襯底表面部分有摻雜到第三摻雜水平的第一摻雜類型的高摻雜接觸栓塞，第三摻雜水平明顯高于第一摻雜水平。
19.根據(jù)權(quán)利要求18的電容器，特征在于用于形成電容器下電極的基本摻雜到第三摻雜水平的第一摻雜類型的高摻雜電極栓塞，電極栓塞從介質(zhì)層的下側(cè)延伸到掩埋的高摻雜區(qū)。
20.根據(jù)權(quán)利要求18或19的電容器，特征在于以第一摻雜類型摻雜到第一摻雜水平的襯底區(qū)域還包括將安排導(dǎo)電連接的襯底部分表面。
21.根據(jù)權(quán)利要求18-20中任一權(quán)利要求的電容器，特征在于介質(zhì)層包括氮化硅層。
22.在襯底表面制作電容器的工藝，包括在襯底表面的部分區(qū)域上施加介質(zhì)層，該區(qū)域是第一摻雜類型且摻雜到第一摻雜水平，在介質(zhì)層上施加導(dǎo)電層，形成電容器電極，和與介質(zhì)層下面區(qū)域的導(dǎo)電連接安排在未被介質(zhì)層覆蓋的襯底區(qū)域的部分表面上，特征在于在襯底表面施加介質(zhì)層之前，制作第一摻雜類型的摻雜到第二摻雜水平的高摻雜掩埋區(qū)，第二摻雜水平明顯高于第一摻雜水平，該掩埋的高摻雜區(qū)距襯底表面有一段距離，且在將施加介質(zhì)層的表面下，之后從將不施加介質(zhì)層的襯底部分表面制作第一摻雜類型的摻雜到第三摻雜水平的高摻雜接觸栓塞，第三摻雜水平明顯高于第一摻雜水平。
23.根據(jù)權(quán)利要求22的工藝，特征在于在施加介質(zhì)層之前，制作第一摻雜類型的基本摻雜到第三水平的高摻雜電極栓塞，用于形成電容器下電極，該電極栓塞從其上將形成介質(zhì)層的襯底部分表面延伸到掩埋的高摻雜區(qū)。
24.根據(jù)權(quán)利要求22的工藝，特征在于在施加介質(zhì)層時，用氮化硅層作為介質(zhì)層。
25.在襯底表面制作自由區(qū)的工藝，該自由區(qū)由電絕緣層特別是氮化物層的邊緣限定，特征在于在將用于形成自由區(qū)的第一區(qū)域上和之上的表面施加一材料層，在材料層上保形施加第一氧化物層，穿過第一氧化物層和上述材料層形成向下到襯底表面的開口，該開口稍大于第一區(qū)域，具有基本垂直的邊緣，使得開口的邊緣距第一區(qū)域的鄰近邊緣有基本恒定的距離，在全部表面上保形施加不同于氧化層的另一電絕緣層，在全部電絕緣層上保形施加刻蝕特性不同于第一氧化物層的第二氧化層，執(zhí)行第一各向異性刻蝕以只在基本全部平坦、水平表面去除第二氧化層，由此電絕緣層暴露在這些表面上，第二氧化層的側(cè)條保留在垂直表面上。執(zhí)行第二刻蝕以只在未被第二氧化層覆蓋的表面上去除電絕緣層，由此基本只在平坦、水平表面上去除電絕緣層，利用第二氧化層與第一氧化層的刻蝕特性不同的事實，進行第三刻蝕以只去除第二層的剩余部分，不觸動第一氧化層的自由表面部分，由此基本只在圍繞第一區(qū)域的第一氧化層和材料層表面的垂直邊緣保留電絕緣層部分。
26.根據(jù)權(quán)利要求25的工藝，特征在于上述材料層包括一層導(dǎo)電材料，其至少在靠近第一區(qū)域的部分與襯底表面電連接。
27.根據(jù)權(quán)利要求26的工藝，特征在于導(dǎo)電材料層形成在其垂直邊緣的材料層的全部厚度。
28.在襯底表面制作自由區(qū)域的工藝，自由區(qū)域的邊緣有垂直部分，特征在于首先在襯底表面保形施加第一電絕緣層，然后在第一層上保形施加第二電絕緣層，兩層材料具有不同的刻蝕特性，之后進行選擇性刻蝕以首先在除了基本垂直表面部分以外的任何地方去除第二和第一層，然后再去除這些地方的第一層。
29.根據(jù)權(quán)利要求28的工藝，特征在于第一次刻蝕分兩步進行，在第一子步，只去除水平表面部分上的第二電絕緣層，然后是第二子步，只去除水平表面部分的第一電絕緣層。
30.在摻雜襯底表面有源區(qū)的側(cè)條結(jié)構(gòu)，特征在于與有源區(qū)的邊界區(qū)域相接觸的導(dǎo)電硅材料和基本只在導(dǎo)電硅材料的垂直表面部分保形施加的電絕緣層，由此各處的電絕緣層具有基本相同的厚度。
31.根據(jù)權(quán)利要求30的側(cè)條結(jié)構(gòu)，特征在于在導(dǎo)電硅材料層的基本全部表面和電絕緣層下面布置電絕緣氧化層。
32.根據(jù)權(quán)利要求30或31的側(cè)條結(jié)構(gòu)，特征在于電絕緣層是氮化硅層。
33.在襯底表面制作晶體管的工藝，其中導(dǎo)電硅層施加在表面上，用于與表面的摻雜區(qū)電接觸，之后直接在導(dǎo)電硅層上施加電絕緣層，之后在絕緣層上直接施加另一導(dǎo)電層，之后去除未被所述另一導(dǎo)電層覆蓋的區(qū)域中的電絕緣層，以便在其中獲得與后施加的導(dǎo)電材料層的電接觸，特征在于只在選定區(qū)域去除電絕緣層，至少一個選定區(qū)域小于未被所述另一導(dǎo)電層覆蓋的區(qū)域。
34.根據(jù)權(quán)利要求35的工藝，特征在于在進行去除時施加掩膜，其中開口由光刻限定，使得掩膜的剩余部分覆蓋先前施加的絕緣層的選定區(qū)域和在后施加的導(dǎo)電材料層中避免硅化的區(qū)域，由此去除后這些區(qū)域仍舊被電絕緣層覆蓋。
35.在襯底表面包含元件的集成電路，每個元件被制作為建立在第一摻雜類型摻雜的第一區(qū)上且位于襯底表面層中，襯底中直接位于第一區(qū)下面的第一掩埋區(qū)為第一摻雜類型輕摻雜，集成電路還包括以與第一摻雜類型相反的第二摻雜類型摻雜、且位于襯底表面層中各元件之間的第二區(qū)，第二掩埋區(qū)直接位于第二區(qū)下面，以第二類型摻雜用于形成第二區(qū)到襯底的電連接，由此獲得元件的橫向電絕緣，特征在于襯底表面層中第二區(qū)的頂上安排有準備連接到電學地的導(dǎo)電層。
36.根據(jù)權(quán)利要求35的集成電路，特征在于第二區(qū)的表面有將元件的有源區(qū)彼此隔離的厚場氧化物層，并在場氧化層中有在其中布置了導(dǎo)電材料層的孔。
37.根據(jù)權(quán)利要求35或36的集成電路，特征在于第二區(qū)的導(dǎo)電材料層下面直接布置有增強摻雜區(qū)，增強摻雜區(qū)還有從導(dǎo)電材料層擴散出的摻雜劑用于降低導(dǎo)電材料層和第二區(qū)之間的電阻。
38.根據(jù)權(quán)利要求35或36的集成電路，特征在于利用在第二區(qū)中具有深孔的獨立襯底連接，其中第二區(qū)在從表面延伸、并在直接位于第二區(qū)下方的第二埋藏區(qū)下面的襯底中終止，獨立襯底連接用導(dǎo)電材料特別是金屬填充。
39.制作集成電路的工藝，集成電路包括在襯底表面的元件，該工藝包括制造將制作元件的第一摻雜類型的位于襯底表面層中的第一區(qū)，和制造第一摻雜類型高摻雜的第一掩埋區(qū)，在襯底表面層中制造位于第一區(qū)之間且以與第一摻雜類型相反的第二摻雜類型摻雜的第二區(qū)，和制造第二摻雜類型的第二掩埋區(qū)，每個第二掩埋區(qū)直接位于第二區(qū)的下面用于連接第二掩埋區(qū)下面的襯底到第二區(qū)，由此元件被橫向電隔離，特征在于在制造第二掩埋區(qū)后，在其表面施加將連接到電學地的導(dǎo)電層。
40.根據(jù)權(quán)利要求39的工藝，特征在于在制造第二區(qū)之前，制造厚場氧化層將元件有源區(qū)彼此隔離，然后在場氧化層中制造其中將施加導(dǎo)電層的孔。
41.根據(jù)權(quán)利要求39或40的工藝，特征在于所述導(dǎo)電層是第二摻雜類型高摻雜的，且該層經(jīng)歷退火操作以使其中的摻雜劑擴散到第二區(qū)中以便降低所述導(dǎo)電層和第二區(qū)之間的電阻。
42.根據(jù)權(quán)利要求39或40的工藝，在第二區(qū)中制造獨立襯底連接，包括從表面延伸、末端在第二區(qū)正下方的第二掩埋區(qū)之下的襯底中的深孔，該深孔用導(dǎo)電材料特別是金屬填充。
43.為襯底表面的半導(dǎo)體元件制作襯底連接的工藝，制作一個深孔并用導(dǎo)電材料尤其是金屬填充，特征在于在填充導(dǎo)電材料之前只在深孔底部摻雜，以便降低導(dǎo)電材料和襯底之間的電阻。
44.根據(jù)權(quán)利要求43的工藝，特征在于通過注入進行摻雜，之后進行退火以使注入的原子擴散。
45.根據(jù)權(quán)利要求44的工藝，特征在于注入的是硼原子。
46.根據(jù)權(quán)利要求43-45中任一權(quán)利要求的工藝，特征在于在注入后在深孔的側(cè)壁和底部施加至少一個含鈦的薄層。
47.根據(jù)權(quán)利要求46的工藝，特征在于在施加至少一個薄層后進行退火操作，以在所述至少一個薄層和襯底之間的界面處形成硅化物。
48.根據(jù)權(quán)利要求46或47的工藝，特征在于所述至少一個薄層形成為首先是一層只含鈦的層，其上面是一層更薄的氮化鈦層。
49.用于布置在襯底表面的半導(dǎo)體元件的襯底連接，包括在襯底中、填充了導(dǎo)電材料尤其是金屬的深孔，特征在于在襯底中只在深孔底部摻雜，以便降低導(dǎo)電材料和襯底之間的電阻。
50.根據(jù)權(quán)利要求49的襯底連接，特征在于摻雜包括注入硼原子。
51.根據(jù)權(quán)利要求49或50的襯底連接，特征在于在襯底和導(dǎo)電材料之間的深孔的側(cè)壁和底部有至少一層含鈦的薄層。
52.根據(jù)權(quán)利要求51的襯底連接，特征在于所述至少一個薄層包括形成在所述至少一個薄層和襯底之間的界面處的硅化物。
53.形成在半導(dǎo)電基片表面且包括電隔離溝槽的雙極器件，所述溝槽至少部分包圍器件表面的有源區(qū)且填充電絕緣或半絕緣材料，特征在于所述電絕緣或半絕緣材料包括直接位于溝槽側(cè)壁上的氧化層和其上的氮化層，溝槽的主要部分填充均勻或同質(zhì)的電絕緣或半絕緣材料。
54.根據(jù)權(quán)利要求53的雙極器件，特征在于所述均勻或同質(zhì)的電絕緣或半絕緣材料包括基本未摻雜的硅，尤其是微晶硅。
55.根據(jù)權(quán)利要求53或54的雙極器件，特征在于所述均勻或同質(zhì)的電絕緣或半絕緣材料是半絕緣材料，且在該半絕緣材料和所述氮化物層之間形成有另一氧化層。
56.根據(jù)權(quán)利要求53-55中任一權(quán)利要求的雙極器件，特征在于所述均勻或同質(zhì)的電絕緣或半絕緣材料包括氧化硅。
57.在半導(dǎo)電基片表面制作雙極器件的工藝，包括以下步驟制作至少部分圍繞器件表面的有源區(qū)的電隔離溝槽，用電絕緣或半絕緣材料填充溝槽，特征在于通過以下步驟填充溝槽在溝槽側(cè)壁施加氧化層，在氧化層上施加氮化物層，用均勻或同質(zhì)的電絕緣或半絕緣材料填充溝槽的剩余主要部分。
58.根據(jù)權(quán)利要求57的工藝，特征在于在用均勻或同質(zhì)的電絕緣或半絕緣材料填充時，使用基本未摻雜的硅，尤其是微晶硅。
59.根據(jù)權(quán)利要求57或58的工藝，特征在于在用均勻或同質(zhì)的電絕緣或半絕緣材料填充時，使用半絕緣材料，且在用半絕緣材料填充之前在氮化物層頂上施加氧化層。
60.根據(jù)權(quán)利要求57-59中任一權(quán)利要求的工藝，特征在于在填充溝槽的剩余主要部分時，氧化硅作為均勻或同質(zhì)的電絕緣材料。
全文摘要
NPN雙極晶體管的元件表面具有其沿元件表面看被厚場氧化區(qū)(18)以常規(guī)方式包圍的有源區(qū)。有源區(qū)被優(yōu)選包括氮化物層(34)的電絕緣表面層部分地覆蓋。有源區(qū)中的基區(qū)通過在電絕緣表面層中用光刻制作的精確限定的開口所限定。對于橫向PNP雙極晶體管,其發(fā)射極和集電極被這種厚場氧化區(qū)所包圍,發(fā)射極和集電極區(qū)以相應(yīng)方式被電絕緣表面層中光刻限定的開口所限定。由于精確限定的開口,這些區(qū)域內(nèi)的基－集電容和射－集電容分別被降低了,導(dǎo)致晶體管的高頻特性更好。同時氮化硅層(34)區(qū)域在同時制作的電容器中用作介質(zhì)層。NPN晶體管含有氮化物制作的側(cè)條用于發(fā)射極連接和基極連接之間的隔離。在相同的半導(dǎo)體基片上,可提供專門的深且窄的襯底連接端子用于電隔離元件區(qū)域。溝槽(22)可用于電隔離元件區(qū)域,它們的側(cè)壁有底部的氧化物(23)和其上的氮化物(25)形成的疊層以利于平面化刻蝕和用作擴散阻擋層。
文檔編號H01L27/06GK1263637SQ9880712
公開日2000年8月16日 申請日期1998年7月13日 優(yōu)先權(quán)日1997年7月11日
發(fā)明者H·諾爾斯特倫, S·奈格倫, O·泰爾斯特德特 申請人:艾利森電話股份有限公司