專(zhuān)利名稱(chēng)：減小器件制備中的氧化應(yīng)力的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及如隨機(jī)存取存儲(chǔ)器等器件的制備，特別涉及減小淺溝槽隔離界面的應(yīng)力。
在器件制備中，絕緣層、半導(dǎo)體層、導(dǎo)電層形成在襯底上。對(duì)各層進(jìn)行構(gòu)圖以產(chǎn)生圖形和間隔。圖形和間隔的最小尺寸或特征尺寸(F)取決于光刻系統(tǒng)的分辨能力。構(gòu)形和間隔以形成器件，如晶體管、電容、電阻。然后將這些器件互聯(lián)以實(shí)現(xiàn)所需的電功能。用常規(guī)制備技術(shù)，如氧化、注入、淀積、硅的外延生長(zhǎng)、光刻和腐蝕，實(shí)現(xiàn)各器件層的形成和構(gòu)圖。這些技術(shù)在1988年New York McGraw-Hill出版的由S.M.Sze所著的VLSI技術(shù)的第二版中有說(shuō)明，此處引入作為參考。
隨機(jī)存取存儲(chǔ)器，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAMs)，包括按行和列構(gòu)形以存儲(chǔ)信息的存儲(chǔ)單元。例如一種存儲(chǔ)單元包括連接到溝槽電容器上的晶體管。電容器通常稱(chēng)為“節(jié)點(diǎn)”，當(dāng)它激活時(shí)，晶體管容許信息讀出或?qū)懭腚娙萜鳌?br> 對(duì)器件最小化的不斷要求導(dǎo)致DRAMs有更小的特征尺寸和單元面積。例如，已在研究將常規(guī)的單元面積從8F2減小到6F2以下。但是這些小特征尺寸和單元尺寸的制備會(huì)產(chǎn)生氧化應(yīng)力。而氧化應(yīng)力又產(chǎn)生位錯(cuò)，從而會(huì)增大節(jié)點(diǎn)的漏電流。節(jié)點(diǎn)漏電流的增加對(duì)存儲(chǔ)單元的性能和工作有不利影響。
從上面的討論知道，顯然需要減小器件制備中產(chǎn)生的氧化應(yīng)力。
本發(fā)明一般涉及減小淺溝槽隔離界面的氧化應(yīng)力。在一個(gè)實(shí)施例中，有溝槽電容器的隨機(jī)存取存儲(chǔ)單元中具有升高的淺溝槽隔離。形成在如硅晶片等襯底的上表面下的溝槽電容器用作存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)。升高的淺溝槽隔離的上表面升高到硅襯底的上表面以上，由此減小氧化應(yīng)力。淺溝槽隔離上表面的升高量應(yīng)足以防止在工藝過(guò)程中形成的草皮層(divot)的底部低于硅表面。


圖1表示常規(guī)DRAM單元；圖2A-G表示制備圖1的常規(guī)DRAM單元的工藝；圖3表示根據(jù)本發(fā)明的DRAM；
圖4A-F表示制備圖3的DRAM單元的工藝。
本發(fā)明涉及減小器件制備過(guò)程中的氧化應(yīng)力。為了例示本發(fā)明，以制備溝槽電容器DRAM單元為例來(lái)說(shuō)明本發(fā)明。為了容易理解本發(fā)明，首先說(shuō)明制備常規(guī)溝槽電容器DRAM單元的情況。
參見(jiàn)圖1，圖1表示常規(guī)溝槽電容器DRAM單元100。在例如Nesbit等的A 0.6μm2 256Mb Trench DRAM Cell With Self-Aligned Buried Strap(BEST),IEDM 93-627中說(shuō)明了這種常規(guī)溝槽電容器DRAM單元，此處引入作參考。通常用字線和位線互聯(lián)這些單元的陣列，以形成DRAM芯片。
DRAM單元包括形成在襯底101中的溝槽電容器160。通常用第一導(dǎo)電類(lèi)型的摻雜劑輕摻雜襯底。用重?fù)诫s有第二導(dǎo)電類(lèi)型摻雜劑的多晶硅161填充溝槽。多晶硅作為電容器的一個(gè)平板。還用第二導(dǎo)電類(lèi)型的掩埋板165形成電容器的另一個(gè)平板。
DRAM單元還包括晶體管110。該晶體管包括柵112、源113、和漏114。通過(guò)注入第二導(dǎo)電類(lèi)型的摻雜劑形成漏和源。用連接條125實(shí)現(xiàn)晶體管與電容器的連接。用與源相同導(dǎo)電類(lèi)型的摻雜劑形成該連接條。如圖所示，采用掩埋連接條將溝槽連接到電容器。用來(lái)將晶體管連接到電容器的其它技術(shù)如表面連接條也很有用。為了防止節(jié)點(diǎn)的結(jié)穿通到掩埋板中，在溝槽的頂部形成軸環(huán)168。由于穿通會(huì)影響單元的工作能力，所以希望避免穿通。
掩埋阱170也具有第二導(dǎo)電類(lèi)型的摻雜劑，該阱設(shè)置于襯底表面之下，摻雜劑大約在軸環(huán)的底部有峰值濃度。阱通常是輕摻雜的。掩埋阱將陣列中各DRAM單元的掩埋板連接在一起。
在DRAM陣列中，柵和源通常分別形成字線和位線。在字線和位線結(jié)上提供合適的電壓激活晶體管，使數(shù)據(jù)能寫(xiě)入溝槽電容器或從中讀出。設(shè)置淺溝槽隔離(STI)180以將DRAM單元與其它單元或器件隔離。為了有效利用襯底面積，未與單元連接的字線120通常形成在溝槽上。字線120稱(chēng)為“跨越字線”。如圖所示，跨越字線借STI與溝槽隔離。這種構(gòu)形稱(chēng)為折合位線結(jié)構(gòu)。也可以用如開(kāi)路或開(kāi)路折合的其它位線結(jié)構(gòu)。
例如，第一導(dǎo)電類(lèi)型為正(p)，第二導(dǎo)電類(lèi)型為負(fù)(n)。但是本領(lǐng)域的技術(shù)人員明白，也可以用帶有p型多晶硅填充的溝槽形成于n型襯底中的DRAM單元。而且，可以用雜質(zhì)原子重或輕摻雜襯底、阱、掩埋板、和DRAM單元中的其它元件，以實(shí)現(xiàn)所需的電特性。
圖2A-2G表示形成常規(guī)DRAM單元的部分工藝。參見(jiàn)圖2A，提供形成DRAM單元的襯底201。襯底的主表面不嚴(yán)格，可以用任何合適的晶向，如(100)、(110)、或(111)。在一個(gè)例示實(shí)施例中，襯底用p型摻雜劑輕摻雜(p-)。通常在襯底的表面上形成基層疊層230?；鶎盈B層包括作為腐蝕掩模、腐蝕停止、和/或化學(xué)機(jī)械拋光停止層等的各種層。通?；鶎盈B層包括基層氧化層231、氮化物層232、和TEOS掩模層(未示出)。
溝槽210形成在襯底中。例如，形成溝槽的技術(shù)見(jiàn)Müller等的Trenchstorage Node Technology for(Gigabit DRAM Generation,IEDM 96-507，這里引入此文獻(xiàn)作為參考。溝槽由重?fù)诫sn型(n+)多晶硅214填充。n+多晶硅作為電容器的一個(gè)平板。n+掩埋板215圍繞溝槽的底部，作為電容器的另一個(gè)平板。溝槽和掩埋板通過(guò)節(jié)點(diǎn)介質(zhì)層212彼此隔離。在一個(gè)實(shí)施例中，節(jié)點(diǎn)介質(zhì)層包括氮化物和氧化物層。在溝槽的上部，形成軸環(huán)220。軸環(huán)包括如TEOS等介質(zhì)材料?；蛘咛峁┭诼馧-阱280，用以與陣列中其它溝槽連接在一起。
如圖2A所示，襯底的表面已經(jīng)用如化學(xué)機(jī)械拋光(CMP)拋光過(guò)。氮化物層232作為CMP停止層，使得CMP一旦到達(dá)氮化物層便停止。由此，平面化覆蓋襯底表面的多晶，這樣在隨后的工藝中，氮化物和多晶硅之間有基本平面化的表面。
參見(jiàn)圖2B，該圖表示用來(lái)將溝槽連接到DRAM單元的晶體管上的連接條的形成情況。例如用反應(yīng)離子刻蝕(RIE)挖出溝槽。通常多晶硅從硅表面凹下約150nm。挖出溝槽后，進(jìn)行清洗步驟以去除可能形成在硅溝槽側(cè)壁的自然氧化層。清洗步驟包括如硅的選擇濕法腐蝕。清洗步驟從溝槽側(cè)壁和軸環(huán)部分去除氧化層，使它凹到N+多晶硅下面。因此，在硅和多晶硅側(cè)壁225和227之間形成空隙。
多晶硅層240淀積在襯底上，覆蓋氮化物層和溝槽的頂部。多晶硅層通常為本征或不摻雜的多晶硅層。平面化該多晶硅層直到氮化物層232。平面化后，溝槽中的多晶硅例如從在襯底表面凹下約50nm，讓連接條留在n+溝槽多晶硅上面約100nm。
圖2C表示限定DRAM單元有源區(qū)的工藝。如圖所示，抗反射覆蓋(ARC)層245淀積在襯底表面，覆蓋氮化物層232和連接條240。ARC用來(lái)提高限定有源區(qū)(AA)的光刻工藝的分辨率。光刻膠層246形成在ARC層上，作為AA的腐蝕掩模。然后如用常規(guī)的光刻技術(shù)限定有源區(qū)。然后用RIE等各向異性腐蝕單元的無(wú)源區(qū)250。如圖所示，無(wú)源區(qū)與部分溝槽重疊。無(wú)源區(qū)通常腐蝕到氧化物軸環(huán)頂部的下面。通過(guò)設(shè)置開(kāi)口，溝槽中的摻雜劑能向上向外擴(kuò)散形成掩埋連接條，它在隨后的退火中將溝槽連接到晶體管。在一個(gè)實(shí)施例中，將無(wú)源區(qū)腐蝕到硅表面下約250-400nm。無(wú)源區(qū)即要形成STI的區(qū)域。
參見(jiàn)圖2D，該圖表示STI的形成。去除光刻膠和ARC層。為了確保沒(méi)有殘留光刻膠或ARC，可以使用清洗步驟。由于后面要進(jìn)行幾步氧氣退火，氧分子可以通過(guò)軸環(huán)氧化物擴(kuò)散并氧化溝槽多晶硅及溝槽的硅側(cè)壁。硅側(cè)壁和溝槽多晶硅的氧化會(huì)導(dǎo)致所謂的鳥(niǎo)嘴。鳥(niǎo)嘴導(dǎo)致產(chǎn)生應(yīng)力和硅位錯(cuò)，對(duì)器件的工作產(chǎn)生反作用。為了防止氧擴(kuò)散進(jìn)硅或多晶硅側(cè)壁，設(shè)置氮化物條255來(lái)保護(hù)無(wú)源區(qū)。通常在形成氮化物條之前，于暴露的硅上熱生長(zhǎng)鈍化氧化物。用如低壓化學(xué)汽相淀積(LPCVD)形成氮化物條。如圖所示，氮化物條形成在襯底表面上，覆蓋氮化物層和無(wú)源STI區(qū)域。
在襯底表面上淀積介質(zhì)材料，如TEOS，以充分填充無(wú)源區(qū)250。由于TEOS層保形，所以使用平面化方法，以便在隨后的處理中有平面化的表面。例如，在Nag等的Comparative Evaluation of Gap-Fill Dielectrics in ShallowTrench Isolation for sub-0.25μm Technologies,IEDM 96-841中描述過(guò)這些方法，此處引入作為參考。拋光襯底表面，使STI和氮化物層基本平面化。
圖2E表示形成DRAM單元的存取晶體管的工藝。如圖所示，例如用濕法化學(xué)腐蝕去除基層氮化物層。濕法化學(xué)腐蝕對(duì)氧化物有選擇性。為了確保完全去除氮化物層，進(jìn)行過(guò)腐蝕。在過(guò)腐蝕過(guò)程中，STI頂部的氮化物條也凹下，形成草皮層257。用對(duì)硅有選擇性的濕法腐蝕去除該點(diǎn)的基層氧化物。但是在腐蝕氮化物的過(guò)程中形成的草皮層暴露氮化物條的每側(cè)的氧化物側(cè)壁。由此，隨后的氧化物腐蝕更加橫向擴(kuò)大草皮層，進(jìn)入有源區(qū)的角部。
隨后，圖2F中，在晶片表面上形成氧化物(未示出)層。稱(chēng)為“柵犧牲層”的氧化物層作為隨后注入的掩蔽氧化物。此外，柵犧牲層減小草皮層或使STI角變園。
為了限定DRAM單元的n溝道存取晶體管的p-型阱265區(qū)域，在氧化物層的頂部淀積光刻膠層(未示出)，并適當(dāng)構(gòu)圖以暴露p阱區(qū)。
P-型摻雜劑，如硼(B)，注入到阱區(qū)。摻雜劑注入得足夠深，用以防止穿通。摻雜劑的分布是特定的，以實(shí)現(xiàn)所需的電特性，即柵閾值電壓(Vt)。
另外，也形成n溝道支持電路的p阱。關(guān)于互補(bǔ)金屬氧化物硅(CMOS)器件的互補(bǔ)阱，形成n阱。n阱的形成需要另外的光刻和注入步驟，以限定和形成N阱。由于有p阱，n阱的分布被特定，以實(shí)現(xiàn)所需的電特性。形成阱后，去除柵犧牲層。
形成柵氧化層262并構(gòu)圖，以覆蓋要形成晶體管的區(qū)域。然后在襯底表面上形成多晶硅267、WSix268、和氮化物層269?？梢钥吹剑萜右脖欢嗑Ч杼畛?。參見(jiàn)圖2G，然后構(gòu)圖這些層，為DRAM單元的晶體管270形成柵堆疊層。通常在溝槽上面形成跨越柵疊層280，并用STI將它們隔離。通過(guò)注入合適分布的摻雜劑形成漏271和源272，以實(shí)現(xiàn)所需的工作性能。為了改善源漏的擴(kuò)散及與柵的對(duì)準(zhǔn)，可以使用氮化物間隔層(未示出)。為了將晶體管連接到溝槽，通過(guò)從條狀多晶硅240向外擴(kuò)散摻雜劑來(lái)形成連接條273。
如前面所述，靠近有源區(qū)角部形成的草皮層257對(duì)DRAM集成電路的工作產(chǎn)生反作用，如寄生角部電導(dǎo)。
圖3表示本發(fā)明的例示實(shí)施例。如圖所示，DRAM單元包括溝槽電容器360和晶體管310。由于溝槽電容器和圖1說(shuō)明的相似，所以圖中僅示出其上部。例如，晶體管310為n溝道晶體管。該晶體管包括柵312、源313、漏314。通過(guò)注入n型摻雜劑形成源和漏。通過(guò)摻雜區(qū)325實(shí)現(xiàn)晶體管到電容器的連接。從溝槽擴(kuò)散n型摻雜劑形成摻雜區(qū)。設(shè)置介質(zhì)軸環(huán)368以防止連接條和掩模板(未示出)之間的垂直穿通。
根據(jù)本發(fā)明，設(shè)置升高的STI以將DRAM單元與其它DRAM單元或器件隔離。如圖所示，升高的STI的深度與常規(guī)STI相似。但是升高的STI的上表面置于硅襯底表面平面之上。上表面升高到襯底表面之上的距離應(yīng)足夠大，以有效減少硅表面下面的草皮層的形成，從而降低角部電導(dǎo)。在一個(gè)實(shí)施例中，升高的STI的上表面升高的距離約＜100nm。較好地該距離為約20-100nm，更好地為40-80nm，最好為50-70nm。在另一個(gè)實(shí)施例中，升高的STI的上表面升高的距離約為50nm。
如前面所討論的，草皮層的形成導(dǎo)致寄生角部電導(dǎo)。但是本發(fā)明通過(guò)將STI的表面升高到襯底表面以上，防止了草皮層的形成。而且，從下面的描述可以明白，使用升高的STI的優(yōu)點(diǎn)是省略對(duì)氮化物條的需要，該氮化物條也容易形成草皮層。
圖4A-4F表示形成有升高的STI的DRAM單元的工藝。參見(jiàn)圖4A，溝槽電容器410形成在襯底401上。在一個(gè)例示實(shí)施例中，用p型摻雜劑輕摻雜(p-)襯底。通常在襯底表面形成基層疊層430。該基層疊層包括用作腐蝕掩模、腐蝕停止、和/或化學(xué)機(jī)械拋光停止層等的各種層。通?；鶎盈B層包括基層氧化層431、氮化物層432、和TEOS掩模層(未示出)。
在一個(gè)實(shí)施例中，用常規(guī)技術(shù)形成溝槽410。例如Nesbit等在A0.6μm2256Mb Trech DRAM Cell With Self-Aligned Buried Strap (BEST),IEDM 93-627中記載了這種技術(shù)，此處引入作為參考。例如，溝槽用N+多晶硅414填充。在溝槽的上部，設(shè)置包括如TEOS等介質(zhì)材料的軸環(huán)420。形成本征多晶硅層440，并使之挖到軸環(huán)和摻雜多晶硅的上面。多晶硅通常挖到襯底表面下，如約50nm，如在N+溝槽多晶硅上面留下100nm的連接條440。
參見(jiàn)圖4B，在整個(gè)襯底表面形成一層氧化物，覆蓋基層疊層并填充溝槽上面的開(kāi)口。在一個(gè)實(shí)施例中，用低壓化學(xué)汽相淀積(LPCVD)形成氧化物層。氧化物為致密氧化物。通過(guò)在氬氣或氮?dú)獾榷栊詺夥罩?，在約900-1000℃下退火約10-60分鐘，來(lái)實(shí)現(xiàn)氧化物的致密化。CMP在多晶硅的頂部產(chǎn)生薄氧化物層480，以提供溝槽的隔離。
隨后，例如用濕法腐蝕去除氮化物層和基層氧化物層。然后在晶片的表面上形成犧牲氧化層(未示出)。該氧化層作為注入的掩蔽氧化層。
形成DRAM單元的n溝道存取晶體管的p型阱區(qū)。例如，通過(guò)在氧化層的上面淀積光刻膠層(未示出)并對(duì)它合適構(gòu)圖，以暴露p阱區(qū)，由此得到p阱區(qū)。將P型摻雜劑如硼(B)注入到阱區(qū)。將摻雜劑注入得足夠深以防止穿通。摻雜分布被特定，以實(shí)現(xiàn)所需的電特性，如柵閾值電壓(Vt)。在設(shè)計(jì)所需摻雜劑的分布時(shí)，應(yīng)該考慮到由于隨后升高的STI鈍化氧化過(guò)程和氧化物填充致密化退火過(guò)程對(duì)阱摻雜劑的不同熱作用。
另外，還形成n溝道支持電路的p阱。關(guān)于互補(bǔ)金屬氧化物硅(CMOS)器件的互補(bǔ)阱，形成n阱。n阱的形成需要另外的光刻和注入步驟，以限定和形成N阱。由于有p阱，n阱的分布被特定，以實(shí)現(xiàn)所需的電特性。完成注入后，例如用濕法腐蝕去除掩蔽氧化層。
參見(jiàn)圖4C，在器件有源區(qū)上形成柵氧化物層457。形成柵氧化層后，在襯底表面形成多晶硅層482和氮化物層483。多晶硅層要足夠厚，以補(bǔ)償隨后形成在硅襯底表面之上的升高STI氧化物的頂部。在一個(gè)實(shí)施例中，多晶硅層約為50nm。氮化物層要足夠厚以作為拋光停止層。通常氮化物層約為100nm厚。
圖4D表示限定DRAM單元的有源區(qū)的工藝。用常規(guī)的光刻技術(shù)限定有源區(qū)。該區(qū)限定后，例如用RIE各向異性腐蝕無(wú)源區(qū)450。為了提高光刻工藝的分辨率，可以使用抗反射層。如圖所示，無(wú)源區(qū)與部分溝槽重疊，留下其余部分可以讓足夠大的電流在晶體管和電容器之間流動(dòng)。在一個(gè)實(shí)施例中，無(wú)源區(qū)重疊≤約溝槽寬度的一半，最好約為溝槽寬度的一半。無(wú)源區(qū)應(yīng)足夠深以將掩埋連接條與要形成DRAM單元的晶體管的一側(cè)相對(duì)的硅側(cè)壁隔離。腐蝕無(wú)源區(qū)到氧化物軸環(huán)頂部的下面。在一個(gè)實(shí)施例中，腐蝕無(wú)源區(qū)到硅表面下250nm。無(wú)源區(qū)是要形成升高的STI的區(qū)域。
在襯底表面淀積介質(zhì)材料，如TEOS，以充分填充無(wú)源區(qū)450。由于TEOS層為保形層，進(jìn)行平面化方法如CMP來(lái)平面化該結(jié)構(gòu)。此后去除氮化物層，使升高的STI 455的頂表面與多晶硅482層的頂表面共面。氮化物層的去除可能導(dǎo)致形成草皮層490。但是由于升高了STI，草皮層不延伸到襯底表面下。由此減小了或消除了角部電導(dǎo)，使晶體管的Vt更均勻。
參見(jiàn)圖4E，在多晶硅層482上形成多晶硅層483。多晶硅層應(yīng)有足夠的總厚度，以形成柵導(dǎo)電體。在一個(gè)實(shí)施例中，復(fù)合層的厚度約為100nm?？蛇x擇地，在多晶硅上形成包括難熔金屬的如WSix等硅化物層484，以降低柵導(dǎo)電體的電阻。在多晶硅化物(polycide)層上，如果沒(méi)有使用多晶硅化物層則在多晶硅層483上形成氮化物層484。氮化物層作為腐蝕非接線接觸的腐蝕停止層。
在圖4F中，構(gòu)圖襯底的表面，形成DRAM單元晶體管470的柵疊層。通常在溝槽上形成跨越柵疊層480，并用升高的STI將它們隔離。通過(guò)注入有合適分布的摻雜劑形成漏471和源472，以實(shí)現(xiàn)所需的工作特性。為了改善源漏的擴(kuò)散及與柵的對(duì)準(zhǔn)，可以使用氮化物間隔層(未示出)。
盡管參見(jiàn)各實(shí)施例具體示出并說(shuō)明了本發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)該明白，在不偏離其范圍的情況下，本發(fā)明可以有改變和變形。僅僅作為例子，本發(fā)明的例示實(shí)施例說(shuō)明了具體的尺寸。但是這些尺寸僅僅是例示性的，根據(jù)具體的應(yīng)用可以改變。因此本發(fā)明的實(shí)質(zhì)不限定在上述說(shuō)明書(shū)中，而是由權(quán)利要求書(shū)及其等同物限定。
權(quán)利要求
1．一種隨機(jī)存取存儲(chǔ)單元，包括溝槽電容器，所說(shuō)溝槽電容器形成在硅襯底的主表面下；晶體管，包括柵、源和漏區(qū)，其中，所說(shuō)晶體管的所說(shuō)漏區(qū)電連接到所說(shuō)溝槽電容器；及升高的淺溝槽隔離(RSTI)，所說(shuō)RSTI有高于硅襯底主表面的上表面，上表面有足夠的升高量，以防止隨后形成的草皮層延伸到襯底表面下。
2．一種制備隨機(jī)存取存儲(chǔ)器單元的方法，包括形成升高的淺溝槽隔離的步驟，所說(shuō)步驟包括在硅襯底的主表面下形成溝槽電容器；在硅襯底的主表面上形成氧化層，該氧化層為晶體管的柵氧化物；在氧化層上形成第一電導(dǎo)層，第一電導(dǎo)層形成晶體管柵導(dǎo)電體的下部分；在第一電導(dǎo)層上形成介質(zhì)層，介質(zhì)層作為隨后拋光步驟的拋光停止層；限定并腐蝕無(wú)源區(qū)，無(wú)源區(qū)與部分溝槽重疊；用介質(zhì)材料填充無(wú)源區(qū)以形成淺溝槽隔離區(qū)；拋光介質(zhì)材料，其中介質(zhì)層作為拋光停止層，使介質(zhì)層和介質(zhì)材料之間的表面平面化；去除所說(shuō)介質(zhì)層，其中，去除步驟還去除介質(zhì)材料，使第一導(dǎo)電層和介質(zhì)材料之間得到基本平面化的表面。
全文摘要
一種具有形成在襯底表面下的溝槽電容器的隨機(jī)存取存儲(chǔ)單元。設(shè)提供淺溝槽隔離,將存儲(chǔ)單元與存儲(chǔ)陣列的其它存儲(chǔ)單元隔離。淺溝槽隔離包括升高到襯底上的上表面,以減小氧化應(yīng)力。
文檔編號(hào)H01L21/8242GK1213167SQ9810958
公開(kāi)日1999年4月7日 申請(qǐng)日期1998年6月9日 優(yōu)先權(quán)日1997年6月11日
發(fā)明者約翰·阿爾斯邁耶 申請(qǐng)人:西門(mén)子公司