專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件，更具體涉及諸如具有各種形式內(nèi)部電壓的可成組擦除的非易失性存儲器器件(閃速EEPROM(可電擦除并可編程的只讀存儲器)那樣的有效用于半導(dǎo)體集成電路器件的技術(shù)。
閃速EEPROM是一種具有同時電擦除在一個芯片上形成的所有存儲單元或一組存儲單元的能力的非易失性存儲器器件。這樣的閃速EEPROM已在如1980年“IEEE國際固態(tài)電路會議”的152頁和153頁、1987年“IEEE國際固態(tài)電路會議”的76頁和77頁以及1988年“IEEE.J.固態(tài)電路”23卷1157頁到1163頁中有所論述。
開發(fā)了具有控制柵和浮動?xùn)诺挠洃浘w管，其中編程操作也是由隧道電流完成。與普通記憶晶體管相反，擦除操作時電荷射入浮動?xùn)拍苁归T限電壓高于字行選擇電平。在這個新型結(jié)構(gòu)中，對于本記憶晶體管的擦除操作，門限電壓要高于字行選擇電平。因此，不同于普通記憶晶體管中，浮動?xùn)诺碾姾杀焕交?，使門限電壓降低的情況，新型記憶晶體管避免其他記憶單元被過量的擦除變得不可讀，這種過量的擦除使晶體管成耗盡型，使字行即使在非選擇電平上，也能導(dǎo)通。
然而對于諸如編程操作由隧道電流完成的新型記憶晶體管這樣的記憶晶體管來說，在讀操作時需要把施于該記憶晶體管的漏極電壓減到最小，從而防止讀操作所產(chǎn)生的隧道電流引起錯誤擦除。因此，編程操作由隧道電流完成的記憶晶體管需要設(shè)定精確的操作電壓。因而就需要能在半導(dǎo)體集成電路上形成多種電壓的電路。
本發(fā)明的目的因此是要提供一種帶電源電路的半導(dǎo)體集成電路器件，該電源電路能夠形成多種形式高精度高效率的內(nèi)部電壓。
本發(fā)明的另一個目的是要提供一種具有能進行有效編程和擦除的閃速非易失性存儲器電路的半導(dǎo)體集成電路器件。
本發(fā)明的上述和其他目的、特征和優(yōu)點參見附圖將更為明白。圖中同樣的參考數(shù)字用來識別幾張圖中相同或相似的部分。
在本發(fā)明的實施中并根據(jù)其中一方面，提出了具有電源電路的半導(dǎo)體集成電路器件，它包括一個能根據(jù)所需內(nèi)部電壓形成升壓(推舉)的電荷泵電路、一個能根據(jù)基準(zhǔn)電壓形成多種形式分壓的分壓電路以及一個能間歇地控制電荷泵電路的控制電路，從而使電荷泵電路的輸出電壓變成將分壓電壓中的某特定電壓擴大n倍后得到的電壓，以及變成將預(yù)定分壓電壓加上后得到的所需內(nèi)部電壓。
根據(jù)上述結(jié)構(gòu)，將基準(zhǔn)電壓擴大n倍后得到的電壓與將所得電壓再進行分壓而得到的微調(diào)電壓相結(jié)合，從而有效形成穩(wěn)定的所需電壓。


圖1是說明實行本發(fā)明的最佳實施例的電壓發(fā)生器的方框圖；圖2是說明實行本發(fā)明的一個最佳實施例的圖1中的基準(zhǔn)電壓發(fā)生器的電路圖；圖3是說明實行本發(fā)明的一個最佳實施例的圖1中的分壓器的電路圖；圖4是說明實行本發(fā)明的一個最佳實施例的圖1中的電源電路的電路圖；圖5是說明實行本發(fā)明的另一個實施例的圖1中的電源電路的電路圖；圖6是說明實行本發(fā)明的又一個實施例的圖1中的電源電路原理圖；圖7是說明實行本發(fā)明的一個最佳實施例的選擇器控制電路、微調(diào)電路和選擇器電路的電路圖；圖8是說明實行本發(fā)明的一個最佳實施例的圖7中的鎖存電路的電路圖；圖9是說明實行本發(fā)明的一個最佳實施例的圖7中的熔絲電路的電路圖；圖10是說明圖7中電路工作情況的時序圖；圖11是說明與本發(fā)明有關(guān)的并實行它的另一個最佳實施例的電壓發(fā)生器的方框圖；圖12是說明實行本發(fā)明的一個最佳實施例的圖11中的電壓轉(zhuǎn)換器的電路圖；圖13是說明實行本發(fā)明的一個最佳實施例的圖11中的比較器的電路圖；圖14是說明實行本發(fā)明的一個最佳實施例的圖11中的分壓器的電路圖；圖15(A)和(B)是說明本發(fā)明的電壓特性圖；圖16是另一個說明本發(fā)明的電壓特性圖；圖17(A)和(B)是另外說明本發(fā)明的電壓特性圖；圖18是說明與本發(fā)明有關(guān)的閃速存儲器的工作情況的電壓特性圖；圖19是說明與本發(fā)明有關(guān)的并實行本發(fā)明的一個實施例的可成組擦除非易失性存儲器器件的方框圖；圖20(A)、(B)和(C)是說明圖19中的可成組擦除非易失性存儲器器件的工作情況的剖視圖；以及圖21(A)和(B)是說明圖19中另一個記憶晶體管的工作情況的剖視圖；通過參照附圖的實例將對本發(fā)明作更詳盡的說明。
圖19示出了說明與本發(fā)明有關(guān)的并實行它的一個最佳實施例的可成組擦除的非易失性存儲器器件(在后之稱作閃速存儲器)的方框圖。為使本發(fā)明更易于理解，將在多個存儲單元結(jié)構(gòu)上對存儲器陣列部分MAR作典型說明。圖19中的每個電路塊與每個電路單元利用已知的半導(dǎo)體集成電路制造技術(shù)在一單片半導(dǎo)體基片上形成，例如在單晶硅上形成。
根據(jù)本發(fā)明的閃速存儲器有兩個電源端子VCCT和GNDT。電路基準(zhǔn)電壓GND(如OV)提供給端子GNDT，而高于電路基準(zhǔn)電壓的電源電壓VCC(如3V)提供給端子VCCT。根據(jù)本發(fā)明的閃速存儲器在上述兩電壓VCC和GND的基礎(chǔ)上產(chǎn)生多種形式的精確的內(nèi)部電壓。
圖19中，X—尋址信號AX進入X—地址緩存器XADB。被X—地址緩存器XADB俘獲的尋址信號由X譯碼器SDC解釋。字行WLil到WLim由字行選擇驅(qū)動器WDBi選擇，為由m個存儲單元組成的每個存儲區(qū)都配備了字行選擇驅(qū)動器WDBi。上述存儲區(qū)的存儲單元Mil到Mim的公共漏極通過選擇MOSFET(金屬氧化膜半導(dǎo)體場效應(yīng)管)Qdi與數(shù)據(jù)線DLj相連，該存儲區(qū)的存儲單元Mil到Mim所共有的源極通過選擇MOSFET Qsi與公共源極線CSL相連。主字行選擇驅(qū)動器SDCBi向選擇MOSFET Qdi與Qsi提供選擇信號。
由于在編程、擦除和讀操作時和選擇MOSFET的柵極相連的主字行Wdi的電位與和存儲單元的控制柵相連的字行WLil到WLim的電位不同，所以字行選擇驅(qū)動器WDBi應(yīng)具備用來輸出能對應(yīng)這些操作方式的選擇/非選擇電平電壓的輸出電路。
在存儲器陣列MAR中，在上述每個字行與每個數(shù)據(jù)行的交叉處形成存儲單元。而數(shù)據(jù)行DLi通過選擇MOSFET Qdi與多個存儲單元Mil至Mim的漏極相連。同樣，構(gòu)成一個存儲區(qū)的存儲單元Mil至Mim的源極通過選擇MOSFET Qsi與源極線CSL相連。
數(shù)據(jù)線與讀出鎖存器SL相連。讀出鎖存器SL讀取數(shù)據(jù)線上的高電平或低電平，并將數(shù)據(jù)線鎖存于所讀電平上，可以使用大約類似諸如用于已知動態(tài)RAM中的CMOS讀取放大器的電路作為讀出鎖存器SL的讀取放大器，但不限于此。換句話說，SL的讀取放大器由一對帶有交叉連接的輸入與輸出的CMOS反相器以及一個為多個CMOS反相器提供工作電壓和地電壓的電源開關(guān)組成。
讀出鎖存器SL還起保持編程數(shù)據(jù)的寄存器的作用。換句話說，讀出鎖存器通過列開關(guān)與輸入/輸出線相連，在讀操作中，由列開關(guān)選中的數(shù)據(jù)通過輸入/輸出線送到串行放大器SA與數(shù)據(jù)輸出電路DOB中，以便從輸入/輸出端口12I/O輸出。在編程操作中，從輸入/輸出端口I/O串行輸入的編程數(shù)據(jù)通過輸入緩存器DIB送到輸入/輸出線上，以便通過列開關(guān)將編程數(shù)據(jù)保持在讀出鎖存器SL中，SL的作用就象一個對應(yīng)于數(shù)據(jù)線的鎖存電路。當(dāng)數(shù)據(jù)被全部俘獲時，所俘獲的數(shù)據(jù)被同時送到相應(yīng)的數(shù)據(jù)線上而進行編程操作。
列開關(guān)由Y譯碼器YDCB解釋，Y譯碼器接收Y地址緩存器YADB的輸出信號，而YADB接收Y尋址信號AY。讀出放大器的輸入/輸出交點被Y譯碼器形成的選擇信號連接到輸入/輸出線上。列譯碼器有地址計數(shù)器，由Y尋址信號AY對它設(shè)定初始值，但不限于此。地址計數(shù)器對時鐘串SC進行計數(shù)而產(chǎn)生連續(xù)的Y地址，從而形成列開關(guān)選擇信號。串行輸入的編程數(shù)據(jù)與上述時鐘串同步地被輸入，串行輸出的讀數(shù)據(jù)與時鐘串同步地被輸出。
控制器CNT接收片選通信號/CE(這里應(yīng)注意信號名字前的斜杠“/”表示該信號是低電平有效信號，這通常是在信號名上加橫杠表示，而在附圖中普通橫杠用于同樣的目的)、輸出允許信號/OE、編程允許信號/WE以及產(chǎn)生內(nèi)部操作所需的各種定時信號的時鐘串SC。
圖19中的電壓發(fā)生器VPS用來產(chǎn)生擦除，寫和讀上述存儲單元所需的電壓。也就是說，VPS為字行選擇驅(qū)動器WDBi提供電壓VEG、VEV、VWG和VWV并為主字行選擇驅(qū)動器SDCBi提供電壓VWS、另外，VPS為讀出鎖存器SL提供電壓VWD，為源極線電壓供電電路SVC提供電壓SVC。
現(xiàn)在參考圖20中示出的說明與本發(fā)明有關(guān)的閃速存儲器的操作的剖視圖。圖20(A)示出擦除狀態(tài)，其中閃速存儲器具有疊層?xùn)沤Y(jié)構(gòu)，該結(jié)構(gòu)在浮動?xùn)排c薄氧化膜(約8.5nm)做成的半導(dǎo)體基片之間有一層?xùn)沤^緣膜，使隧道電流能流過它。作為參照，浮動?xùn)排c控制柵之間的柵氧化膜比上述柵氧化膜厚(約15nm)。擦除操作時，VEG施加于控制柵，而VED施加于源區(qū)和基片，這將產(chǎn)生足以使隧道電流在基片和浮動?xùn)胖g流動的高電場，電子從基片邊射入浮動?xùn)拧＿@樣就在擦除狀態(tài)下，根據(jù)字行的選擇電平截止了擊穿存儲器。同時漏極區(qū)被導(dǎo)通，電源電壓VCC施加于實際上形成基片的n溝道區(qū)，并且電路地GND，如0V，施加于本征基片P—SUB。
在圖19的存儲器陣列中MAR中，多個存儲器單元如Mil至Mim集中于一單獨存儲區(qū)，使這些漏極區(qū)與源區(qū)對存儲單元是公共的。在公共漏區(qū)與數(shù)據(jù)線DLj之間形成選擇MOSFET Qdi。上述擦除操作時，當(dāng)0V施加于柵極時，漏區(qū)邊的選擇MOSFET Qdi被截止。這樣將導(dǎo)通存儲單元Mil至Mim的所有漏區(qū)。擦除操作時，當(dāng)高電平(“H”)施加于柵極的，源區(qū)邊的選擇MOSFET Qsi截止。因此，上述電壓VED在公共源區(qū)和基片P溝道區(qū)之間給出。
在上述結(jié)構(gòu)中，存儲單元被歸入各存儲區(qū)，每存儲區(qū)通過選擇MOSFET與數(shù)字線相連并與公共源極線相連，該結(jié)構(gòu)可減小未選中存儲單元的應(yīng)力。也就是說，字行被選中而數(shù)據(jù)行未被選中的存儲單元或者字行未被選中而數(shù)據(jù)行被選中，且必須保持其數(shù)據(jù)的存儲單元，在編程或擦除操作時，避免上述編程或擦除電壓施加于這些存儲單元，在該結(jié)構(gòu)中應(yīng)力只施加于該存儲區(qū)中少數(shù)幾個存儲單元中。
上述擦除操作時，負(fù)電壓，如VED(-4V)，施加于基片P溝道，而選擇電壓VEG，如12V，施加于字行，它使成組擦除按字行工作。在上述實施例中，一字行形成一個存儲單位，如一段。一段由512字節(jié)組成，但不限于此，換句話說，一字行(應(yīng)該注意到一字行并不意味實際的一行)與512×8＝約4K個存儲單元有關(guān)。這種情況下，若形成8個存儲陣列，由于一字行與512個存儲單元有關(guān)，則字行選擇操作可由電流驅(qū)動能力較小的字驅(qū)動器以相對高的速度來完成字行選擇操作。
圖20(B)示出校驗狀態(tài)。VEV施加于控制柵，VCC施加于n溝道區(qū)，而VDL施加于漏極。然后電路地電位施加于源區(qū)、P溝道區(qū)和基片。如果漏電流ID因上述電壓VEV而流動，則它的門限電壓被確定要低于電壓VEV，而引起不充分擦除。因此上述圖20(A)中的操作又被重復(fù)，使擦除狀態(tài)的門限電壓大于VEV。
圖20(C)示出讀狀態(tài)。VCC施加于控制柵和n溝道區(qū)，而VDL施加于漏極。電路地電位施加于源區(qū)、P溝道區(qū)和基片。若漏電流ID因電壓VCC而流動，則能確定該存儲單元為編程狀態(tài)，若無電流，則能確定該存儲單元為擦除狀態(tài)。此刻，電壓VDL施加于漏極。VDL是相對而言的低電位，大約1V，從而防止軟編程操作進行，而該軟編程操作是由讀電壓VDL和選擇電壓VCC引起隧道電流的流動造成的。
圖21(A)示出編程狀態(tài)。VWG施加于控制柵，而FWD施加于漏區(qū)。不進行編程操作時，漏區(qū)施加0V?？刂茤烹妷篤WD是—9.5V，而漏區(qū)電壓VWD是4.5V。這就產(chǎn)生了足以使浮動?xùn)排c漏區(qū)之間的隧道電流流動的高電場，從而自浮動?xùn)畔蚵﹨^(qū)注入電子。未選中字行被設(shè)定為VCC(+3V)，從而防止隧道電流在具有公共漏區(qū)的未選中存儲單元的漏電壓VWD被給出的流動。
圖21(B)示出編程校驗狀態(tài)。VWV施加于控制柵，而VDL施加于漏區(qū)。電路地電位施加于源區(qū)和P溝道區(qū)。若漏電流ID不因上述VWV而流動，則能確定它的門限電壓高于電壓VWV，從而引起不充分編程。因此圖21(A)中的編程操作又進行，使編程狀態(tài)的門限電壓低于VWV，重復(fù)編程校驗操作和編程操作防止過量的編程引起耗盡型。
參見圖1，圖中示出了說明實行本發(fā)明的一個最佳實施例的電壓發(fā)生器VPS的方框圖。該實施例具有能有效形成擦除，寫和讀如上所述的存儲單元所需的各種形式的高精度電壓的結(jié)構(gòu)。
更具體說，基準(zhǔn)電壓發(fā)生器產(chǎn)生一精確基準(zhǔn)電壓VR(如0.7V)，它與下面將描述的MOSFET門限電壓相對應(yīng)。為通過修正基準(zhǔn)電壓VR的過程分散獲得而所需電壓，需配備微調(diào)電路。微調(diào)電路1有一熔絲將在后面說明。通過有選擇地并聯(lián)連接形成基準(zhǔn)電壓VR的MOSFETS，一當(dāng)量溝道寬度L被調(diào)整，從而以±1％的誤差形成基準(zhǔn)電壓VR的微調(diào)。
基準(zhǔn)電壓VR送到分壓器被分成各種電壓VRCj和VRSi，這些電壓高于和低于基準(zhǔn)電壓。實際上，該分壓器并未對基準(zhǔn)電壓VR本身分壓，而是形成在基準(zhǔn)電壓VR基礎(chǔ)上遞增0.1V的電壓，以下還將對此作說明。從分壓器獲得的電壓又被微調(diào)電路2進行微調(diào)，將被設(shè)定為對照過程分散按0.1V增加的電壓。上述分壓電壓VRCj是這樣一些電壓，它們用電源電壓VCC為基準(zhǔn)電壓，在VCC的基礎(chǔ)上-0.1至-0.2V范圍內(nèi)形成的，以0.1V遞增的電壓。上述分壓電壓VRSi是在電路地電位基礎(chǔ)上0.1V至0.2V范圍內(nèi)形成的，以0.1V遞增的電壓。
以地電位為基準(zhǔn)電壓的電壓VRSi中，形成電壓VEG所需的多個電壓VRSI送入選擇器1。選擇器1選擇微調(diào)電路3所指定的一個電壓，并將該選定電壓供給相應(yīng)的增壓(推舉)電路，如將要說明的，增壓(推舉)電路間歇工作，使電荷泵電路的輸出電壓變成這樣獲得的輸出電壓VEG，即把上述選定電壓VRSI乘以n倍所得電壓與從上述電壓VRSi中通過連接選出一個VRSK所得的電壓相加起來。選擇器1用來選擇少數(shù)電壓VRSI，這些少數(shù)電壓是從由上述分壓器形成的多個電壓VRSi中生成上述VEG時所需的電壓VRSI，這樣就簡化了電路。這種結(jié)構(gòu)形成選擇器1和微調(diào)電路3的必需的最小電路。
電壓VED是通過將分壓電壓VRCj中的選定信號乘以n倍所得電壓與從分壓電壓VRSi中選擇的電壓相加而形成的。這些分壓電壓通過連接被選中。電壓VEV也是將分壓電壓VRSK和它的n倍增壓電壓與分壓電壓VRSI相加而形成的。
基本來說，電壓VWD、VWG、VWV和VWS也是通過上述分壓電壓的組合形成的。但是，用來形成這些電壓的分壓電壓VRSK是為簡化電路從上述分壓電壓VRSi中選出的多個電壓中間由選擇器2指定的電壓。選擇器2通過由微調(diào)電路4形成的選擇信號選出一個信號并輸出該選擇信號。
很明顯，所形成的每個電壓的因數(shù)n都不相同，并且通過連接所選擇的，將進入相應(yīng)電壓發(fā)生器的VRSK與VRSI是根據(jù)相應(yīng)的輸出電壓被選中的。
用來形成電壓VEG、VED、VEV、VWG、VWV和VWS的增壓(推舉)與減壓電路根據(jù)控制器CNT所提供的選擇信號PSE完成增壓與減壓操作。即，只有為其提供了選擇信號PSE的增壓(推舉)電路或減壓轉(zhuǎn)換才能完成增壓與減壓操作。
參考圖2，圖中示出圖1中基準(zhǔn)電壓發(fā)生器的電路圖。圖中，在柵極標(biāo)有指向溝道部分箭頭的每個MOSFET為n—溝道MOSFET，而標(biāo)有指向相反方向的箭頭的每個MOSFET為P—溝道MOSFET。
指向箭頭被涂黑的MOSFET Q3是耗盡型的n—溝道MOSFET。流過MOSFETQ3的電流I2流向形成的二極管的P—溝道MOS-FETQ6。流向P溝道MOSFET Q5的，與P—溝道MOSFET Q6成電流鏡面的鏡面電流供給形成二極管的n—溝道MOSFET Q1。
上述電流I2與11是由上述MOSFET Q6與形成電流鏡面的MOSFET Q8和MOSFET Q9形成的。電流I2供給MOSFET Q4，而電流I1供給MOSFET Q2。向MOSFET Q2的源極提供上述電流I1，I1流過P—溝道MOSFET Q7與n—溝道MOSFET Q10和Q11形成的電流鏡面電路。上述MOSFET Q4的源極與地電位相連，而它的柵極和漏極為公共，因此使這個晶體管形成一個二極管公共的柵極與漏極與MOSFET Q2的柵極相連，在MOSFET Q2的源極得到基準(zhǔn)電壓VR。
基準(zhǔn)電壓VR作為差壓(VGS4—VGS2)輸出，它是MOSFET Q4的柵極和源極間電壓與MOSFET Q2的柵極和源極間電壓之間的差壓。
MOSFET Q1至Q4工作于飽和區(qū)，下面的公式(1)與公式(2)是對于電流I1與I2建立的I1＝(1/2)×(W1/L1)×βn×(VGS1-vth1)2＝(1/2)×(W2/L2)×βn×(VGS2-Vth2)2…(1)I2＝(1/2)×(W3/L3)×βn×(VGS3-Vth3)2＝(1/2)×(W4/L4)×βn×(VGS4-Vth4)2…(2)其中，W1/L1至W4/L4是MOSFET Q1至Q4的溝道寬度W與溝道長度L間的尺寸率，而βn代表n—溝道MOSFET的溝道導(dǎo)電率。VGS1至VGS4是MOSFET Q1至Q4的柵、源間電壓，而Vth1至Vth4是MOSFET Q1至Q4的門限電壓。
在圖2中，MOSFET Q2與Q4的門限電壓被相等設(shè)定為Vth2＝Vth4，尺寸比率的設(shè)定如下列公式(3)所示α∶1＝W1/L1∶W2/L2＝W3/L3∶W4/L4………………(3)
上述情況下，基準(zhǔn)電壓VR根據(jù)下列公式(4)得出VR=VGS4-VGS2=α12×(Vth1-Vth3)······(4)]]>從公式(4)看出，基準(zhǔn)電壓VR可從尺寸比率α和MOSFET Q1與Q3之間的門限電壓差(Vth1—Vth3)中得出。換句話說，當(dāng)用離子注入或類似方法使MOSFET Q1與Q3的門限電壓不同時，所得到的過程分散通過調(diào)整尺寸率α得到修正。因此，MOSFET Q1、Q2、Q3和Q4的形成過程如下一般說來，MOSFET的溝道長度是相同的。個別MOSFET的電導(dǎo)率是通過改變其溝道寬度W設(shè)定的。因此，若溝道寬度W2和W4即MOSFET Q2和Q4的基本尺寸設(shè)定為1，則所需的基準(zhǔn)電壓VO通過調(diào)整MOSFET Q1和Q3的尺寸得到。由于這個原因，MOSFET Q1和Q3在圖2中用一個MOSFET表示，而事實上有多個MOSFET在半導(dǎo)體基片上形成，其中并聯(lián)排列的MOSFET的數(shù)目由受控制電壓的切換作用控制的切換MOSFET來確定，而控制電壓是由編程裝置形成的，如圖1中的構(gòu)成微調(diào)電路1的熔絲。
當(dāng)修正(Vth1—Vth3)的過程分散時，并聯(lián)排列的調(diào)整MOSFET的數(shù)目可由控制信號相對于固定的MOSFET來設(shè)定，例如由上述熔絲那樣的控制信號。要達此目的，MOSFETQ1和Q3需要事先構(gòu)成固定MOSFET和多個調(diào)整MOSFET，固定MOSFET的溝道寬度W1與W3稍小于MOSFETQ2和Q4的溝道寬度，而多個調(diào)整MOSFET的溝道寬度小得足以修正過程分散。
上述公式(4)示出諸如(Vth1—Vth3)的差分電壓可被放大α1/2倍，因此，將MOSFETQ1和Q3的溝道寬度設(shè)定為比MOSFETQ2和Q4的溝道寬度大α倍可提供出擴大α的基準(zhǔn)電壓VR。要達此目的，可以將由基本因數(shù)α規(guī)定尺寸的固定MOSFET與用來修正上述過程分散的小尺寸MOSFET相連接，小尺寸的MOSFET由控制信號有選擇地并聯(lián)排列，控制信號是由諸如構(gòu)成上述微調(diào)電路1的熔絲那樣的編程裝置形成的。
參考圖3，圖中示出圖1中的分壓器的電路圖。為了易讀，圖中指定給MOSFET的某些電路符號與圖2中所用的相同。但應(yīng)注意，圖3中的每個符號都表示一個分離電路功能。這也適用于其他電路圖。
n—溝道MOSFET Q5，其柵極與漏極相連，形成為二極管。對于該MOSFETQ5提供—n—溝道MOSFET Q6，其柵極與MOSFET Q5的柵極相連，與MOSFET Q5比較，MOSFETQ6的尺寸率(W/L)較大，且具有相應(yīng)于該尺寸率的電流放大功能。
給MOSFET Q5的源極和漏極提供電流源使電流I1流動。I1是由P—溝道MOSFETQ2和Q1與n—溝道MOSFETQ9和Q7組成的電流鏡面電路形成的。給MOSFET Q6的源極提供恒定電流源使相應(yīng)于上述尺寸率的電流IR流動，并給它的漏極提供能構(gòu)成上述電流鏡面電路的MOSFETQ2。
由圖2的基準(zhǔn)電壓電路形成的基準(zhǔn)電壓VR送到上述MOS-FETQ5的源極。在MOSFETQ6的源極(交點N1)獲得輸出電壓VN1。使MOSFET Q5和Q6的尺寸率(W5/L5W6/L6)等于電流率I1IR，能在MOSFETQ5和Q6的柵源極之間產(chǎn)生同樣的電壓，于是構(gòu)成VR＝VN1。這樣便提供了輸出電壓與輸入基準(zhǔn)電壓VR相等的輸出電壓源VN1。
電流鏡面電路使電流IR從MOSFETQ4流出。然后電流IR供給串聯(lián)排列的耗盡型MOSFET從而充當(dāng)一電阻元件，這些耗盡型MOSFET的柵極與漏極通常相連。當(dāng)由于MOSFETQ3、Q8和Q9的作用電流IR流過MOSFETQ6時，沒有電流流過MOSFETQ6的輸出節(jié)點N1和K個串聯(lián)耗盡型MOSFET電路，因此使基準(zhǔn)電壓VR能施加于K個MOSFET。
從k個MOSFET輸出分壓電壓使上述結(jié)構(gòu)以VR/K的步幅提供分壓電壓。在上述基準(zhǔn)電壓VR的基礎(chǔ)上，電源邊可提供一個按VR/K步幅上升的偏離電平電壓。若上述全部串聯(lián)MOSFET的個數(shù)為j，側(cè)最大電壓將是(j/k)VR?？偟膩砜?，改變?nèi)繑?shù)目可同時調(diào)整多個分壓電壓。圖1中的微調(diào)電路2就是用來調(diào)整串聯(lián)MOSFET k的數(shù)目的。
如上所述形成的電流IR通過電流鏡面MOSFETQ10流向電源電壓邊VCC的串聯(lián)排列的耗盡型MOSFET。這樣在電源電壓VCC的基礎(chǔ)上提供出分壓電壓VRCj。
參考圖4，圖中示出說明實行本發(fā)明的一個最佳實施例的圖1中的電源電路的電路圖。該電路產(chǎn)生正電壓，如圖1中的電壓VEG。由m級組成的電荷泵電路形成升壓電壓，以便使輸出電壓VO稍高于所需電壓。振蕩器OS產(chǎn)生的脈沖通過門電路提供給電荷泵電路。用電壓比較器CMP的輸出控制該門電路，可間歇地操縱電荷泵電路。
振蕩器OSC由控制信號PSE控制，但并不限于此。例如，安裝了電壓發(fā)生器的上述閃速存儲器若處于不需要輸出電壓VO的準(zhǔn)備狀態(tài)或讀狀態(tài)時，振蕩器OSC本身被控制信號PSE停止工作，從而達到節(jié)電的目的。
形成為二極管的全部幾個P—溝道MOSFET與一個P—溝道MOSFET在電荷泵電路的輸出端和地電位之間串聯(lián)連接。在這些二極管MOSFET當(dāng)中，裝在地電位邊的MOSFET的源極電壓向電壓比較器CMP的反相輸入端(-)供電。上述基準(zhǔn)電壓VR1向比較器CMP的正相輸入端(+)供電。該基準(zhǔn)電壓VR1是由微調(diào)電路1從上述分壓器所形成的電壓中選出的，或通過電路連接選出的。電壓VR1高于上述二極管MOSFET的門限電壓。用作微調(diào)的電壓VR2施加于上述的一個P一溝道MOSFET的柵極。微調(diào)電壓VR2高于電壓VR1，以便保證裝在地電位邊的MOSFET的工作電壓。也就是說，如圖4所示，從電路的地電位看起來，電壓VR2是由K個或更多的MOSFET形成的分壓電壓。
當(dāng)無電流流過上述串聯(lián)排列的二極管MOSFET時，來自電壓比較器的輸出信號變高，據(jù)此振蕩脈沖從振蕩器OSC送到電荷泵電路，開始增壓操作。當(dāng)產(chǎn)生的增壓電壓使電流流過上述的串聯(lián)二極管時，裝在地電位邊的MOSFET的源極電壓將達到上述電壓VR1，電壓比較器CMP的輸出將反相，以至關(guān)閉門電路。這樣就使電荷泵停止工作并保持穩(wěn)定。此時，地電位邊的MOSFET的源、柵極間的電壓等于基準(zhǔn)電壓VR1。因此，由于電壓VR2施加于柵極，使同樣的電流流過n個MOSFET，也包括上述一個P—溝道MOSFET，所以它們柵、源極間的電壓相等，從而產(chǎn)生出n倍IR1的電壓。又由于微調(diào)電壓VR2作用于一個MOSFET的柵極，所以n個MOSFET柵、源極間的電壓產(chǎn)生出一個n×VR1＋VR2的電壓。在圖4中乘號(×)用星號(*)表示。也就是說，當(dāng)輸出電壓VO變?yōu)閚×VR1＋VR2時，電荷泵電路停止泵電荷；當(dāng)輸出電壓低于n×VR1＋VR2電壓時，電荷泵電路開始泵電荷。電壓n×VR1＋VR2由這種電荷泵的間歇工作產(chǎn)生。
參考圖5，圖中示出為實行本發(fā)明的另一個實施例的圖1中電源電路的電路圖。該實施例產(chǎn)生諸如圖1中的電壓VWG那樣的負(fù)電壓。電荷泵電路由圖4中那樣的多級電荷組成，并產(chǎn)生增壓電壓，以便使輸出電壓VO的絕對值稍微高于所需電壓。由振蕩器OSC產(chǎn)生的脈沖通過門電路作用于電荷泵電路。電壓比較器的輸出控制門電路，使電荷泵電路能間歇地工作。
形成二極管的全部n個n—溝道MOSFET與一個n—溝道MOS-FET在電荷泵電路的輸出端與地電位間串聯(lián)連接。在這些二極管MOSFET中，裝在地電位邊的MOSFET的源極電壓施加到電壓比較器CMP的正相輸入端(+)。上述基準(zhǔn)電壓VR1施加到電壓比較器的反相輸入端(-)。該基準(zhǔn)電壓VR1是由微調(diào)電路1從上述分壓器形成的電壓中選出的，或通過電路連接選出的。電壓VR1高于上述二極管MOSFET的門限電壓，與電源電壓VCC有關(guān)。用于微調(diào)的電壓VR2作用于上述的一個MOSFET的柵極。該微調(diào)電壓VR2是由圖1的分壓器產(chǎn)生的，與n個MOSFET所設(shè)定的按n級遞增的電壓相比的微調(diào)電壓。在本實施例中也可以得到將電壓n×(VR1—VCC)與微調(diào)電壓VR2相加而形成的電壓，它與電源電壓VCC有關(guān)。
參考圖6，圖中示出實行本發(fā)明的另一個實施例的圖1中電源電路的電路圖。圖6示出一阻抗轉(zhuǎn)換電路，按該電路，輸入電壓VR被無變化地輸出。該轉(zhuǎn)換器用在圖1中產(chǎn)生電壓VWV的電路中。輸入電壓VR作用于由差分電路組成的電壓比較器CMP的反相輸入端(-)。所產(chǎn)生的電壓送到n—溝道輸出MOSFET的柵極，從而在它的源極得到輸出電壓VO。所得輸出電壓反饋到CMP的正相輸入端。該結(jié)構(gòu)控制輸出MOSFET的柵極電壓，以便使輸出電壓VO與輸入電壓VR匹配，從而通過該源極跟隨器式的輸出MOSFET完成阻抗轉(zhuǎn)換。
參考圖7，圖中示出實際本發(fā)明的最佳實施例的圖1中的選擇器控制電路。微調(diào)電路和選擇器的電路圖。電極TM0、TM1和TM2與選擇器控制電路連接，這些電極具有指定微調(diào)電路中的一個電路的能力以及在偽基礎(chǔ)上送入熔絲燒斷的信號的能力。TM0至TM3中的每個電極都裝有一個用黑三角表示的下拉電阻，從而在正常情況下保持電極為低電平。
選擇器所確定的從每個電極TM0至TM2進入的信號在每個鎖存電路LTC中被鎖定。當(dāng)來自電極TMCLK的信號為低時，鎖存器LTC傳遞在輸入端D鎖定的信號，如圖8所示；當(dāng)上述信號為高時，鎖存器將保持上述鎖定信號。
也就是說，在探測過程或類似過程中，電極TMCLK保持低電平，且用來指定多達6個選擇器的信號由電極TM0至TM2提供，使得電極TMCL變高，TMCL保持在鎖存電路LTC中。通過上述3位信號，可以指定多達8個選擇器。然而，當(dāng)3位數(shù)字全部為“0”時，它表示全復(fù)位狀態(tài)，當(dāng)3位數(shù)字全部為“1”時，該信號用來禁止保持狀態(tài)的偽微調(diào)。
如圖10中的序圖所示，當(dāng)TMCLK上升時，用來指定一個微調(diào)電路的熔絲譯碼器選擇地址MT0至MT2被鎖定在鎖存電路LTC中。這將使選擇器控制電路產(chǎn)生選擇一個微調(diào)電路的選擇信號，并把由信號TM0至TM2組成的偽燒斷信號送進熔絲電路FUS。在熔絲電路FUS中，偽燒斷信號保持在鎖存電路里。接著TMCLK變低，下一個熔絲譯碼器選擇地址進入，進入的地址保持在鎖存電路中，且對應(yīng)于被保持地址的燒斷信息也被輸入。
當(dāng)作用于復(fù)位端RST的復(fù)位信號(/RESET)從低變?yōu)楦邥r，信號RSTONB變低并持續(xù)一定時間，在該時間內(nèi)熔絲燒斷，相應(yīng)的熔絲信息被鎖存。由于電源接通時內(nèi)部信號/RESET變低，因此電路被初始化。
參考圖9，圖中示出實行本發(fā)明的一個實施例的熔絲電路的電路圖。熔絲F排列于電源VCC邊。在熔絲F的另一邊，一個用作偽燒斷的P—溝道MOSFET Q1與一個用作正常操作的P—溝道MOS-FET Q2并聯(lián)排列。在MOSFET Q1和Q2的另一邊，P—溝道MOSFETQ3與Q4的源極相連接。MOSFET Q3與Q4的漏極連接到n—溝道MOSFET Q5和Q6的漏極。MOSFET Q3至Q6的漏極被共同連接，從而形成輸出節(jié)點。在n—溝道MOSFET Q5和Q6與電路地電位之間裝有起高阻元件作用的n—溝道MOSFET Q7。電源電壓VCC經(jīng)常地向MOSFET Q7的柵極供電。
用來讀取熔絲F是否已經(jīng)燒斷的定時脈沖ST施加于n—溝道MOSFET Q5的柵極和P—溝道MOSFET Q2的柵極。定時脈沖ST通過反相器，作為反相信號SB還作用于P—溝道Q3的柵極，反相器未在此示出。上述輸出節(jié)點上的電位送入反相器N1。從反相器N1輸出的信號一方面反饋到P—溝道MOSFET Q4柵極，另一方面反饋到n—溝道MOSFET Q6的柵極。反相器N1的輸出信號供給反相器N2和N3。信號DT從反相器N2輸出，而反相信號DB從反相器N3輸出。
當(dāng)定時脈沖ST變高時，MOSFET Q3和Q5導(dǎo)通，而MOSFET Q2截止。此時，偽燒斷信號為低，MOSFET Q1導(dǎo)通。若熔絲F還未被燒斷，由于MOSFET Q5的電阻值大于熔絲F的電阻值，因此高電平信號送入反相器N2。反相器N1的輸出信號變低使P—溝道MOS-FET Q3導(dǎo)通，從而實現(xiàn)鎖存。此時n—溝道MOSFET Q6被反相器N1的低電平輸出信號截止，從而阻止電流直接流入熔絲F。當(dāng)上述讀操作已完成時，定時脈沖ST變低且MOSFET Q3與Q5都截止。
當(dāng)定時脈沖ST為高時，若熔絲F燒斷，則低電平信號由導(dǎo)通狀態(tài)的MOSFET Q7送入轉(zhuǎn)換器N1，這樣使轉(zhuǎn)換器N1的輸出信號為高，使n—溝道MOSFET Q5導(dǎo)通，從而實現(xiàn)鎖存。轉(zhuǎn)換器N1的高電平信號使P—溝道MOSFET Q4截止。雖然熔絲F已熔斷，仍有漏電流在高阻值下流動，但由于MOSFET Q3截止，因此能實現(xiàn)節(jié)電。
為實現(xiàn)偽燒斷狀態(tài)，信號P變高，這避免在熔絲F未被燒斷的狀態(tài)下產(chǎn)生電流脈沖，以便反相器N1的輸入被設(shè)定為低，并能保持為低。
參考圖11，圖中示出說明與本發(fā)明有關(guān)的實現(xiàn)其另一個實施例的電壓發(fā)生器的方框圖。在該實施例中，用來尋找和消除初始錯誤的壽命試驗，需產(chǎn)生一個與電源電壓VCC的上升成比例的高電壓。在這種情況下，控制柵與溝道之間以及控制柵與柵極之間的相對電壓必須與向存儲器單元寫數(shù)據(jù)或從存儲器單元擦除數(shù)據(jù)的正常操作時相同，相對電壓是由按電源電壓VCC的比例使其更高的電壓，以及不管電源電壓如何，都保持為恒定的電壓組成的。
在圖11的實施例中，電壓發(fā)生器VPS’是將用于壽命試驗的基準(zhǔn)電壓發(fā)生器與圖1的基準(zhǔn)電壓發(fā)生器加起來而達成的。電壓轉(zhuǎn)換器生成與電源VCC相關(guān)的電壓VRBC，選擇器3借助微調(diào)電路5從分壓電壓VRCj中選出分壓電壓VRCK，并將所選分壓電壓送往電壓轉(zhuǎn)換器，分壓電壓VRCj相對于電源電壓VCC而生，分壓電壓VRCK的數(shù)目小于分壓電壓VRCj的數(shù)目。
參考圖12，圖中示出上述電壓轉(zhuǎn)換器的實際電路圖。如圖所示電壓轉(zhuǎn)換器包括，一個其柵極作用了通過連接選出的基準(zhǔn)電壓VRSK的n—溝道MOSFET、與上述n—溝道MOSFET串聯(lián)連接的n個n—溝道MOSFET二極管；以及一個在上述n—溝道MOSFET的另一端與電源電壓VCC之間構(gòu)成，并在其柵極作用了來自選擇器3的電壓VRCK的MOSFET。這些MOSFET的尺寸都相等。該電壓轉(zhuǎn)換器從在上述電路的地電位邊構(gòu)成的MOSFET的漏極送出輸出電壓VRBC。
該電壓轉(zhuǎn)換器的工作情況如下。首先，在其柵極和源極施加了基準(zhǔn)電壓VRSK的MOSFET使基準(zhǔn)電流流動，該基準(zhǔn)電流還流進串聯(lián)排列的MOSFET，因此，n個二極管MOSFET的柵、源極電壓都等于上述基準(zhǔn)電壓VRSK。由于根據(jù)電源電壓VCC變化的基準(zhǔn)電壓VRCK作用于電源邊的MOSFET的柵極，因此輸出一個由與基準(zhǔn)電壓VRCK有關(guān)的n＋1個MOSFET的柵、源極間電壓造成的電平偏移電壓。由于其柵極與源極施加了基準(zhǔn)電壓VRSK的MOSFET所產(chǎn)生的電流流過上述每個MOSFET，因此輸出電壓VRBC為VCC－(n＋1)×VRSK－VRCK。
在圖11中，隨電源電壓VCC變化的電壓VRBC施加于比較器。該比較器的另一輸入端施加基準(zhǔn)電壓VRSK。比較器在正常讀取時不進行電壓比較操作，而是選擇兩電壓中的較高者，并輸出所選電壓。
參考圖13，圖中示出實現(xiàn)本發(fā)明的一個實施例的上述比較器的電路圖。上述電壓VRSK和VRBC分別作用于差分排列的n—溝道MOSFET Q1與Q2的柵極。n—溝道MOSFETQ3的源極MOSFETQ1與Q2的源極為公共源極，MOSFET Q3的柵極與漏極連在一起，使恒定電流源I2的電流流過。MOSFETQ1至Q3的尺寸相等。恒定電流源I2作用于MOSFETQ1至Q3的公共源極。恒定電流源I3的電流值被設(shè)定為恒定電流源I2的電流值的2倍。恒定電流源I2與I3利用以基準(zhǔn)電流源為基礎(chǔ)的電流鏡面電路，根據(jù)MOSFET尺寸率，被設(shè)定為上述電流率。
當(dāng)VRSK＞VRBC，MOSFET Q1導(dǎo)通。結(jié)果同樣的電流I2流過MOSFET Q1與Q3。這將使作用于MOSFET Q1柵極的電壓VRSK通過MOSFETQ1的柵極和源極與MOSFET Q3的源極與柵極輸出。相反，若VRSK＜VRBC，MOSFET Q2導(dǎo)通。結(jié)果同樣的電流I2流過MOSFET Q2與Q3。這將使作用于MOSFET Q2的柵極電壓VRBC通過MOSFET Q2的柵極和源極與MOSFET Q3的源極和柵極輸出。于是，輸出電壓VRBS為兩個電壓VRSK和VRBC中較高的電壓。
圖11中的電壓VEG、VED、VEV、VWD和VWV是根據(jù)上述代替圖1中分壓電壓VRSi與VRSI的分壓電壓VRBm生成的。若電源電壓VCC上升超過壽命試驗規(guī)定的電平，圖11中的這些分壓電壓將根據(jù)基準(zhǔn)電壓VRBC改變，相應(yīng)于電源電壓VCC上升。
參考圖15和圖16，圖中示出了電壓特性。圖15(A)示出基準(zhǔn)電壓VR的電壓特性。如圖所示，當(dāng)超過工作電壓后，不管電源電壓VCC怎樣上升，基準(zhǔn)電壓保持恒定。圖15(B)示出了根據(jù)基準(zhǔn)電壓VR生成的分壓電壓VRSi的電壓特性。分壓電壓VRSi由多個電壓組成，每個電壓都相對于電路地電位恒定。圖16示出了根據(jù)基準(zhǔn)電壓VR生成的分壓電壓VRCj的電壓特性。分壓電壓VRCj由多個電壓組成，每個電壓相對于電源電壓VCC恒定。
參考圖17，圖中示出在圖11中的壽命試驗時的基準(zhǔn)電壓發(fā)生器的電壓特性。如圖17(A)所示，當(dāng)電源電壓VCC達到工作電壓時，電壓VRBC相應(yīng)變化。由于上述基準(zhǔn)電壓VRSK是恒定的，因此，根據(jù)電位關(guān)系的反轉(zhuǎn)而被輸出的基準(zhǔn)電壓VRBS隨著電源電壓VCC的上升將從VRSK切換到VRBC。在圖17(B)中，根據(jù)上述切換。分壓電壓VRBm在超過一定電壓時，將從恒定電壓轉(zhuǎn)換為取決于電源電壓VCC的電壓。
參考圖18，為了對使用圖11的電壓發(fā)生器的可成組擦除的EEPPOM(閃速存儲器)的工作情況進行說明，圖18示出其電壓特性。在電源電壓相對低的安全范圍內(nèi)工作時，每個電壓的設(shè)定，應(yīng)使該電壓對于電源電壓的變化有一恒定關(guān)系。
當(dāng)電源電壓VCC上升超過上述安全工作范圍，并達到試驗范圍時，每個電壓按電源電壓VCC上升的比例上升。此時，作用于數(shù)據(jù)行的電壓VWD與用來編程的控制柵電位VWG保持恒定。這是因為既然存儲單元的柵極電壓在編程時是恒定的，而如果VWD不能保持恒定，編程電壓就不能保持恒定。同時，擦除電壓這樣來設(shè)定，以便能通過保持VEG和VED對電源電壓VCC的恒定關(guān)系，在與安全工作范圍內(nèi)的電壓相同的電壓下，完成擦除操作。
表1
表1列出了上述電壓的實際設(shè)定值?；鶞?zhǔn)電壓VR1與VR2以及n對應(yīng)于圖4和圖5中的基準(zhǔn)電壓和串聯(lián)MOSFET的級數(shù)。電源電壓VCC的數(shù)字3—3.6表示3.0V至3.6V。
根據(jù)上述本發(fā)明的實施例可得出下列結(jié)果(1)為產(chǎn)生高于所需電壓增加的增壓電壓，電荷泵電路可以間歇地工作，通過將一個根據(jù)基準(zhǔn)電壓所生成多個分壓電壓中的一個特定電壓乘以n倍所得電壓與一個預(yù)定的分壓電壓相加從而獲得所需的內(nèi)部電壓，于是有效生成任何穩(wěn)定電壓。
(2)就上述通過兩電壓相加而生成所需內(nèi)部電壓的電路而言，其柵極作用了上述可調(diào)整分壓電壓的MOSFET在n個MOSFET二極管中形成，而n個MOSFET二極管裝在電荷泵電路輸出端與地電位之間或裝在電荷泵電路輸出端與電壓發(fā)生器的電源電壓之間，且串聯(lián)插入的MOSFET二極管的漏極電壓與該基準(zhǔn)電壓匹配。這個簡單的MOSFET二極管結(jié)構(gòu)與電壓比較器可形成任意所需電壓。
(3)上述電壓發(fā)生器用來通過間歇操作電荷泵電路，提供所需電源電壓，從而有助于節(jié)電。
(4)利用了增強型MOSFET與耗盡型MOSFET之間的門限電壓差，并根據(jù)這些MOSFET之間的尺寸率完成微調(diào)，從而提供出具有以過程分散為基礎(chǔ)的精度的所需基準(zhǔn)電壓。
(5)對于被輸入到上述電壓比較器的基準(zhǔn)電壓而言，利用了由選擇信號從分壓電壓中選中的電壓，其中選擇信號是通過檢測熔絲是否已燒斷而形成的，而分壓電壓是由上述分壓器生成的，因而提供出具有計入了過程分散的精度的所需基準(zhǔn)電壓。
(6)上述基準(zhǔn)電壓發(fā)生器包括一個用來在電源電壓基礎(chǔ)上進行壽命試驗的基準(zhǔn)電壓發(fā)生器，當(dāng)電源電壓上升超過預(yù)定電壓時，就使用這個用于壽命試驗的基準(zhǔn)電壓，因而有效地保證初始故障的尋找和消除。
(7)在存儲單元中，擦除操作是以控制柵和基片間的相對電位為基礎(chǔ)，使電荷從基片邊通過溝道絕緣膜注入浮動?xùn)哦瓿傻?。編程操作是以上述控制柵與基片間的相對電位為基礎(chǔ)使電荷從浮動?xùn)磐ㄟ^上述溝道絕緣膜泄放到漏極邊實現(xiàn)的，對于由這樣的存儲單元組成的可成組擦除的固定存儲器電路來說，生成高于所需內(nèi)部電壓的增壓電壓的電荷泵電路間歇工作，充當(dāng)生成對這些存儲單元編程、擦除和讀數(shù)據(jù)所需的多個電壓的電源電路。電荷泵電路工作，以致能通過將根據(jù)基準(zhǔn)電壓生成的多個分壓電壓中的特定電壓乘以n倍所得到的電壓與一個預(yù)定分壓電壓相加，而獲得所需的內(nèi)部電壓。這個結(jié)構(gòu)能有效生成各種電壓。
(8)用于在電源電壓基礎(chǔ)上進行壽命試驗的基準(zhǔn)電壓發(fā)生器作為基準(zhǔn)電壓被提供。當(dāng)電源電壓上升超過預(yù)定電壓時，就使用壽命試驗用的基準(zhǔn)電壓。在壽命試驗中進行擦除和編程操作時的存儲單元的工作電壓相對于上述電源電壓被改變而形成恒定電壓。這個結(jié)構(gòu)允許加速試驗時進行編程和擦除操作。
本發(fā)明的幾個最佳實施例已用具體項目作了說明。這樣的說明只出于解釋的目的。應(yīng)該理解，不超越附在后面的權(quán)利要求書的精神與范圍還可作出各種改變和變化。例如，間歇控制電荷泵電路的控制器可以是任意能夠根據(jù)上述基準(zhǔn)電壓使輸出電壓為所需電壓而實現(xiàn)控制的控制器。另外，如果如上所述用溝道電流實現(xiàn)擦除和編程操作，則構(gòu)成閃速存儲器的存儲單元結(jié)構(gòu)可以是任意的。
本發(fā)明可廣泛應(yīng)用于任何需要各種內(nèi)部電壓的半導(dǎo)體集成電路器件。
下面將說明此處所公開的典型發(fā)明的作用。為生成高于所需電壓增加的增壓電壓，電荷泵電路間歇工作，通過將一個根據(jù)基準(zhǔn)電壓形成的多個分壓電壓中的特定電壓擴大n倍而獲得的電壓與一個預(yù)定的分壓電壓相加從而得出的所需的內(nèi)部電壓，于是有效生成任何穩(wěn)定電壓。
就上述通過兩電壓相加而生成所需內(nèi)部電壓的電路而言，其柵極作用了上述可調(diào)分壓電壓的MOSFET在n個MOSFET二極管中形成，而n個MOSFET二極管裝在電荷泵電路輸出端與地電位之間，或裝在電荷泵電路輸出端與電壓發(fā)生器電源電壓之間，且串聯(lián)插入的MOSFET二極管的漏極電壓與該基準(zhǔn)電壓匹配。這個簡單MOSFET二極管結(jié)構(gòu)與電壓比較器一起可生成任意所需電壓。
上述電壓發(fā)生器用來通過間歇操作電荷泵電路而提供所需電源電壓，從而有助于節(jié)電。
利用了增強型MOSFET與耗盡型MOSFET之間的門限電壓差，并根據(jù)這些MOSFET中的尺寸率完成微調(diào)，從而提供出具有以過程分散為基礎(chǔ)的精度的所需基準(zhǔn)電壓。
就被輸入到上述電壓比較器的基準(zhǔn)電壓而言，利用了由選擇信號從分壓電壓中選中的電壓，其中選擇信號是通過檢測熔絲是否已燒斷而形成的，而分壓電壓是由上述分壓器生成的，因而提供出出具有計入了過程分散的精度的所需基準(zhǔn)電壓。
上述基準(zhǔn)電壓發(fā)生器包括一個用來在電源電壓基礎(chǔ)上進行壽命試驗的基準(zhǔn)電壓發(fā)生器。當(dāng)電源電壓上升超過預(yù)定電壓時，就使用這個用作壽命試驗的基準(zhǔn)電壓，因而有效地保證初始故障的尋找和消除。
在存儲單元中，擦除操作是以控制柵和基片間的相對電位為基礎(chǔ)，使電荷從基片邊通過溝道絕緣膜注入浮動?xùn)哦瓿傻?，編程操作是以上述控制柵與基片間的相對電位為基礎(chǔ)，使電荷從浮動?xùn)磐ㄟ^上述溝道絕緣膜泄放到漏極邊實現(xiàn)的。對于由這樣的存儲單元組成的可成組擦除的非易失性存儲電路來說，生成高于所需內(nèi)部電壓的增壓電壓的電荷泵電路間歇工作，充當(dāng)生成對這些存儲單元寫、擦除和讀數(shù)據(jù)所需的多個電壓的電源電路。電荷泵電路工作，以致能通過將根據(jù)基準(zhǔn)電壓生成的多個分壓電壓中的特定電壓乘以n倍所得到的電壓與一個預(yù)定分壓電壓相加，而獲得所需的內(nèi)部電壓。這種結(jié)構(gòu)能有效生成各種電壓。
用于在電源電壓基礎(chǔ)上進行壽命試驗的基準(zhǔn)電壓發(fā)生器作為基準(zhǔn)電壓被提供。當(dāng)電源電壓上升超過預(yù)定電壓時，就使用壽命試驗用的基準(zhǔn)電壓。在壽命試驗中進行擦除和編程操作時存儲單元的工作電壓相對于上述電源電壓被改變而形成恒定電壓。這個結(jié)構(gòu)允許在加速試驗中進行編程與擦除操作。
權(quán)利要求
1.半導(dǎo)體集成電路器件包括一個產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路；一個在所述基準(zhǔn)電壓的基礎(chǔ)上生成多個分壓電壓的分壓電路；一個輸出所需內(nèi)部電壓的電荷泵電路，它將所述多個分壓電壓乘以n倍的所得電壓與一個選中的用作電壓微調(diào)的預(yù)定分壓相加而得到所需內(nèi)部電壓；以及一個間歇地控制所述電荷泵電路的控制電路。
2.一個如權(quán)利要求1中所定義的半導(dǎo)體集成電路器件，其中，所述的通過將兩種電壓相加而生成所需內(nèi)部電壓的電荷泵電路包括排列在所述電荷泵電路的輸出端與電路地電位間或排列在所述電荷泵電路的輸出端與電源電壓間的、形成為二極管的n個金屬氧化膜半導(dǎo)體場效應(yīng)管；一個接收排列在所述電路地電位處的或排列在所述電源電壓處的金屬氧化膜半導(dǎo)體場效應(yīng)管的漏極電壓以及所述多個分壓的電壓比較器；一個借助所述電壓比較器的輸出電壓來限制輸入脈沖被供給所述電荷泵電路的門電路；一個以串聯(lián)方式插在所述n個金屬氧化膜半導(dǎo)體場效應(yīng)管中的金屬氧化膜半導(dǎo)體場效應(yīng)管，其柵極上作用一個電壓，該電壓將與供給所述電壓比較器的基準(zhǔn)電壓乘以n倍后所得電壓相加。
3.一個如權(quán)利要求2中所定義的半導(dǎo)體集成電路器件，其中所述基準(zhǔn)電壓發(fā)生電路根據(jù)增強型金屬氧化膜半導(dǎo)體場效應(yīng)管與耗盡型金屬氧化膜半導(dǎo)體場效應(yīng)管之間的門限電壓差產(chǎn)生所述基準(zhǔn)電壓，且所述基準(zhǔn)電壓發(fā)生電路根據(jù)所述增強型金屬氧化膜半導(dǎo)體場效應(yīng)管與所述耗盡型金屬氧化膜半導(dǎo)體場效應(yīng)管間的尺寸率進行微調(diào)。
4.一個如權(quán)利要求2中所定義的半導(dǎo)體集成電路器件，其中，作用在所述電壓比較器上的基準(zhǔn)電壓是由通過檢測熔絲是否已燒斷而形成的選擇信號從多個分壓中選出的電壓，多個分壓是由所述分壓電路形成的。
5.一個如權(quán)利要求1中所定義的半導(dǎo)體集成電路器件，其中所述基準(zhǔn)電壓發(fā)生電路包括一個產(chǎn)生在一供電電壓的基礎(chǔ)上用于壽命試驗的基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，且當(dāng)所述供電電壓超過預(yù)定電壓電平時，所述用于壽命試驗的基準(zhǔn)電壓被用來作為所述供電電壓。
6.閃速存儲器包括一個存儲陣列，其中存儲單元排列在矩陣中字行與數(shù)據(jù)行的交點處，所述存儲單元根據(jù)控制柵與所述基片間的相對電位關(guān)系，將電荷從基片通過溝道絕緣膜注入浮動?xùn)?，而被擦除；根?jù)所述控制柵與所述漏極間的相對電位關(guān)系，將電荷從浮動?xùn)磐ㄟ^所述溝道絕緣膜泄放到漏極，而被編程，一個能夠生成對所述存儲單元進行編程、擦除和讀所需的多個電壓的電源電路，其中所述電源電路包括一個產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路；一個在所述基準(zhǔn)電壓基礎(chǔ)上生成多個分壓的分壓電路；一個輸出所需內(nèi)部電壓的電荷泵電路，它將所述多個分壓電壓乘以n倍后與一個預(yù)定分壓電壓相加，而得出所需內(nèi)部電壓；一個間歇地控制所述電荷泵電路的控制電路。
7.如權(quán)利要求6所定義的閃速存儲器，其中所述基準(zhǔn)電壓發(fā)生電路包括一個產(chǎn)生在一供電電路的基礎(chǔ)上用于壽命試驗的基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，當(dāng)所述供電電壓超過預(yù)定電壓電平時，所述用于壽命試驗的基準(zhǔn)電壓被用來作為所述供電電壓，并且在所述壽命試驗中進行擦除和編程操作時，該作用于所述存儲單元的電壓相對于所述供電電壓而變化，從而保持恒定電平。
全文摘要
一個半導(dǎo)體集成電路，其中包括一個生成高于所需內(nèi)部電壓的增壓(推舉)電壓的電荷泵電路，一個根據(jù)基準(zhǔn)電壓形成多個分壓的分壓電路，以及一個控制電路，該控制電路間歇地控制電荷泵電路，以便電荷泵電路的輸出電壓為所需的內(nèi)部電壓，這是通過將多個分壓中的一個特定電壓擴大n倍后的電壓與一預(yù)定分壓相加而獲得的。
文檔編號H01L27/04GK1120243SQ9411952
公開日1996年4月10日 申請日期1994年12月16日 優(yōu)先權(quán)日1993年12月17日
發(fā)明者久保野昌次, 久米均 申請人:株式會社日立制作所, 日立Ulsi工程株式會社