本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及半導(dǎo)體器件，特別是源-漏復(fù)合場板垂直型電力電子器件，可用于電力電子系統(tǒng)。

技術(shù)背景

功率半導(dǎo)體器件是電力電子技術(shù)的核心元件，隨著能源和環(huán)境問題的日益突出，研發(fā)新型高性能、低損耗功率器件就成為提高電能利用率、節(jié)約能源、緩解能源危機的有效途徑之一。而在功率器件研究中，高速、高壓與低導(dǎo)通電阻之間存在著嚴重的制約關(guān)系，合理、有效地改進這種制約關(guān)系是提高器件整體性能的關(guān)鍵。隨著微電子技術(shù)的發(fā)展，傳統(tǒng)第一代si半導(dǎo)體和第二代gaas半導(dǎo)體功率器件性能已接近其材料本身決定的理論極限。為了能進一步減少芯片面積、提高工作頻率、提高工作溫度、降低導(dǎo)通電阻、提高擊穿電壓、降低整機體積、提高整機效率，以gan為代表的寬禁帶半導(dǎo)體材料，憑借其更大的禁帶寬度、更高的臨界擊穿電場和更高的電子飽和漂移速度，且化學(xué)性能穩(wěn)定、耐高溫、抗輻射等突出優(yōu)點，在制備高性能功率器件方面脫穎而出，應(yīng)用潛力巨大。特別是采用gan基異質(zhì)結(jié)結(jié)構(gòu)的橫向高電子遷移率晶體管，即橫向gan基高電子遷移率晶體管hemt器件，更是因其低導(dǎo)通電阻、高擊穿電壓、高工作頻率等特性，成為了國內(nèi)外研究和應(yīng)用的熱點、焦點。

然而，在橫向gan基hemt器件中，為了獲得更高的擊穿電壓，需要增加?xùn)怕╅g距，這會增大器件尺寸和導(dǎo)通電阻，減小單位芯片面積上的有效電流密度和芯片性能，從而導(dǎo)致芯片面積和研制成本的增加。此外，在橫向gan基hemt器件中，由高電場和表面態(tài)所引起的電流崩塌問題較為嚴重，盡管當前已有眾多抑制措施，但電流崩塌問題依然沒有得到徹底解決。為了解決上述問題，研究者們提出了垂直型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件，也是一種gan基垂直型電力電子器件，參見algan/gancurrentapertureverticalelectrontransistors,ieeedeviceresearchconference,pp.31-32,2002。gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件可通過增加漂移層厚度提高擊穿電壓，避免了犧牲器件尺寸和導(dǎo)通電阻的問題，因此可以實現(xiàn)高功率密度芯片。而且在gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中，高電場區(qū)域位于半導(dǎo)體材料體內(nèi)，這可以徹底地消除電流崩塌問題。2004年，ilanben-yaacov等人利用刻蝕后mocvd再生長溝道技術(shù)研制出algan/gan電流孔徑異質(zhì)結(jié)場效應(yīng)器件，該器件未采用鈍化層，最大輸出電流為750ma/mm，跨導(dǎo)為120ms/mm，兩端柵擊穿電壓為65v，且電流崩塌效應(yīng)得到顯著抑制，參見algan/gancurrentapertureverticalelectrontransistorswithregrownchannels,journalofappliedphysics,vol.95,no.4,pp.2073-2078,2004。2012年，srabantichowdhury等人利用mg離子注入電流阻擋層結(jié)合等離子輔助mbe再生長algan/gan異質(zhì)結(jié)的技術(shù)，研制出基于gan襯底的電流孔徑異質(zhì)結(jié)場效應(yīng)器件，該器件采用3μm漂移層，最大輸出電流為4ka·cm^-2，導(dǎo)通電阻為2.2mω·cm²，擊穿電壓為250v，且抑制電流崩塌效果好，參見cavetonbulkgansubstratesachievedwithmbe-regrownalgan/ganlayerstosuppressdispersion,ieeeelectrondeviceletters,vol.33,no.1,pp.41-43,2012。同年，由masahirosugimoto等人提出的一種增強型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件獲得授權(quán)，參見transistor,us8188514b2,2012。此外，2014年，huinie等人基于gan襯底研制出一種增強型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件，該器件閾值電壓為0.5v，飽和電流大于2.3a，擊穿電壓為1.5kv，導(dǎo)通電阻為2.2mω·cm²，參見1.5-kvand2.2-mω-cm²verticalgantransistorsonbulk-gansubstrates,ieeeelectrondeviceletters,vol.35,no.9,pp.939-941,2014。

傳統(tǒng)gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件是基于gan基寬禁帶半導(dǎo)體異質(zhì)結(jié)結(jié)構(gòu)，其包括：襯底1、漂移層2、孔徑層3、左、右兩個對稱的電流阻擋層4、孔徑5、溝道層6、勢壘層7和鈍化層12；勢壘層7上面的兩側(cè)淀積有源極9，源極9下方通過離子注入形成兩個注入?yún)^(qū)8，源極9之間的勢壘層7上面淀積有柵極10，襯底1下面淀積有漏極11，鈍化層12完全包裹除了漏極底部以外的所有區(qū)域，如圖1所示。

經(jīng)過十多年的理論和實驗研究，研究者們發(fā)現(xiàn)，上述傳統(tǒng)gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件結(jié)構(gòu)上存在固有缺陷，會導(dǎo)致器件中電場強度分布極不均勻，尤其是在電流阻擋層與孔徑區(qū)域交界面下方附近的半導(dǎo)體材料中存在極高的電場峰值，從而引起器件過早擊穿。這使得實際工藝中很難實現(xiàn)通過增加n型gan漂移層的厚度來持續(xù)提高器件的擊穿電壓。因此，傳統(tǒng)結(jié)構(gòu)gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件的擊穿電壓普遍不高。為了獲得更高的器件擊穿電壓，并可以通過增加n型gan漂移層的厚度來持續(xù)提高器件的擊穿電壓，2013年，zhongdali等人利用數(shù)值仿真技術(shù)研究了一種基于超結(jié)的增強型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件，研究結(jié)果表明超結(jié)結(jié)構(gòu)可以有效調(diào)制器件內(nèi)部的電場分布，使處于關(guān)態(tài)時器件內(nèi)部各處電場強度趨于均勻分布，因此器件擊穿電壓可達5～20kv，且采用3μm半柱寬時擊穿電壓為12.4kv，而導(dǎo)通電阻僅為4.2mω·cm²，參見designandsimulationof5-20-kvganenhancement-modeverticalsuperjunctionhemt,ieeetransactionsonelectrondecices,vol.60,no.10,pp.3230-3237,2013。采用超結(jié)的gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件從理論上可以獲得高擊穿電壓，且可實現(xiàn)擊穿電壓隨n型gan漂移層厚度的增加而持續(xù)提高，是目前國內(nèi)外已報道文獻中擊穿電壓最高的一種非常有效的大功率器件結(jié)構(gòu)。然而，超結(jié)結(jié)構(gòu)的制造工藝難度非常大，尤其是厚n型gan漂移層情況下，幾乎無法實現(xiàn)高性能超結(jié)結(jié)構(gòu)的制作。此外，在采用超結(jié)結(jié)構(gòu)的gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中，當器件導(dǎo)通時超結(jié)附近會產(chǎn)生額外的導(dǎo)通電阻，且該導(dǎo)通電阻會隨著漂移層厚度的增加而不斷增加，因此雖然器件的擊穿電壓隨著漂移層厚度的增加而提高，但是器件的導(dǎo)通電阻也會相應(yīng)的增加，器件中擊穿電壓與導(dǎo)通電阻之間的矛盾并沒有徹底解決。因此，探索和研發(fā)制造工藝簡單、擊穿電壓高、導(dǎo)通電阻小的新型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件，意義非常重大。

隨著應(yīng)用領(lǐng)域的擴展，在電動汽車、s類功率放大器、功率管理系統(tǒng)等許多技術(shù)領(lǐng)域中，為了有效地實現(xiàn)功率轉(zhuǎn)換和控制，迫切需要具有雙向阻斷能力的高性能功率器件，即器件不僅要有很強的正向阻斷能力，即正向擊穿電壓，還要同時具有很強的反向阻斷能力，也就是希望器件在關(guān)態(tài)下具有很高的負的漏極擊穿電壓，即反向擊穿電壓。

場板結(jié)構(gòu)已成為橫向gan基hemt器件中用于提高器件正向擊穿電壓和可靠性的一種成熟、有效的場終端技術(shù)，且該技術(shù)可以實現(xiàn)器件擊穿電壓隨場板的長度和結(jié)構(gòu)變化而持續(xù)增加。近年來，通過利用場板結(jié)構(gòu)已使橫向gan基hemt器件的性能取得了突飛猛進的提升，參見highbreakdownvoltagealgan–ganpower-hemtdesignandhighcurrentdensityswitchingbehavior,ieeetransactionsonelectrondevices,vol.50,no.12,pp.2528-2531,2003,和highbreakdownvoltagealgan–ganhemtsachievedbymultiplefieldplates,ieeeelectrondeviceletters,vol.25,no.4,pp.161-163,2004，以及highbreakdownvoltageachievedonalgan/ganhemtswithintegratedslantfieldplates,ieeeelectrondeviceletters,vol.27,no.9,pp.713-715,2006。因此，將場板結(jié)構(gòu)引入gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中，以提高器件的正向擊穿電壓，具有非常重要的優(yōu)勢。然而，截至目前國內(nèi)外仍然沒有將場板結(jié)構(gòu)成功應(yīng)用于gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中的先例，這主要是由于gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件結(jié)構(gòu)上的固有缺陷，會導(dǎo)致器件漂移層中最強電場峰位于電流阻擋層與孔徑層交界面下方附近，該電場峰遠離漂移層兩側(cè)表面，因此場板結(jié)構(gòu)幾乎無法發(fā)揮有效調(diào)制器件中電場分布的作用，即使在gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中采用了場板結(jié)構(gòu)，器件性能也幾乎沒有任何提高。

此外，現(xiàn)有的gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件均采用歐姆漏極，當器件漏極施加非常低的反向電壓時，器件中的電流阻擋層便會失效，形成很大的漏源泄漏電流，而且隨著漏極反向電壓的增加，器件柵極也會正向開啟，并通過很大柵電流，最終導(dǎo)致器件失效。因此，現(xiàn)有的gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件均無法實現(xiàn)反向阻斷功能，即使將場板結(jié)構(gòu)應(yīng)用于gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件中，對改善器件的反向阻斷特性也無任何效果。

綜上所述，針對上述技術(shù)瓶頸，研發(fā)具備優(yōu)良雙向阻斷能力的高性能垂直型gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件，非常必要、迫切，具有重要的現(xiàn)實意義。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于針對上述已有技術(shù)的不足，提供一種源-漏復(fù)合場板垂直型電力電子器件，以減小器件的制作難度，提高器件的正向擊穿電壓和反向擊穿電壓，并實現(xiàn)正向擊穿電壓和反向擊穿電壓的可持續(xù)增加，緩解器件擊穿電壓與導(dǎo)通電阻之間的矛盾，改善器件的擊穿特性和可靠性。

為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

一、器件結(jié)構(gòu)

一種源-漏復(fù)合場板垂直型電力電子器件，包括：襯底1、漂移層2、孔徑層3、兩個對稱的電流阻擋層4、溝道層6、勢壘層7和鈍化層12，勢壘層7上的兩側(cè)淀積有兩個源極9，兩個源極9下方通過離子注入形成兩個注入?yún)^(qū)8，源極9之間的勢壘層7上面淀積有柵極10，襯底1下面淀積有肖特基漏極11，鈍化層12完全包裹在除肖特基漏極11底部以外的所有區(qū)域，兩個電流阻擋層4之間形成孔徑5，其特征在于：

所述兩個電流阻擋層4，采用由第一阻擋層41和第二阻擋層42構(gòu)成的二級臺階結(jié)構(gòu)，且第二阻擋層42位于第一阻擋層41的內(nèi)側(cè)；

所述鈍化層12，其兩側(cè)均采用雙階梯結(jié)構(gòu)，即在鈍化層的兩邊的上部區(qū)域刻有整數(shù)個源階梯，下部區(qū)域刻有整數(shù)個漏階梯；

每個源階梯上淀積有金屬，形成對稱的兩個整體源場板13，該源場板13與源極9電氣連接，形成階梯源場板；

每個漏階梯上淀積有金屬，形成對稱的兩個整體漏場板14，該漏場板14與肖特基漏極11電氣連接，形成階梯漏場板。

二、制作方法

本發(fā)明制作源-漏復(fù)合場板垂直型電力電子器件的方法，包括如下過程：

a.在襯底1上外延n^-型gan半導(dǎo)體材料，形成漂移層2；

b.在漂移層2上外延n型gan半導(dǎo)體材料，形成厚度為0.5～3μm、摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3的孔徑層3；

c.在孔徑層3上制作掩模，利用該掩模在孔徑層內(nèi)的兩側(cè)位置注入劑量為1×10¹⁵～1×10¹⁶cm^-2的p型雜質(zhì)，制作厚度a與孔徑層厚度相同，寬度c為0.2～1μm的兩個第一阻擋層41；

d.在兩個第一阻擋層(41)和孔徑層3上制作掩模，利用該掩模在左右第一阻擋層41之間的孔徑層內(nèi)的兩側(cè)注入劑量為1×10¹⁵～1×10¹⁶cm^-2的p型雜質(zhì)，制作厚度b為0.3～1μm，寬度d為1.4～3.4μm的兩個第二阻擋層42，兩個第一阻擋層41和兩個第二阻擋層42構(gòu)成二級臺階結(jié)構(gòu)的電流阻擋層4，兩個對稱電流阻擋層4之間形成孔徑5；

e.在兩個第一阻擋層41、兩個第二阻擋層42和孔徑5上部外延gan半導(dǎo)體材料，形成厚度為0.04～0.2μm的溝道層6；

f.在溝道層6上部外延gan基寬禁帶半導(dǎo)體材料，形成厚度為5～50nm的勢壘層7；

g.在勢壘層7上部制作掩模，利用該掩模在勢壘層內(nèi)兩側(cè)注入劑量為1×10¹⁵～1×10¹⁶cm^-2的n型雜質(zhì)，以制作注入?yún)^(qū)8，其中，兩個注入?yún)^(qū)的深度均大于勢壘層厚度，且小于溝道層6與勢壘層兩者的總厚度；

h.在兩個注入?yún)^(qū)8上部和勢壘層7上部制作掩模，利用該掩模在兩個注入?yún)^(qū)上部淀積金屬，以制作源極9；

i.在源極9上部和勢壘層7上部制作掩模，利用該掩模在勢壘層上淀積金屬，以制作柵極10；

j.在襯底的背面上淀積金屬，以制作肖特基漏極11；

k.在除了肖特基漏極11底部以外的其他所有區(qū)域淀積絕緣介質(zhì)材料，形成包裹的鈍化層12；

l.在鈍化層12上部制作掩模，利用該掩模在鈍化層12左、右兩側(cè)的上部區(qū)域進行刻蝕，形成第1個平臺；

m.制作第1源階梯至第m源階梯：

m1)在鈍化層12上部制作掩模，利用該掩模，在第1個平臺內(nèi)進行刻蝕，形成第1源階梯和第2個平臺；

m2)在鈍化層12上部制作掩模，利用該掩模，在第2個平臺內(nèi)進行刻蝕，形成第2源階梯和第3個平臺；

以此類推，直至制作出第m源階梯和第m+1個平臺，m根據(jù)器件實際使用要求確定，其值為大于等于1的整數(shù)；

n.在帶有m個源階梯的鈍化層12上制作掩模，利用該掩模在左右兩邊的第1源階梯至第m源階梯上淀積連續(xù)的金屬，形成左右對稱的兩個源場板13，并將該兩側(cè)的源場板與源極電氣連接；該源場板13的上邊界所在高度高于第一阻擋層41下邊界所在高度，源場板13距離漂移層2最近處的水平間距u近似滿足關(guān)系d<3.5a，a為第一阻擋層41的厚度，d為第二阻擋層42的寬度；

o.在肖特基漏極11的背面和鈍化層12的背面制作掩模，利用該掩模在鈍化層12背面的的左、右兩邊內(nèi)進行刻蝕，形成第1個刻蝕面；

p.制作第1漏階梯至第q漏階梯：

p1)在肖特基漏極11的背面和鈍化層12的背面制作掩模，利用該掩模，在第1個刻蝕面內(nèi)進行刻蝕，制作第1漏階梯和第2個刻蝕面；

p2)在肖特基漏極11的背面和鈍化層12的背面制作掩模，利用該掩模，在第2個刻蝕面內(nèi)進行刻蝕，制作第2漏階梯和第3個刻蝕面；

以此類推，直至制作出第q漏階梯和第q+1個刻蝕面，q根據(jù)器件實際使用要求確定，其值為大于等于1的整數(shù)；各級漏階梯寬度rj，均滿足rj>k，且rj自下而上依次增大，其中k為漂移層2與漏場板14最近處的水平間距，j為整數(shù)且q≥j≥1。

q.在肖特基漏極11的背面以及帶有q個漏階梯的鈍化層12的背面制作掩模，利用該掩模在左、右兩邊的第1漏階梯至第q漏階梯上淀積連續(xù)的金屬，形成左、右對稱的兩個漏場板14，該漏場板的下邊界所在高度低于或等于襯底的下邊界所在高度，并將該兩側(cè)的漏場板14與肖特基漏極11電氣連接，完成整個器件的制作。

本發(fā)明器件與傳統(tǒng)gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件比較，具有以下優(yōu)點：

a.實現(xiàn)正向擊穿電壓持續(xù)增加。

本發(fā)明采用二級臺階形式的電流阻擋層，使器件內(nèi)部的第一阻擋層、第二阻擋層與孔徑層交界面下方附近均會產(chǎn)生一個電場峰，且第一阻擋層對應(yīng)的電場峰值大于第二阻擋層對應(yīng)的電場峰值；由于第一阻擋層的電場峰非常接近漂移層兩側(cè)表面，便可以利用階梯形源場板有效減弱漂移層兩側(cè)表面附近第一阻擋層對應(yīng)的電場峰，并可以在階梯形源場板的每個階梯處漂移層兩側(cè)表面附近形成新的電場峰，且該電場峰數(shù)目與階梯形源場板的階梯數(shù)相等；

通過調(diào)整階梯形源場板與漂移層之間鈍化層的厚度、電流阻擋層的尺寸和摻雜、階梯的寬度和高度等，可以使得電流阻擋層與孔徑層交界面下方附近的電場峰值與階梯形源場板對應(yīng)的漂移層內(nèi)各電場峰值相等，且小于gan基寬禁帶半導(dǎo)體材料的擊穿電場，從而提高了器件的正向擊穿電壓，且通過增加階梯形源場板的階梯數(shù)目可實現(xiàn)正向擊穿電壓的持續(xù)增加。

b.實現(xiàn)反向擊穿電壓持續(xù)增加。

本發(fā)明采用了階梯形漏場板，利用該階梯形漏場板有效調(diào)制漂移層內(nèi)電場分布，使得器件漂移層內(nèi)的高電場區(qū)面積顯著增加，并可在階梯形漏場板的每個階梯處漂移層兩側(cè)表面附近形成新的電場峰，且電場峰數(shù)目與階梯形漏場板的階梯數(shù)相等；

通過調(diào)整階梯形漏場板與漂移層之間鈍化層的厚度、階梯的寬度和高度等，可以使得階梯形漏場板對應(yīng)的漂移層內(nèi)各電場峰值近似相等，且小于gan基寬禁帶半導(dǎo)體材料的擊穿電場，從而提高了器件的反向擊穿電壓，且通過增加階梯形漏場板的階梯數(shù)目可實現(xiàn)擊穿電壓的持續(xù)增加。

c.在提高器件擊穿電壓的同時，器件導(dǎo)通電阻幾乎恒定。

本發(fā)明通過在器件兩側(cè)采用階梯形場板的方法來提高器件擊穿電壓，由于場板不會影響器件導(dǎo)通電阻，當器件導(dǎo)通時，在器件內(nèi)部漂移層只存在由電流阻擋層所產(chǎn)生的耗盡區(qū)和肖特基漏極附近的耗盡區(qū)，即高阻區(qū)，并未引入其它耗盡區(qū)，因此，隨著階梯形源場板和階梯形漏場板階梯數(shù)目增加，器件的正向擊穿電壓和反向擊穿電壓持續(xù)增加，而導(dǎo)通電阻幾乎保持恒定。

d.工藝簡單，易于實現(xiàn)，提高了成品率。

本發(fā)明器件結(jié)構(gòu)中，階梯形場板的制作是通過在漂移層兩側(cè)的鈍化層中刻蝕階梯并淀積金屬而實現(xiàn)的，其工藝簡單，且不會對器件中半導(dǎo)體材料產(chǎn)生損傷，避免了采用超結(jié)的gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件結(jié)構(gòu)所帶來的工藝復(fù)雜化問題，大大提高了器件的成品率。

以下結(jié)合附圖和實施例進一步說明本發(fā)明的技術(shù)內(nèi)容和效果。

附圖說明

圖1是傳統(tǒng)gan基電流孔徑異質(zhì)結(jié)場效應(yīng)器件的結(jié)構(gòu)圖；

圖2是本發(fā)明源-漏復(fù)合場板垂直型電力電子器件的結(jié)構(gòu)圖；

圖3是本發(fā)明制作源-漏復(fù)合場板垂直型電力電子器件的流程圖；

圖4是本發(fā)明制作第1源階梯至第m源階梯的流程圖；

圖5是本發(fā)明制作第1漏階梯至第q漏階梯的流程圖；

圖6是對本發(fā)明器件仿真所得正向擊穿情況下的二維電場分布圖；

圖7是對本發(fā)明器件仿真所得反向擊穿情況下的二維電場分布圖。

具體實施方式

參照圖2，本發(fā)明源-漏復(fù)合場板垂直型電力電子器件是基于gan基寬禁帶半導(dǎo)體異質(zhì)結(jié)結(jié)構(gòu)，其包括：襯底1、漂移層2、孔徑層3、兩個對稱的電流阻擋層4、溝道層6、勢壘層7和鈍化層12，勢壘層7上的兩側(cè)淀積有兩個源極9，兩個源極下方通過離子注入形成兩個注入?yún)^(qū)8，源極9之間的勢壘層7上面淀積有柵極10，襯底1下面淀積有肖特基漏極11，鈍化層12完全包裹在除肖特基漏極11底部以外的所有區(qū)域。其中：

所述襯底1，采用n^-型gan材料；

所述漂移層2，位于襯底1上部，其厚度為5～100μm，摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3；

所述孔徑層3，位于漂移層2上部，其厚度為0.5～3μm，摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3；

所述電流阻擋層4，是由第一阻擋層41和第二阻擋層42構(gòu)成的二級臺階結(jié)構(gòu)，其中：兩個第一阻擋層位于孔徑層3內(nèi)的左右兩側(cè)，兩個第二阻擋層42位于兩個第一阻擋層41內(nèi)側(cè)，各阻擋層均采用p型摻雜；該第一阻擋層41的厚度a為0.5～3μm，寬度c為0.2～1μm，該第二阻擋層42的厚度b為0.3～1μm，寬度d為1.4～3.4μm，且滿足a>b，兩個對稱的電流阻擋層4之間形成孔徑5；

所述溝道層6，位于兩個電流阻擋層4和孔徑5上部，其厚度為0.04～0.2μm；

所述勢壘層7，位于溝道層6上部，其由若干層相同或不同的gan基寬禁帶半導(dǎo)體材料組成，厚度為5～50nm；

所述柵極10，其與左右兩個電流阻擋層4的水平交疊長度均大于0μm；

所述肖特基漏極11，采用肖特基結(jié)構(gòu)；

所述器件兩邊的鈍化層12，其兩側(cè)均采用雙階梯結(jié)構(gòu)，即在鈍化層的兩邊的上部區(qū)域刻有m個源階梯，下部區(qū)域刻有q個漏階梯；每個源階梯處淀積有金屬，形成對稱的兩個整體源場板13，該源場板13與源極9電氣連接，形成階梯源場板；每個漏階梯處淀積有金屬，形成對稱的兩個整體漏場板14，該漏場板14與肖特基漏極11電氣連接，形成階梯漏場板；源場板13的階梯級數(shù)，是根據(jù)鈍化層源階梯數(shù)m確定，漏場板14的階梯級數(shù)，是根據(jù)鈍化層漏階梯數(shù)q確定；m根據(jù)器件實際使用要求確定，其值為大于等于1的整數(shù)，q根據(jù)器件實際使用要求確定，其值為大于等于1的整數(shù)；該鈍化層12采用sio2、sin、al2o3、sc2o3、hfo2、tio2中的任意一種或其它絕緣介質(zhì)材料；

鈍化層12中的各級源階梯自上而下依次為第1源階梯，第2源階梯至第m源階梯，且第1源階梯的寬度為s1和高度為l1，第2源階梯的寬度為s2和高度為l2，第i源階梯的寬度為si和高度為li，第m源階梯的寬度為sm和高度為lm，lm＝…＝li＝...＝l2＝l1，且第1源階梯上表面距離第一阻擋層下邊界的垂直距離h與各級源階梯高度相等；各級源階梯寬度si不同，且自上而下依次增大，i為整數(shù)且m≥i≥1；各級漏階梯自下而上依次為第1漏階梯，第2漏階梯至第q漏階梯，第1漏階梯的寬度為r1，高度為w1；第2漏階梯的寬度為r2，高度為w2；第j漏階梯的寬度為rj，高度為wj；第q漏階梯的寬度為rq，高度為wq，且滿足如下關(guān)系式：rq>…>rj>...r2>r1，wq＝…＝wj＝...＝w2＝w1，且第1漏階梯下表面距離襯底1下邊界的垂直距離t等于wj；i為整數(shù)且m≥i≥1，j為整數(shù)且q≥j≥1；

源場板13距離漂移層2最近處的水平間距u近似滿足關(guān)系且si>u，d<3.5a；各級源階梯的高度li會隨著u的增加而相應(yīng)的增大；源場板13的上邊界所在高度高于第一阻擋層41下邊界所在高度；漏場板14距離漂移層2最近處的水平間距k為0.05～0.2μm，滿足關(guān)系：rj>k，且各級漏階梯的高度wj會隨著k的增加而相應(yīng)地增大；漏場板的下邊界所在高度低于或等于襯底1的下邊界所在高度；其中：a為第一阻擋層41的厚度，d為第二阻擋層42的寬度，si為鈍化層中各級源階梯寬度，rj為鈍化層中各級漏階梯寬度。

參照圖3，本發(fā)明制作源-漏復(fù)合場板垂直型電力電子器件的過程，給出如下三種實施例：

實施例一：制作鈍化層為sin，且階梯源場板和階梯漏場板的階梯數(shù)均為2的源-漏復(fù)合場板垂直型電力電子器件。

步驟1.在襯底1上外延n^-型gan，形成漂移層2，如圖3a。

采用n^-型gan做襯底1，使用金屬有機物化學(xué)氣相淀積技術(shù)，在襯底1上外延厚度為100μm、摻雜濃度為1×10¹⁵cm^-3的n^-型gan半導(dǎo)體材料，形成漂移層2，其中：

外延采用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟2.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

使用金屬有機物化學(xué)氣相淀積技術(shù)，在漂移層2上外延厚度為0.5μm、摻雜濃度為1×10¹⁵cm^-3的n型gan半導(dǎo)體材料，形成孔徑層3，其中：

外延采用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟3.制作第一阻擋層41，如圖3c。

3a)在孔徑層3上制作掩模；

3b)使用離子注入技術(shù)，在孔徑層內(nèi)的兩側(cè)位置注入劑量為1×10¹⁵cm^-2的p型雜質(zhì)mg，制作厚度a為0.5μm，寬度c為0.2μm的兩個第一阻擋層41。

步驟4.制作第二阻擋層42，如圖3d。

4a)在孔徑層3和兩個第一阻擋層41上制作掩模；

4b)使用離子注入技術(shù)，在左、右第一阻擋層41之間的孔徑層3內(nèi)兩側(cè)注入劑量為1×10¹⁵cm^-2的p型雜質(zhì)mg，制作厚度b為0.3μm，寬度d為1.4μm的兩個第二阻擋層42，兩個第一阻擋層與兩個第二阻擋層構(gòu)成兩個對稱的二級臺階結(jié)構(gòu)的電流阻擋層4，左右電流阻擋層4之間形成孔徑5。

步驟5.外延gan材料制作溝道層6，如圖3e。

使用分子束外延技術(shù)，在兩個第一阻擋層41、兩個第二阻擋層42和孔徑5的上部外延厚度為0.04μm的gan材料，形成溝道層6。

所述分子束外延技術(shù)，其工藝條件為：真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源。

步驟6.外延al0.5ga0.5n，制作勢壘層7，如圖3f。

使用分子束外延技術(shù)在溝道層6上外延厚度為5nm的al0.5ga0.5n材料，形成勢壘層7，其中：

分子束外延的工藝條件為：真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源、高純al源；

步驟7.制作左、右兩個注入?yún)^(qū)8，如圖3g。

7a)在勢壘層7上部制作掩模；

7b)使用離子注入技術(shù)，在勢壘層內(nèi)的兩側(cè)注入劑量為1×10¹⁵cm^-2的n型雜質(zhì)si，形成深度為0.01μm的注入?yún)^(qū)8；

7c)在1200℃溫度下進行快速熱退火。

步驟8.制作源極9，如圖3h。

8a)在兩個注入?yún)^(qū)8上部和勢壘層7上部制作掩模；

8b)使用電子束蒸發(fā)技術(shù)，在兩個注入?yún)^(qū)上部淀積ti/au/ni組合金屬，形成源極9，其中：自下而上所淀積金屬ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm；

電子束蒸發(fā)的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于

步驟9.制作柵極10，如圖3i。

9a)在源極9上部和勢壘層7上部制作掩模；

9b)使用電子束蒸發(fā)技術(shù)，在勢壘層7上淀積ni/au/ni組合金屬，形成柵極10，柵極10與左右兩個電流阻擋層4的水平交疊長度均為0.5μm，其中：自下而上所淀積金屬ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm；

電子束蒸發(fā)的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于

步驟10.制作肖特基漏極11，如圖3j。

使用電子束蒸發(fā)技術(shù)，在襯底1背面依次淀積ni、au、ni，形成ni/au/ni組合金屬，完成肖特基漏極11的制作，且ni的厚度為0.02μm、au的厚度為0.7μm、ni的厚度為0.05μm；

淀積金屬所采用的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于

步驟11.淀積sin絕緣介質(zhì)材料，形成包裹的鈍化層12，如圖3k。

使用等離子體增強化學(xué)氣相淀積技術(shù)，在除了肖特基漏極11底部以外的其他所有區(qū)域淀積sin絕緣介質(zhì)材料，形成包裹的鈍化層12，其中：

淀積鈍化層的工藝條件是：氣體為nh3、n2及sih4，氣體流量分別為2.5sccm、950sccm和250sccm，溫度、射頻功率和壓強分別為300℃、25w和950mtorr。

步驟12.在鈍化層內(nèi)的左、右兩邊刻蝕第1個平臺，如圖3l。

在鈍化層12上部制作掩模，使用反應(yīng)離子刻蝕技術(shù)在鈍化層12左、右兩邊上部區(qū)域進行刻蝕，形成第1個平臺，其中：

反應(yīng)離子刻蝕的工藝條件為：cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w。

步驟13.制作第1源階梯和第2源階梯，如圖3m。

參照圖4，本步驟的具體實現(xiàn)如下：

13a)在鈍化層12上部制作掩模；

13b)使用反應(yīng)離子刻蝕技術(shù)，在第1個平臺內(nèi)進行刻蝕，制作第1源階梯和第2個平臺，第1源階梯與漂移層2的最小水平間距為0.49μm，第1源階梯寬度s1為0.55μm，第1源階梯高度l1為4μm，且第1源階梯上表面距離第一阻擋層下邊界的垂直距離也為4μm；

13c)在鈍化層12上部制作掩模；

14d)使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩邊的第2個平臺內(nèi)進行刻蝕，制作第2源階梯和第3個平臺，第2源階梯寬度s2為0.7μm，第2源階梯高度l2為4μm；

反應(yīng)離子刻蝕的工藝條件為：cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w。

步驟14.制作源場板13，如圖3n。

14a)在帶有2個源階梯的鈍化層12上部制作掩模；

14b)使用電子束蒸發(fā)技術(shù)，即在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，在左、右兩邊的第1源階梯至第2源階梯上淀積連續(xù)的金屬，制作左、右對稱的兩個源場板13，該源場板13與漂移層2最近處水平間距為0.49μm，且源場板的上邊界所在高度高于第一阻擋層41下邊界所在高度0.3μm，并將該兩側(cè)的源場板與源極電氣連接。

步驟15.在鈍化層背面的左、右兩邊制作第1個刻蝕面，如圖3o。

在肖特基漏極11的背面和鈍化層12的背面制作掩模，使用反應(yīng)離子刻蝕技術(shù)在鈍化層12背面的左、右兩邊內(nèi)進行刻蝕，形成第1個刻蝕面，其中：

反應(yīng)離子刻蝕的工藝條件為：cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w。

步驟16.制作第1漏階梯和第2漏階梯，如圖3p。

參照圖5，本步驟的具體實現(xiàn)如下：

16a)在肖特基漏極11的背面和鈍化層12的背面制作掩模；

16b)使用反應(yīng)離子刻蝕技術(shù)，在第1個刻蝕面內(nèi)進行刻蝕，制作第1漏階梯和第2個刻蝕面，第1漏階梯與漂移層2的間距為0.2μm，第1漏階梯寬度r1為1μm，第1漏階梯高度w1為4μm，且第1漏階梯下表面距離襯底1下邊界的垂直距離也為4μm；

16c)在肖特基漏極11的背面和鈍化層12的背面制作掩模；

16d)使用反應(yīng)離子刻蝕技術(shù)，在第2個刻蝕面內(nèi)進行刻蝕，制作第2漏階梯和第3個刻蝕面，第2漏階梯寬度r2為3μm，第2漏階梯高度w2為4μm；

反應(yīng)離子刻蝕的工藝條件為：cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w。

步驟17.制作漏場板13，如圖3q。

17a)在肖特基漏極11的背面以及帶有2個漏階梯的鈍化層12的背面制作掩模；

17b)使用電子束蒸發(fā)技術(shù)，即在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，在左、右兩邊的漏階梯上淀積連續(xù)的金屬，制作左、右對稱的兩個漏場板14，該漏場板14與漂移層2最近處水平間距k為0.2μm，且漏場板下邊界所在高度低于襯底1下邊界所在高度0.2μm，，并將該兩側(cè)的漏場板與肖特基漏極電氣連接。

實施例二：制作鈍化層為sio2，且階梯源場板和階梯漏場板的階梯數(shù)均為3的源-漏復(fù)合場板垂直型電力電子器件。

第一步.在襯底1上外延n^-型gan，形成漂移層2，如圖3a。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，采用n^-型gan做襯底1，使用金屬有機物化學(xué)氣相淀積技術(shù)，在襯底1上外延厚度為35μm、摻雜濃度為4×10¹⁶cm^-3的n^-型gan材料，完成漂移層2的制作。

第二步.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，使用金屬有機物化學(xué)氣相淀積技術(shù)，在漂移層2上外延厚度為1.5μm、摻雜濃度為6×10¹⁶cm^-3的n型gan材料，完成孔徑層3的制作。

第三步.制作第一阻擋層41，如圖3c。

3.1)在孔徑層3上制作掩模；

3.2)使用離子注入技術(shù)，在孔徑層內(nèi)的兩側(cè)位置注入劑量為6×10¹⁵cm^-2的p型雜質(zhì)mg，制作厚度a為1.5μm，寬度c為0.4μm的兩個第一阻擋層41。

第四步.制作第二阻擋層42，如圖3d。

4.1)在孔徑層3和兩個第一阻擋層41上制作掩模；

4.2)使用離子注入技術(shù)，在左、右第一阻擋層41之間的孔徑層3內(nèi)兩側(cè)注入劑量為5×10¹⁵cm^-2的p型雜質(zhì)mg，形成厚度b為0.5μm，寬度d為2μm的兩個第二阻擋層42，兩個第一阻擋層與兩個第二阻擋層構(gòu)成兩個對稱的二級臺階結(jié)構(gòu)的電流阻擋層4，左右電流阻擋層4之間形成孔徑5。

第五步.外延gan材料，制作溝道層6，如圖3e。

在真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源的工藝條件下，使用分子束外延技術(shù)，在第一阻擋層41、第二阻擋層42和孔徑5上部，外延厚度為0.12μm的gan材料，完成溝道層6的制作。

第六步.外延al0.3ga0.7n，制作勢壘層7，如圖3f。

在真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源、高純al源的工藝條件下，使用分子束外延技術(shù)，在溝道層6上外延厚度為25nm的al0.3ga0.7n材料，完成勢壘層7的制作。

第七步.制作左、右兩個注入?yún)^(qū)8，如圖3g。

7.1)在勢壘層7上制作掩模；

7.2)使用離子注入技術(shù)，在勢壘層內(nèi)的兩側(cè)注入劑量為5×10¹⁵cm^-2的n型雜質(zhì)si，制作深度為0.04μm的注入?yún)^(qū)8；然后在1200℃溫度下進行快速熱退火。

第八步.制作源極9，如圖3h。

8.1)在兩個注入?yún)^(qū)8上部和勢壘層7上制作掩模；

8.2)在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，使用電子束蒸發(fā)技術(shù)，在兩側(cè)的注入?yún)^(qū)上部淀積ti/au/ni組合金屬，完成源極9的制作，且自下而上，ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm。

第九步.制作柵極10，如圖3i。

9.1)在兩個源極9上部與勢壘層7上制作掩模；

9.2)在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，使用電子束蒸發(fā)技術(shù)，在勢壘層7上淀積ni/au/ni組合金屬，完成柵極10的制作，且自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm，柵極10與左右兩個電流阻擋層4的水平交疊長度均為0.5μm。

第十步.制作肖特基漏極11，如圖3j。

在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，使用電子束蒸發(fā)技術(shù)，在整個襯底1背面依次淀積pt、au、ni，形成pt/au/ni組合金屬，完成肖特基漏極11的制作，且pt的厚度為0.02μm、au的厚度為0.7μm、ni的厚度為0.05μm。

第十一步.淀積sio2絕緣介質(zhì)材料，形成包裹的鈍化層12，如圖3k。

在n2o流量為850sccm，sih4流量為200sccm，溫度為250℃，射頻功率為25w，壓力為1100mtorr的工藝條件下，使用等離子體增強化學(xué)氣相淀積技術(shù)，淀積sio2絕緣介質(zhì)材料，以包裹除了肖特基漏極11底部以外的其他所有區(qū)域，完成鈍化層12的制作

第十二步.在鈍化層內(nèi)的左、右兩側(cè)刻蝕第1個平臺，如圖3l。

12.1)在鈍化層12上部制作一次掩模；

12.2)在cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在左、右兩邊鈍化層內(nèi)進行刻蝕，完成第1個平臺的制作。

第十三步.制作第1源階梯、第2源階梯和第3源階梯，如圖3m。

參照圖4，本步驟的具體實現(xiàn)如下：

13.1)在鈍化層12上部制作掩模，再在cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩邊第1個平臺內(nèi)進行刻蝕，制作第1源階梯和第2個平臺，第1源階梯與漂移層2之間的最小水平間距為0.19μm，第1源階梯的寬度s1為0.25μm、高度l1為1.5μm，且第1源階梯上表面距離第一阻擋層下邊界的垂直距離也為1.5μm；

13.2)在鈍化層12上部制作一次掩模，再在cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩邊第2個平臺內(nèi)進行刻蝕，制作第2源階梯和第3個平臺，第2源階梯的寬度s2為0.5μm、高度l2為1.5μm；

13.3)在鈍化層12上部制作一次掩模，再在cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩邊第3個平臺內(nèi)進行刻蝕，制作第3源階梯和第4個平臺，第3源階梯的寬度s3為0.85μm、高度l3為1.5μm。

第十四步.制作源場板13，如圖3n。

14.1)在鈍化層12上制作一次掩模；

14.2)在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，使用電子束蒸發(fā)技術(shù)，在鈍化層12左、右兩邊的第1源階梯、第2源階梯和第3源階梯上淀積連續(xù)的金屬，完成源場板13的制作，并將源場板與源極電氣連接，源場板13與漂移層2最近處水平間距u為0.19μm，且源場板的上邊界所在高度高于第一阻擋層41下邊界所在高度0.2μm。

第十五步.在鈍化層背面的左、右兩邊制作第1個刻蝕面，如圖3o。

15.1)在肖特基漏極11的背面和鈍化層12的背面制作掩模；

15.2)在cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)在鈍化層12背面的左、右兩邊內(nèi)進行刻蝕，形成第1個刻蝕面。

第十六步.制作第1漏階梯、第2漏階梯和第3漏階梯，如圖3p。

參照圖5，本步驟的具體實現(xiàn)如下：

16.1)在肖特基漏極11的背面和鈍化層12的背面制作掩模，再在cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在第1個刻蝕面內(nèi)進行刻蝕，制作第1漏階梯和第2個刻蝕面，第1漏階梯與漂移層2之間的最小水平間距為0.1μm，第1漏階梯寬度r1為0.15μm，第1漏階梯高度w1為1.5μm，且第1漏階梯下表面距離襯底1下邊界的垂直距離也為1.5μm；

16.2)在肖特基漏極11的背面和鈍化層12的背面制作掩模，再在cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在第2個刻蝕面內(nèi)進行刻蝕，制作第2漏階梯和第3個刻蝕面；第2漏階梯寬度r2為0.4μm，第2漏階梯高度w2為1.5μm；

16.3)在肖特基漏極11的背面和鈍化層12的背面制作掩模，在cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w的工藝條件下，使用反應(yīng)離子刻蝕技術(shù)，在第3個刻蝕面內(nèi)進行刻蝕，制作第3漏階梯和第4個刻蝕面；第3漏階梯寬度r3為0.7μm，第3漏階梯高度w3為1.5μm。

第十七步.制作漏場板13，如圖3q。

17.1)在肖特基漏極11的背面以及帶有3個漏階梯的鈍化層12的背面制作掩模；

17.2)使用電子束蒸發(fā)技術(shù)，即在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件下，在左、右兩邊的漏階梯上淀積連續(xù)的金屬，制作左、右對稱的兩個漏場板14，該漏場板14與漂移層2最近處水平間距k為0.1μm，漏場板下邊界所在高度低于襯底1下邊界所在高度0.2μm，并將兩側(cè)的漏場板與肖特基漏極電氣連接，完成整個器件的制作。

實施例三：制作鈍化層為sio2，且階梯源場板和階梯漏場板的階梯數(shù)均為2的源-漏復(fù)合場板垂直型電力電子器件。

步驟a.采用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，采用n^-型gan做襯底1，使用金屬有機物化學(xué)氣相淀積技術(shù)，在襯底上外延厚度為5μm、摻雜濃度為1×10¹⁸cm^-3的n^-型gan材料，制作漂移層2，如圖3a。

步驟b.采用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，使用金屬有機物化學(xué)氣相淀積技術(shù)，在漂移層2上外延厚度為3μm、摻雜濃度為1×10¹⁸cm^-3的n型gan材料，制作孔徑層3，如圖3b。

步驟c.在孔徑層3上制作掩模，再使用離子注入技術(shù)，在孔徑層內(nèi)的兩側(cè)位置注入劑量為1×10¹⁶cm^-2的p型雜質(zhì)mg，制作厚度a為3μm，寬度c為1μm的兩個第一阻擋層41，如圖3c。

步驟d.在孔徑層3和兩個第一阻擋層41上制作掩模，再使用離子注入技術(shù)，在左、右第一阻擋層41之間的孔徑層3內(nèi)兩側(cè)位置注入劑量為1×10¹⁶cm^-2的p型雜質(zhì)mg，制作厚度b為1μm，寬度d為3.4μm的兩個第二阻擋層42，兩個第一阻擋層與兩個第二阻擋層構(gòu)成兩個對稱的二級臺階結(jié)構(gòu)的電流阻擋層4，左右電流阻擋層4之間形成孔徑5，如圖3d。

步驟e.采用真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源的工藝條件，使用分子束外延技術(shù)，在兩個第一阻擋層41、兩個第二阻擋層42和孔徑5上部外延厚度為0.2μm的gan材質(zhì)的溝道層6，如圖3e。

步驟f.采用真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應(yīng)劑采用n2、高純ga源、高純al源的工藝條件，使用分子束外延技術(shù)，在溝道層6上外延厚度為50nm的al0.1ga0.9n材質(zhì)的勢壘層7，如圖3f。

步驟g.在勢壘層7上部制作掩模，再使用離子注入技術(shù)，在勢壘層內(nèi)兩側(cè)注入劑量為1×10¹⁶cm^-2的n型雜質(zhì)si，制作深度為0.06μm的兩個注入?yún)^(qū)8；然后，在1200℃下進行快速熱退火，如圖3g。

步驟h.在兩個注入?yún)^(qū)8上部和勢壘層7上制作掩模，再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件，使用電子束蒸發(fā)技術(shù)，在兩側(cè)的注入?yún)^(qū)上部淀積金屬，制作源極9，所淀積的金屬為ti/au/ni金屬組合，且自下而上，ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm，如圖3h。

步驟i.在源極9上部和勢壘層7上制作掩模；再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件，使用電子束蒸發(fā)技術(shù)，在勢壘層7上淀積ni/au/ni組合金屬，完成柵極10的制作，且自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm，柵極10與左右兩個電流阻擋層4的水平交疊長度均為0.3μm，如圖3i。

步驟j.采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件，使用電子束蒸發(fā)技術(shù)，在整個襯底1的背面上淀積金屬，制作肖特基漏極11，其中所淀積的金屬依次為w、au、ni，形成w/au/ni金屬組合，且w的厚度為0.02μm，au的厚度為0.7μm，ni的厚度為0.02μm，如圖3j。

步驟k.采用n2o流量為850sccm，sih4流量為200sccm，溫度為250℃，射頻功率為25w，壓力為1100mtorr的工藝條件，使用等離子體增強化學(xué)氣相淀積技術(shù)，淀積sio2絕緣介質(zhì)材料，以包裹除了肖特基漏極11底部以外的其他所有區(qū)域，完成鈍化層12的制作，如圖3k。

步驟l.在鈍化層12上部制作一次掩模，再采用cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件，使用反應(yīng)離子刻蝕技術(shù)，在左、右兩邊鈍化層內(nèi)刻蝕，形成第一個平臺，如圖3l。

步驟m.在鈍化層12左、右兩邊的平臺內(nèi)刻蝕制作第1源階梯和第2源階梯，如圖3m。

參照圖4，本步驟的具體實現(xiàn)如下：

m1)在鈍化層12上部制作一次掩模，再使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩邊第1個平臺內(nèi)進行刻蝕，制作第1源階梯和第2個平臺，第1源階梯與漂移層2之間的最小水平間距為0.18μm，第1源階梯寬度s1為0.21μm、高度l1為0.5μm，且第1源階梯上表面距離第一阻擋層下邊界的垂直距離也為0.5μm；

m2)在鈍化層12上部制作一次掩模，再使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12左、右兩側(cè)第2個平臺內(nèi)進行刻蝕，制作第2源階梯和第3個平臺，第2源階梯寬度s2為0.45μm、高度l2為0.5μm；

所述反應(yīng)離子刻蝕均采用cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件。

步驟n.在鈍化層12上部制作第一次掩模，再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件，使用電子束蒸發(fā)技術(shù)，在左、右兩邊的第1源階梯和第2源階梯上淀積連續(xù)的金屬，完成源場板13的制作，且源場板的上邊界所在高度高于第一阻擋層41下邊界所在高度0.5μm，并將源場板與源極電氣連接，如圖3n。

步驟o.在肖特基漏極11的背面和鈍化層12的背面制作掩模，再采用cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件，使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12背面的左、右兩邊內(nèi)進行刻蝕，形成第1個刻蝕面，如圖3o。

步驟p.在鈍化層背面的左、右兩邊制作第1漏階梯和第2漏階梯，如圖3p。

參照圖5，本步驟的具體實現(xiàn)如下：

p1)在肖特基漏極11的背面和鈍化層12的背面制作掩模，再使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12背面的左、右兩邊第1個刻蝕面內(nèi)進行刻蝕，制作第1漏階梯和第2個刻蝕面，第1漏階梯與漂移層2之間的最小水平間距為0.05μm，第1漏階梯寬度r1為0.1μm、高度w1為0.5μm，且第1漏階梯下表面距離襯底1下邊界的垂直距離也為0.5μm；

p2)在肖特基漏極11的背面和鈍化層12的背面制作掩模，再使用反應(yīng)離子刻蝕技術(shù)，在鈍化層12背面的左、右兩邊第2個刻蝕面內(nèi)進行刻蝕，制作第2漏階梯和第3個刻蝕面，第2漏階梯寬度r2為0.28μm、高度w2為0.5μm；

所述反應(yīng)離子刻蝕均采用cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件。

步驟q.在肖特基漏極11的背面以及帶有2個漏階梯的鈍化層12的背面制作掩模，再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發(fā)速率小于的工藝條件，使用電子束蒸發(fā)技術(shù)，在左、右兩邊的各漏階梯上淀積連續(xù)的金屬，制作左、右對稱的兩個漏場板14，該漏場板14與漂移層2最近處水平間距k為0.05μm，漏場板下邊界所在高度低于襯底1下邊界所在高度0.3μm，并將該兩側(cè)的漏場板與肖特基漏極電氣連接，完成整個器件的制作，如圖3q。

本發(fā)明的效果可通過以下仿真進一步說明。

仿真1：對本發(fā)明器件在正向擊穿情況下的二維電場分布進行仿真，結(jié)果如圖6，其中器件采用了4個源階梯和4個漏階梯，擊穿電壓為1800v。

由圖6可以看出，正向擊穿情況下，本發(fā)明器件中電場強度分布均勻，在器件內(nèi)部以及漂移層兩側(cè)表面附近形成了連續(xù)平緩的高電場區(qū)，且高場區(qū)的范圍大，說明采用二級臺階形式的電流阻擋層后，本發(fā)明器件結(jié)構(gòu)可以有效地調(diào)制器件內(nèi)部和漂移層兩側(cè)表面附近的電場分布。因此本發(fā)明器件可以有效實現(xiàn)正向阻斷功能。

仿真2：對本發(fā)明器件在反向擊穿情況下的二維電場分布進行仿真，結(jié)果如圖7，其中器件的擊穿電壓為-1520v。

由圖7可以看出，反向擊穿情況下，本發(fā)明器件中電場強度分布均勻，在器件內(nèi)部以及漂移層兩側(cè)表面附近形成了連續(xù)平緩的高電場區(qū)，且高場區(qū)的范圍大，說明本發(fā)明器件結(jié)構(gòu)可以有效地調(diào)制器件內(nèi)部和漂移層兩側(cè)表面附近的電場分布。因此本發(fā)明器件可以有效實現(xiàn)反向阻斷功能。

以上描述僅是本發(fā)明的幾個具體實施例，并不構(gòu)成對本發(fā)明的限制，顯然對于本領(lǐng)域的專業(yè)人員來說，在了解了本發(fā)明內(nèi)容和原理后，能夠在不背離本發(fā)明的原理和范圍的情況下，根據(jù)本發(fā)明的方法進行形式和細節(jié)上的各種修正和改變，但是這些基于本發(fā)明的修正和改變?nèi)栽诒景l(fā)明的權(quán)利要求保護范圍之內(nèi)。