本申請要求2015年11月20日提交的申請?zhí)枮?0-2015-0163217、題為“閾值開關(guān)器件及包括其的電子設(shè)備”的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

本專利文件涉及存儲電路或器件及其在電子設(shè)備或系統(tǒng)中的應(yīng)用。

背景技術(shù)：

近來，隨著電子裝置趨向于小型化、低功耗、高性能和多功能等，在本領(lǐng)域中需要能夠?qū)⑿畔Υ嬖谥T如計(jì)算機(jī)、便攜式通信設(shè)備等的電子裝置中的半導(dǎo)體器件，且已經(jīng)對這種半導(dǎo)體器件展開了研究。這種半導(dǎo)體器件包括能夠使用根據(jù)施加的電壓或電流而在不同的電阻態(tài)之間切換的特性來儲存數(shù)據(jù)的半導(dǎo)體器件，例如，RRAM(電阻式隨機(jī)存取存儲器)、PRAM(相變隨機(jī)存取存儲器)、FRAM(鐵電隨機(jī)存取存儲器)、MRAM(磁性隨機(jī)存取存儲器)、電熔絲等。

技術(shù)實(shí)現(xiàn)要素：

本專利文件中公開的技術(shù)包括存儲電路或器件及其在電子設(shè)備或系統(tǒng)中的應(yīng)用以及包括新的閾值開關(guān)器件的電子設(shè)備的各種實(shí)施方式。

在一種實(shí)施方式中，一種閾值開關(guān)器件可以包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。

以上閾值開關(guān)器件的實(shí)施方式可以包括下面的一種或更多種。

當(dāng)電壓未施加給第一電極層和第二電極層時(shí)，多個中性缺陷具有與第一電極層和第二電極層的功函數(shù)實(shí)質(zhì)上相同的能級或具有比第一電極層和第二電極層的功函數(shù)低的能級。多個中性缺陷沿第一方向從第一電極層朝向第二電極層以預(yù)定間隔布置。當(dāng)相比于第一電極層的相對正電壓被施加給第二電極層時(shí)，電子的逐出從靠近第二電極層的中性缺陷開始并向靠近第一電極層的中性缺陷行進(jìn)來順序地執(zhí)行。絕緣層包括：第一端部，對應(yīng)于距離第一電極層與絕緣層之間的界面在第一距離之內(nèi)的區(qū)域；第二端部，對應(yīng)于距離第二電極層與絕緣層之間的界面在第二距離之內(nèi)的區(qū)域；以及中心部，對應(yīng)于設(shè)置在第一端部與第二端部之間的區(qū)域，以及第一端部和第二端部中的每個中的中性缺陷的密度高于中心部中的中性缺陷的密度。第一距離與第二距離彼此實(shí)質(zhì)上相等。第一端部包括第一界面部，第一界面部對應(yīng)于距離第一電極層與絕緣層之間的界面在第三距離之內(nèi)的區(qū)域，第三距離小于第一距離，第二端部包括第二界面部，第二界面部對應(yīng)于距離第二電極層與絕緣層之間的界面在第四距離之內(nèi)的區(qū)域，第四距離小于第二距離，且第一界面部和第二界面部不包含中性缺陷。在導(dǎo)通態(tài)中流經(jīng)絕緣層的電流隨著第一端部和第二端部中的中性缺陷的密度更高而增大。在導(dǎo)通態(tài)中流經(jīng)絕緣層的電流隨著第一端部和第二端部的厚度的增大而增大。在截止態(tài)中，具有肖特基勢壘高度0.35eV或更高的肖特基接觸形成在第一電極層與絕緣層之間，或者形成在第二電極層與絕緣層之間，或者形成在這二者中。在導(dǎo)通態(tài)中，電子從多個中性缺陷逐出，使得歐姆接觸形成在第一電極層與絕緣層之間，或者形成在第二電極層與絕緣層之間，或者形成在這二者中，以及在截止態(tài)中，多個中性缺陷被維持為無電子逐出，使得肖特基接觸形成在第一電極層與絕緣層之間，或者形成在第二電極層與絕緣層之間，或者形成在這二者中。在截止態(tài)中流經(jīng)絕緣層的電流隨著肖特基勢壘的高度的增大而減小，所述肖特基勢壘形成在第一電極層與絕緣層之間，或者形成在第二電極層與絕緣層之間，或者形成在這二者中。

在一種實(shí)施方式中，提供了一種包括半導(dǎo)體存儲器的電子設(shè)備。所述半導(dǎo)體存儲器可以包括：存儲元件，儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，并控制對存儲元件的訪問。選擇元件可以包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。選擇元件可以根據(jù)電子是否從多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。

以上的電子設(shè)備的實(shí)施方式可以包括下面的一種或更多種。

所述半導(dǎo)體存儲器還包括：第一線，沿第一方向延伸；以及第二線，沿與第一方向交叉的第二方向延伸，以及存儲元件和選擇元件位于第一線與第二線的交叉部分處。存儲元件包括可變電阻元件，所述可變電阻元件根據(jù)施加至其的電壓或電流而在不同的電阻態(tài)之間切換。

所述電子設(shè)備還可以包括微處理器，所述微處理器包括：控制單元，被配置成：從微處理器的外部接收包括命令的信號，以及執(zhí)行對命令的提取、解碼或者對微處理器的信號的輸入或輸出的控制；操作單元，被配置成基于控制單元解碼命令的結(jié)果來執(zhí)行操作；以及存儲單元，被配置成儲存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結(jié)果相對應(yīng)的數(shù)據(jù)或被執(zhí)行操作的數(shù)據(jù)的地址，其中，半導(dǎo)體存儲器是微處理器中的存儲單元的部件。

所述電子設(shè)備還可以包括處理器，所述處理器包括：核心單元，被配置成基于從處理器的外部輸入的命令而通過使用數(shù)據(jù)來執(zhí)行與所述命令相對應(yīng)的操作；高速緩沖存儲單元，被配置成儲存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結(jié)果相對應(yīng)的數(shù)據(jù)或被執(zhí)行操作的數(shù)據(jù)的地址；以及總線接口，連接在核心單元與高速緩沖存儲單元之間，且被配置成在核心單元與高速緩沖存儲單元之間傳輸數(shù)據(jù)，其中，半導(dǎo)體存儲器是處理器中的高速緩沖存儲單元的部件。

所述電子設(shè)備還可以包括處理系統(tǒng)，所述處理系統(tǒng)包括：處理器，被配置成解碼由處理器接收到的命令，以及基于解碼命令的結(jié)果來控制針對信息的操作；輔助存儲器件，被配置成儲存用于解碼命令的程序和信息；主存儲器件，被配置成：從輔助存儲器件調(diào)用及儲存程序和信息，使得處理器在運(yùn)行程序時(shí)能夠使用程序和信息來執(zhí)行操作；以及接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲器件和主存儲器件中的至少一種與外部之間的通信，其中，半導(dǎo)體存儲器是處理系統(tǒng)中的輔助存儲器件或主存儲器件的部件。

所述電子設(shè)備還可以包括數(shù)據(jù)儲存系統(tǒng)，所述數(shù)據(jù)儲存系統(tǒng)包括：儲存器件，被配置成：儲存數(shù)據(jù)，且無論電源如何都保存所儲存的數(shù)據(jù)；控制器，被配置成根據(jù)從外部輸入的命令來控制向儲存器件輸入數(shù)據(jù)和從儲存器件輸出數(shù)據(jù)；暫時(shí)儲存器件，被配置成暫時(shí)儲存在儲存器件與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行儲存器件、控制器和暫時(shí)儲存器件中的至少一種與外部之間的通信，其中，半導(dǎo)體存儲器是數(shù)據(jù)儲存系統(tǒng)中的儲存器件或暫時(shí)儲存器件的部件。

所述電子設(shè)備還可以包括存儲系統(tǒng)，所述存儲系統(tǒng)包括：存儲器，被配置成：儲存數(shù)據(jù)，且無論電源如何都保存所儲存的數(shù)據(jù)；存儲器控制器，被配置成根據(jù)從外部輸入的命令來控制向存儲器輸入數(shù)據(jù)和從存儲器輸出數(shù)據(jù)；緩沖存儲器，被配置成緩沖在存儲器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲器、存儲器控制器和緩沖存儲器中的至少一種與外部之間的通信，其中，半導(dǎo)體存儲器是存儲系統(tǒng)中的存儲器或緩沖存儲器的部件。

在附圖、說明書和權(quán)利要求中更詳細(xì)地描述了這些以及其他的方面、實(shí)施方式和相關(guān)優(yōu)點(diǎn)。

附圖說明

圖1A圖示根據(jù)一種實(shí)施方式的存儲單元的剖視圖。

圖1B圖示包括圖1A的存儲單元的單元陣列的透視圖。

圖2圖示根據(jù)一種實(shí)施方式的選擇元件的剖視圖。

圖3是用于描述圖2的選擇元件的工作機(jī)制的能帶圖。

圖4圖示用于描述圖2的選擇元件的特性的電流-電壓曲線。

圖5圖示用于描述圖2的選擇元件的截止電流的電流-電壓曲線。

圖6圖示圖2的選擇元件的能級。

圖7圖示用于描述圖2的選擇元件的導(dǎo)通電流的電流-電壓曲線。

圖8描述圖2的選擇元件的導(dǎo)通/截止比。

圖9是實(shí)施基于所公開技術(shù)的存儲電路的微處理器的配置圖的示例。

圖10是實(shí)施基于所公開技術(shù)的存儲電路的處理器的配置圖的示例。

圖11是實(shí)施基于所公開技術(shù)的存儲電路的系統(tǒng)的配置圖的示例。

圖12是實(shí)施基于所公開技術(shù)的存儲電路的數(shù)據(jù)儲存系統(tǒng)的配置圖的示例。

圖13是實(shí)施基于所公開技術(shù)的存儲電路的存儲系統(tǒng)的配置圖的示例。

具體實(shí)施方式

下面參照附圖來詳細(xì)描述所公開的技術(shù)的各種示例和實(shí)施方式。

附圖不一定按比例，且在某些情況下，可能已經(jīng)夸大了附圖中的至少一些結(jié)構(gòu)的比例以清楚地示出所描述的示例或?qū)嵤┓绞降奶囟ㄌ卣?。在附圖或說明書中，在呈現(xiàn)具有多層結(jié)構(gòu)中的兩層或更多層的特定示例中，這些層的相對位置關(guān)系或布置所示層的順序反映了所述示例或所示示例的特定實(shí)施方式，且不同的相對位置關(guān)系或布置層的順序是可能的。此外，所述或所示多層結(jié)構(gòu)的示例可以不反映該特定多層結(jié)構(gòu)中存在的所有層(例如，在所示兩層之間可以存在一個或更多個額外層)。作為特定示例，當(dāng)所述或所示多層結(jié)構(gòu)中的第一層被稱作在第二層“上”或“之上”或在襯底“上”或“之上”時(shí)，第一層不僅可以直接形成在第二層或襯底上，還可以表示在第一層與第二層或襯底之間可以存在一個或更多個其他中間層的結(jié)構(gòu)。

圖1A圖示根據(jù)一種實(shí)施方式的存儲單元的剖視圖，而圖1B圖示包括圖1A的存儲單元的單元陣列的透視圖。

參見圖1A，根據(jù)該實(shí)施方式的存儲單元MC可以包括用于儲存數(shù)據(jù)的存儲元件ME和用于控制對存儲元件ME的訪問的選擇元件SE。

存儲元件ME可以包括第二電極13和第三電極15以及介于第二電極13與第三電極15之間的可變電阻層14。

第二電極13和第三電極15將施加給存儲單元MC的電壓或電流傳送給可變電阻層14。第二電極13和第三電極15中的每個可以由各種導(dǎo)電材料(諸如金屬、金屬氮化物和其組合)中的任意導(dǎo)電材料形成。

可變電阻層14可以具有根據(jù)供應(yīng)給其的電壓或電流而在不同的電阻態(tài)之間切換的可變電阻特性，從而可以根據(jù)電阻態(tài)來儲存不同的數(shù)據(jù)。例如，當(dāng)可變電阻層14具有高阻態(tài)時(shí)，數(shù)據(jù)“0”可以儲存在其中，而當(dāng)可變電阻層14具有低阻態(tài)時(shí)，數(shù)據(jù)“1”可以儲存在其中?？勺冸娮鑼?4可以具有包括用于RRAM、PRAM、FRAM和MRAM等的各種材料中的至少一種的單層或多層結(jié)構(gòu)。例如，所述各種材料可以包括過渡金屬氧化物、金屬氧化物(諸如鈣鈦礦類材料)、相變材料(諸如硫族化物類材料)、鐵電介質(zhì)(ferrodielectric)材料和鐵磁材料。

可變電阻層14的電阻值可以根據(jù)在其中是否形成了導(dǎo)電路徑來改變。即，當(dāng)在可變電阻層14中形成了穿過可變電阻層14的導(dǎo)電路徑時(shí)，可變電阻層14可以具有低阻態(tài)。另一方面，當(dāng)導(dǎo)電路徑從可變電阻層14消失時(shí)，可變電阻層14可以具有高阻態(tài)。例如，當(dāng)可變電阻層14包括具有大量氧空位的金屬氧化物時(shí)，根據(jù)氧空位的行為，導(dǎo)電路徑可以形成在可變電阻層14中或從可變電阻層14消失。導(dǎo)電路徑可以根據(jù)可變電阻層14的類型、層結(jié)構(gòu)或工作特性而以各種方式來形成。

選擇元件SE可以包括第一電極11、第二電極13和介于第一電極11與第二電極13之間的選擇元件層12。

第一電極11和第二電極13將施加給存儲單元MC的電壓或電流傳送給選擇元件層12。第一電極11和第二電極13中的每個可以由各種導(dǎo)電材料(諸如金屬、金屬氮化物及其組合)中的任意導(dǎo)電材料形成。在此實(shí)施方式中，第二電極13可以介于選擇元件層12與可變電阻層14之間，且用作選擇元件SE與存儲元件ME的公共電極。第二電極13區(qū)分選擇元件層12與可變電阻層14。

選擇元件層12可以具有閾值切換特性。因此，當(dāng)供應(yīng)給選擇元件層12的電壓或電流大小小于預(yù)定閾值時(shí)，選擇元件層12基本上阻擋流入其中的電流。另一方面，當(dāng)供應(yīng)給選擇元件層12的電壓或電流大小等于或大于預(yù)定閾值時(shí)，選擇元件層12使快速增大的電流通過。在本實(shí)施方式中，選擇元件層12可以由包括多個中性缺陷的絕緣材料形成。將參照圖2來更詳細(xì)地描述根據(jù)該實(shí)施方式的選擇元件層12。

選擇元件層12可以用來防止圖1B中所示的交叉點(diǎn)單元陣列中的存儲單元MC之間的漏電流。

參見圖1B，單元陣列可以包括：平行的第一線L1，沿第一方向延伸；平行的第二線L2，位于第一線L1之上且沿與第一方向交叉的第二方向延伸；以及存儲單元MC，位于第一線L1與第二線L2的各個交叉部分處且設(shè)置在第一線L1與第二線L2之間。

當(dāng)具有值V的電壓經(jīng)由耦接至選中存儲單元的選中的第一線L1和選中的第二線L2而被施加給選中存儲單元時(shí)，具有值1/2V的電壓可以被施加給與選中存儲單元共享選中的第一線L1或選中的第二線L2的未選中存儲單元。因此，如果在未選中存儲單元中不存在選擇元件層12(其在施加的電壓具有值1/2V或更小時(shí)阻擋流入其中的電流)時(shí)，漏電流可以流經(jīng)未選中存儲單元。

當(dāng)選擇元件層12基本上阻擋流入其中的電流的狀態(tài)被稱作截止態(tài)，而等于或大于預(yù)定閾值的電流或電壓被施加給選擇元件層12使得選擇元件層12使電流通過的狀態(tài)被稱作導(dǎo)通態(tài)時(shí)，具有低截止電流Ioff和高導(dǎo)通電流Ion從而具有高的導(dǎo)通/截止比的材料可以用來形成選擇元件層12。在本實(shí)施方式中，包括多個中性缺陷的絕緣材料可以被用作形成選擇元件層12的材料。將參照圖2至圖7來更詳細(xì)地描述絕緣材料的結(jié)構(gòu)、工作機(jī)制、特性和效果。

圖2圖示根據(jù)一種實(shí)施方式的選擇元件的剖視圖。圖3是用于描述圖2的選擇元件的工作機(jī)制的能帶圖。

參見圖2，介于第一電極11與第二電極13之間的選擇元件層12可以由包含多個中性缺陷的絕緣材料形成(參見圖2中的符號“+”)。中性缺陷可以對應(yīng)于移動電子(-)從中性缺陷逐出時(shí)的固定缺陷(+)。將固定缺陷(+)與移動電子(-)結(jié)合導(dǎo)致中性缺陷。

選擇元件層12可以包括界面部d0、端部d1和中心部d2。界面部d0可以為距離第一電極11與選擇元件層12之間的界面在第一預(yù)定距離之內(nèi)的區(qū)域或距離第二電極13與選擇元件層12之間的界面在第一預(yù)定距離之內(nèi)的區(qū)域。界面部d0可以具有等于或小于選擇元件層12的整個厚度D的1/10的厚度，即，第一預(yù)定距離。

端部d1可以為距離第一電極11與選擇元件層12之間的界面在第二預(yù)定距離之內(nèi)的區(qū)域或距離第二電極13與選擇元件層12之間的界面在第二預(yù)定距離之內(nèi)的區(qū)域。第二預(yù)定距離可以大于第一預(yù)定距離。在此實(shí)施方式中，端部d1包括界面部d0。

中心部d2可以為設(shè)置在兩個端部d1之間的區(qū)域。中心部d2可以具有等于或大于兩個端部d1的厚度總和的厚度。

多個中性缺陷可以分布在選擇元件層12的除選擇元件層12的界面部d0之外的整個部分中。換言之，中性缺陷可以沿連接第一電極11與第二電極13的方向以預(yù)定間隔分布，但是可以不分布在選擇元件層12的界面部d0中。這是因?yàn)橛糜趯⑦x擇元件SE設(shè)置為導(dǎo)通態(tài)的電子逐出可以從第一電極11和第二電極13中的靠近施加了相對正電壓的電極的中性缺陷開始順序地發(fā)生。

此外，當(dāng)除界面部d0以外的端部d1中的中性缺陷的密度通過N1來表示，而中心部d2中的中性缺陷的密度通過N2來表示時(shí)，N1可以高于N2。即，端部d1可以比中心部d2具有更高的中性缺陷密度。因此，端部d1中的中性缺陷之間的間隔可以小于中心部d2中的中性缺陷之間的間隔。然而，端部d1中的中性缺陷之間的間隔和中心部d2中的中性缺陷之間的間隔中的每種可以基本上恒定。將參照圖7和圖8來更詳細(xì)地描述由端部d1與中心部d2中的中性缺陷密度差引起的效果。

在選擇元件中，第一電極11和第二電極13可以由相同的材料形成，且可以具有相同的功函數(shù)。

將參照圖3來簡要地描述選擇元件SE的工作機(jī)制。

參見圖3，在電壓未施加給第一電極11和第二電極13的初始態(tài)①中，選擇元件層12中的中性缺陷的能級可以與第一電極11和第二電極13的功函數(shù)基本相同或略低。第一電極11與選擇元件層12和/或第二電極13與選擇元件層12可以形成具有等于或大于預(yù)定閾值的肖特基勢壘高度Φ_B的肖特基接觸。

在電壓被施加給第一電極11和第二電極13的狀態(tài)②中，選擇元件層12中的中性缺陷的能帶彎曲。在本實(shí)施方式中，相比于第一電極11，相對正電壓可以被施加給第二電極13。例如，0V可以被施加給第一電極11，而正電壓可以被施加給第二電極13。在截止態(tài)中，假設(shè)從中性缺陷逐出電子所需的電壓為閾值電壓，則施加給第一電極11和第二電極13的電壓可以小于閾值電壓。雖然能帶彎曲但電子尚未從中性缺陷逐出的狀態(tài)②可以被稱作截止態(tài)。截止態(tài)可以區(qū)別于因?yàn)槲词┘与妷阂蚨軒磸澢某跏紤B(tài)①。在截止態(tài)中，第一電極11與選擇元件層12和/或第二電極13與選擇元件層12仍然可以形成肖特基接觸。

然后，在被施加給第一電極11和第二電極13的電壓達(dá)到閾值電壓的狀態(tài)③中，電子可以從中性缺陷逐出，且可以向施加了正電壓的第二電極13遷移。電子的逐出可以從靠近第二電極13的中性缺陷開始以及向靠近第一電極11的中性缺陷行進(jìn)而順序地執(zhí)行。因此，在選擇元件層12中，可以從靠近第二電極13的部分開始以及向靠近第一電極11的部分行進(jìn)來順序地產(chǎn)生擁有正電荷的缺陷，即，(+)缺陷。(+)缺陷可以降低選擇元件層12的對應(yīng)區(qū)域的能級。因此，肖特基勢壘的厚度可以逐漸減小。

結(jié)果，當(dāng)對于選擇元件層12中的中性缺陷完成了電子的逐出和(+)缺陷的產(chǎn)生時(shí)，第一電極11與選擇元件層12和/或第二電極13與選擇元件層12可以形成歐姆接觸，經(jīng)由該歐姆接觸，在選擇元件層12與第一電極11和/或選擇元件層12與第二電極13之間可以出現(xiàn)電子隧穿，如狀態(tài)④中所示。即，選擇元件層12可以被設(shè)置為處于導(dǎo)通態(tài)。在此狀態(tài)中，肖特基勢壘可以具有與選擇元件層12的界面部d0的厚度相對應(yīng)的小厚度，且選擇元件層12可以不再包括中性缺陷。

在此之后，如果去除被施加給第一電極11和第二電極13的電壓，則經(jīng)由電子隧穿而從選擇元件層12遷移至第二電極13的電子可以返回至選擇元件層12并與(+)缺陷復(fù)合以便在選擇元件層12中形成中性缺陷。即，可以還原初始態(tài)。因?yàn)橹行匀毕莸哪芗壟c第一電極11和第二電極13的功函數(shù)幾乎相同或略低，從而電子可以容易地遷移至選擇元件層12，所以可以實(shí)現(xiàn)中性缺陷的恢復(fù)。

圖2的元件耦接至存儲元件ME以用作選擇元件SE。在另一種實(shí)施方式中，圖2的元件可以獨(dú)立地用作閾值開關(guān)元件。

圖4圖示用于描述圖2的選擇元件的特性的電流-電壓曲線。

參見圖4的線“A”，當(dāng)被施加給選擇元件的電壓逐漸增大時(shí)，流經(jīng)選擇元件的電流可以輕微增大，直到電壓達(dá)到預(yù)定閾值電壓Vth。當(dāng)流經(jīng)選擇元件的電流輕微增大時(shí)，選擇元件可以被設(shè)置為處于截止態(tài)，而該電流流動可以由肖特基發(fā)射引起。

參見線“B”，當(dāng)被施加給選擇元件的電壓達(dá)到預(yù)定閾值電壓Vth時(shí)，電流流動可以快速增大。即，選擇元件可以被設(shè)置為處于導(dǎo)通態(tài)。此時(shí)，電流大小可以被限制為限制電流(CC,compliance current)，因?yàn)楫?dāng)電流大小無限制地增大時(shí)，選擇元件層12可以擊穿。

參見線“C”，即使被施加給選擇元件的電壓逐漸減小，流經(jīng)選擇元件的電流大小也可以維持恒定。即，選擇元件可以維持導(dǎo)通態(tài)。

參見線“D”，當(dāng)被施加給選擇元件的電壓下降從而達(dá)到預(yù)定值時(shí)，可以執(zhí)行電流掃描，使得流經(jīng)選擇元件的電流快速減小。在此操作期間，被施加給選擇元件的電壓可以以較小的速度降低，且選擇元件可以維持導(dǎo)通態(tài)。

參見線“E”，當(dāng)流經(jīng)選擇元件的電流達(dá)到比閾值電壓Vth處的電流大且比限制電流(CC)小的預(yù)定值時(shí)，可以再次增大被施加給選擇元件的電壓大小，直到電壓達(dá)到閾值電壓Vth。在此操作期間，流經(jīng)選擇元件的電流大小可以以較小的速度減小。這是因?yàn)橄啾扔谶x擇元件處于導(dǎo)通態(tài)時(shí)，肖特基勢壘的厚度逐漸增大。

重新參見線“A”，當(dāng)被施加給選擇元件的電壓再次達(dá)到閾值電壓Vth時(shí)，選擇元件可以被設(shè)置為處于截止態(tài)中。因此，雖然電壓被施加給選擇元件，但可以基本上阻擋電流流動。

圖5圖示用于描述圖2的選擇元件的截止電流的電流-電壓曲線。

參見圖5，選擇元件的截止電流可以隨著肖特基勢壘的高度Φ_B的增加而減小，所述肖特基勢壘形成在第一電極11與選擇元件層12之間和/或第二電極13與選擇元件層12之間。

然而，當(dāng)肖特基勢壘高度Φ_B極度增大時(shí)，選擇元件不能被設(shè)置為導(dǎo)通態(tài)。因此，需要恰當(dāng)?shù)卣{(diào)節(jié)肖特基勢壘高度Φ_B。

例如，參見圖5，當(dāng)在大約0.05V的電壓處，截止電流的目標(biāo)值等于或小于10pA時(shí)，肖特基勢壘高度Φ_B可以被設(shè)置為0.35eV或更大，從而滿足該目標(biāo)值。

圖6是用于描述圖2的選擇元件的能級的示圖。在圖6中，水平軸可以表示距離第一電極11與選擇元件層12之間的界面和/或第二電極13與選擇元件層12之間的界面的距離，而垂直軸可以表示能級。

圖6與下面的情況相關(guān)：其中肖特基勢壘高度Φ_B被設(shè)置為0.35eV，且0V和1V被施加給第一電極11和第二電極13，選擇元件層12的界面部d0具有的厚度，以及選擇元件層12的端部d1中的中性缺陷的密度N1和中心部d2中的中性缺陷的密度N2分別為5e19/cm³和5e18/cm³。

參見圖6，當(dāng)選擇元件層12的整個厚度D為時(shí)，隨著選擇元件層12的端部d1的厚度逐漸增大至和除界面部d0的選擇元件層12的能級可以逐漸減小。

即，隨著具有高密度的中性缺陷的區(qū)域的厚度增大或中性缺陷的總數(shù)增大，選擇元件層12的能級可以減小。

隨著選擇元件層12的能級減小，第一電極11與選擇元件層12之間的界面和/或第二電極13與選擇元件層12之間的界面處的肖特基勢壘的厚度可以降低(參見虛線圓)。結(jié)果，選擇元件的導(dǎo)通電流大小可以增大。

圖7圖示用于描述圖2的選擇元件的導(dǎo)通電流的電流-電壓曲線。圖7與下面的情況相關(guān)：在其中肖特基勢壘高度Φ_B被設(shè)置為0.35eV，且0V和1V被施加給第一電極11和第二電極13，選擇元件層12的界面部d0具有厚度選擇元件層12的端部d1和中心部d2的厚度是恒定的，以及選擇元件層12的中心部d2中的中性缺陷的密度N2是端部d1中的中性缺陷的密度N1的大約1/10。

參見圖7，隨著選擇元件層12的端部d1中的中性缺陷的密度N1增大，導(dǎo)通電流大小可以增大。

截止電流大小可以不受端部d1中的中性缺陷的密度N1的影響。因此，隨著選擇元件層12的端部d1中的中性缺陷的密度N1增大，導(dǎo)通/截止比(即，導(dǎo)通電流與截止電流的比)可以增大。

圖8是用于描述圖2的選擇元件的導(dǎo)通/截止比的示圖。圖8與下面的情況相關(guān)：在其中肖特基勢壘高度Φ_B被設(shè)置為0.35eV，且0V和1V被施加給第一電極11和第二電極13。選擇元件層12的界面部d0的厚度、選擇元件層12的端部d1的厚度以及選擇元件層12的端部d1和中心部d2中的中性缺陷的密度N1和N2可以被設(shè)置為各種值。選擇元件層12的中心部d2中的中性缺陷的密度N2可以具有與端部d1中的中性缺陷的密度N1的大約1/10相對應(yīng)的值。

參見圖8，當(dāng)選擇元件層12的端部d1的厚度增大時(shí)，導(dǎo)通/截止比可以增大。此外，當(dāng)選擇元件層12的端部d1中的中性缺陷的密度N1增大時(shí)，導(dǎo)通/截止比可以增大。

此外，當(dāng)選擇元件層12的界面部d0的厚度增大時(shí)，導(dǎo)通/截止比可以輕微減小。

以上和其他的基于所公開的技術(shù)的存儲電路或半導(dǎo)體器件可以用于一系列設(shè)備或系統(tǒng)中。圖9至圖13提供可以實(shí)施本文中所公開的存儲電路的設(shè)備或系統(tǒng)的一些示例。

圖9是實(shí)施基于所公開技術(shù)的存儲電路的微處理器的配置圖的示例。

參見圖9，微處理器1000可以執(zhí)行用于控制并調(diào)諧一系列過程(從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)以及將處理結(jié)果輸出給外部設(shè)備)的任務(wù)。微處理器1000可以包括存儲單元1010、操作單元1020、控制單元1030等。微處理器1000可以為各種數(shù)據(jù)處理單元，諸如中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號處理器(DSP)和應(yīng)用處理器(AP)。

存儲單元1010是微處理器1000中儲存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲單元1010可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲單元1010可以包括各種寄存器。存儲單元1010可以執(zhí)行這樣的功能：暫時(shí)地儲存要通過操作單元1020來執(zhí)行操作的數(shù)據(jù)、執(zhí)行操作的結(jié)果數(shù)據(jù)以及執(zhí)行操作的數(shù)據(jù)被儲存的地址。

存儲單元1010可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，存儲單元1010可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從所述多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此可以改善存儲單元1010的可靠性和工作儲存特性。結(jié)果，可以改善微處理器1000的可靠性和工作特性。

操作單元1020可以根據(jù)控制單元1030對命令解碼的結(jié)果來執(zhí)行四則算術(shù)運(yùn)算或邏輯運(yùn)算。操作單元1020可以包括至少一個算術(shù)邏輯單元(ALU)等。

控制單元1030可以從存儲單元1010、操作單元1020和微處理器1000的外部設(shè)備接收信號，執(zhí)行對命令的提取、解碼和對微處理器1000的信號的輸入和輸出的控制，以及運(yùn)行通過程序來表示的處理。

根據(jù)本實(shí)施方式的微處理器1000可以額外包括高速緩沖存儲單元1040，高速緩沖存儲單元1040可以暫時(shí)地儲存要從除存儲單元1010以外的外部設(shè)備輸入的數(shù)據(jù)或要輸出給外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩沖存儲單元1040可以經(jīng)由總線接口1050與存儲單元1010、操作單元1020和控制單元1030交換數(shù)據(jù)。

圖10是實(shí)施基于所公開的技術(shù)的存儲電路的處理器的配置圖的示例。

參見圖10，處理器1100可以通過包括除微處理器(執(zhí)行用于控制并調(diào)諧從各種外部設(shè)備接收數(shù)據(jù)、處理該數(shù)據(jù)以及將處理結(jié)果輸出給外部設(shè)備的一系列過程的任務(wù))的功能以外的各種功能來改善性能以及實(shí)現(xiàn)多功能。處理器1100可以包括用作微處理器的核心單元1110、用來暫時(shí)儲存數(shù)據(jù)的高速緩沖存儲單元1120以及用于在內(nèi)部器件與外部設(shè)備之間傳送數(shù)據(jù)的總線接口1130。處理器1100可以包括各種片上系統(tǒng)(SoC)，諸如多核處理器、圖形處理單元(GPU)和應(yīng)用處理器(AP)。

本實(shí)施方式的核心單元1110是對從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運(yùn)算的部件，且可以包括存儲單元1111、操作單元1112和控制單元1113。

存儲單元1111是處理器1100中的儲存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲單元1111可以包括各種寄存器。存儲單元1111可以執(zhí)行這樣的功能：暫時(shí)地儲存要通過操作單元1112來執(zhí)行操作的數(shù)據(jù)、執(zhí)行操作的結(jié)果數(shù)據(jù)以及執(zhí)行操作的數(shù)據(jù)被儲存的地址。操作單元1112是處理器1100中的執(zhí)行操作的部件。操作單元1112可以根據(jù)控制單元1113對命令解碼的結(jié)果等來執(zhí)行四則算術(shù)運(yùn)算、邏輯運(yùn)算。操作單元1112可以包括至少一個算術(shù)邏輯單元(ALU)等?？刂茊卧?113可以從存儲單元1111、操作單元1112和處理器1100的外部設(shè)備接收信號，執(zhí)行對命令的提取、解碼和對處理器1100的信號的輸入和輸出的控制，以及運(yùn)行通過程序來表示的處理。

高速緩沖存儲單元1120是暫時(shí)地儲存數(shù)據(jù)的部件以補(bǔ)償高速操作的核心單元1110與低速操作的外部設(shè)備之間在數(shù)據(jù)處理速度上的差異。高速緩沖存儲單元1120可以包括主儲存部1121、二級儲存部1122和三級儲存部1123。一般而言，高速緩沖存儲單元1120包括主儲存部1121和二級儲存部1122，以及在需要大儲存容量的情況下可以包括三級儲存部1123。根據(jù)場合的需求，高速緩沖存儲單元1120可以包括更大數(shù)量的儲存部。也就是說，可以根據(jù)設(shè)計(jì)來改變高速緩沖存儲單元1120中包括的儲存部的數(shù)量。主儲存部1121、二級儲存部1122和三級儲存部1123儲存和區(qū)分?jǐn)?shù)據(jù)的速度可以相同或不同。在各個儲存部1121、1122和1123的速度不同的情況下，主儲存部1121的速度可以是最大的。高速緩沖存儲單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123中的至少一個儲存部可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，高速緩沖存儲單元1120可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)是否從所述多個中性缺陷逐出電子而具有導(dǎo)通態(tài)或截止態(tài)。由此，可以改善高速緩沖存儲單元1120的可靠性和工作特性。結(jié)果，可以改善處理器1100的可靠性和工作特性。

雖然在圖10中示出了主儲存部1121、二級儲存部1122和三級儲存部1123全部都被配置在高速緩沖存儲單元1120的內(nèi)部，但是要注意的是，高速緩沖存儲單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123全部都可以被配置在核心單元1110的外部，且可以補(bǔ)償核心單元1110與外部設(shè)備在數(shù)據(jù)處理速度上的差異。同時(shí)，要注意的是，高速緩沖存儲單元1120的主儲存部1121可以設(shè)置在核心單元1110的內(nèi)部，而二級儲存部1122和三級儲存部1123可以配置在核心單元1110的外部以加強(qiáng)補(bǔ)償數(shù)據(jù)處理速度上的差異的功能。在另一種實(shí)施方式中，主儲存部1121和二級儲存部1122可以設(shè)置在核心單元1110的內(nèi)部，而三級儲存部1123可以設(shè)置在核心單元1110的外部。

總線接口1130是連接核心單元1110、高速緩沖存儲單元1120和外部設(shè)備而允許高效地傳輸數(shù)據(jù)的部件。

根據(jù)本實(shí)施方式的處理器1100可以包括多個核心單元1110，以及多個核心單元1110可以共享高速緩沖存儲單元1120。多個核心單元1110與高速緩沖存儲單元1120可以直接連接，或者經(jīng)由總線接口1130來連接。多個核心單元1110可以以與核心單元1110的上述配置相同的方式來配置。在處理器1100包括多個核心單元1110的情況下，高速緩沖存儲單元1120的主儲存部1121可以對應(yīng)于多個核心單元1110的數(shù)量而配置在每個核心單元1110中，而二級儲存部1122和三級儲存部1123可以以經(jīng)由總線接口1130共享的方式來配置在多個核心單元1110的外部。主儲存部1121的處理速度可以大于二級儲存部1122和三級儲存部1123的處理速度。在另一種實(shí)施方式中，主儲存部1121和二級儲存部1122可以對應(yīng)于多個核心單元1110的數(shù)量而配置在每個核心單元1110中，而三級儲存部1123可以以經(jīng)由總線接口1130共享的方式來配置在多個核心單元1110的外部。

根據(jù)本實(shí)施方式的處理器1100還可以包括：嵌入式存儲單元1140，其儲存數(shù)據(jù)；通信模塊單元1150，其可以以有線或無線的方式來將數(shù)據(jù)傳輸給外部設(shè)備以及從外部設(shè)備接收數(shù)據(jù)；存儲器控制單元1160，其驅(qū)動外部存儲器件；以及媒體處理單元1170，處理在處理器1100中處理的數(shù)據(jù)或從外部輸入設(shè)備輸入的數(shù)據(jù)，以及將處理了的數(shù)據(jù)輸出給外部接口設(shè)備等。此外，處理器1100可以包括多個各種模塊和器件。在這種情況下，添加的多個模塊可以經(jīng)由總線接口1130來與核心單元1110和高速緩沖存儲單元1120交換數(shù)據(jù)以及彼此交換數(shù)據(jù)。

嵌入式存儲單元1140不僅可以包括易失性存儲器，還可以包括非易失性存儲器。易失性存儲器可以包括DRAM(動態(tài)隨機(jī)存取存儲器)、移動DRAM、SRAM(靜態(tài)隨機(jī)存取存儲器)和與以上提及的存儲器具有類似功能的存儲器等。非易失性存儲器可以包括ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取儲存器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)、具有類似功能的存儲器。

通信模塊單元1150可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及這兩種模塊。有線網(wǎng)絡(luò)模塊可以包括局域網(wǎng)絡(luò)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)，諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。無線網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶英特網(wǎng)(Wibro)、高速下行分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)，諸如在無傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。

存儲器控制單元1160用于管理和處理在處理器1100與根據(jù)不同的通信標(biāo)準(zhǔn)而工作的外部儲存設(shè)備之間傳輸?shù)臄?shù)據(jù)。存儲器控制單元1160可以包括各種存儲器控制器，例如，可以控制IDE(集成電路設(shè)備)、SATA(串行高級技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、RAID(獨(dú)立盤冗余陣列)、SSD(固態(tài)盤)、eSATA(外部SATA)、PCMCIA(個人計(jì)算機(jī)存儲卡國際協(xié)會)、USB(通用串行總線)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等的設(shè)備。

媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或以圖像、聲音和其他形式從外部輸入設(shè)備輸入的數(shù)據(jù)，以及將數(shù)據(jù)輸出給外部接口設(shè)備。媒體處理單元1170可以包括圖形處理單元(GPU)、數(shù)字信號處理器(DSP)、高清音頻設(shè)備、高清多媒體接口(HDMI)控制器等。

圖11是實(shí)施基于所公開的技術(shù)的存儲電路的系統(tǒng)的配置圖的示例。

參見圖11，作為用于處理數(shù)據(jù)的裝置的系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、儲存等以對數(shù)據(jù)進(jìn)行一系列操作。系統(tǒng)1200可以包括處理器1210、主存儲器件1220、輔助存儲器件1230、接口設(shè)備1240等。本實(shí)施方式的系統(tǒng)1200可以為使用處理器來操作的各種電子系統(tǒng)，諸如計(jì)算機(jī)、服務(wù)器、PDA(個人數(shù)字助理)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板、無線電話、移動電話、智能電話、數(shù)字音樂播放器、PMP(便攜式多媒體播放器)、照相機(jī)、全球定位系統(tǒng)(GPS)、錄像機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、視聽(AV)系統(tǒng)、智能電視等。

處理器1210可以對輸入的命令進(jìn)行解碼，以及對儲存在系統(tǒng)1200中的數(shù)據(jù)進(jìn)行操作、比較等，并控制這些操作。處理器1210可以包括微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號處理器(DSP)等。

主存儲器件1220是這樣的儲存器：其可以在運(yùn)行程序時(shí)暫時(shí)地儲存、調(diào)用以及運(yùn)行來自輔助存儲器件1230的程序代碼或數(shù)據(jù)，以及甚至在電源被切斷時(shí)仍可以保存所存儲的內(nèi)容。主存儲器件1220可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，主存儲器件1220可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從所述多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此可以改善主存儲器件1220的可靠性和工作特性。結(jié)果，可以改善系統(tǒng)1200的可靠性和工作特性。

此外，主存儲器件1220還可以包括易失性存儲器類型(在其中當(dāng)電源被切斷時(shí)全部內(nèi)容都被擦除)的靜態(tài)隨機(jī)存取存儲器(SRAM)、動態(tài)隨機(jī)存取存儲器(DRAM)等。與此不同的是，主存儲器件1220可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括易失性存儲器類型(在其中當(dāng)電源被切斷時(shí)全部內(nèi)容都被擦除)的靜態(tài)隨機(jī)存取存儲器(SRAM)、動態(tài)隨機(jī)存取存儲器(DRAM)等。

輔助存儲器件1230是用于儲存程序代碼或數(shù)據(jù)的存儲器件。雖然輔助存儲器件1230的速度比主存儲器件1220慢，但輔助存儲器件1230可以儲存更大量的數(shù)據(jù)。輔助存儲器件1230可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，輔助存儲器件1230可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從所述多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此可以改善輔助存儲器件1230的可靠性和工作特性。結(jié)果，可以改善系統(tǒng)1200的可靠性和工作特性。

此外，輔助存儲器件1230還可以包括數(shù)據(jù)儲存系統(tǒng)(參見圖12的附圖標(biāo)記1300)，諸如使用磁的磁帶、磁盤、使用光的光盤、使用磁和光二者的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等。與此不同的是，輔助存儲器件1230可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括數(shù)據(jù)儲存系統(tǒng)(參見圖12的附圖標(biāo)記1300)，諸如使用磁的磁帶、磁盤、使用光的光盤、使用磁和光二者的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等。

接口設(shè)備1240可以用來執(zhí)行本實(shí)施方式的系統(tǒng)1200與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口設(shè)備1240可以為小鍵盤、鍵盤、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、各種人機(jī)交互設(shè)備(HID)、通信設(shè)備等。通信設(shè)備可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及這兩種模塊。有線網(wǎng)絡(luò)模塊可以包括局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)，諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。無線網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶英特網(wǎng)(Wibro)、高速下行分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)，諸如在無傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。

圖12是實(shí)施基于所公開的技術(shù)的存儲電路的數(shù)據(jù)儲存系統(tǒng)的配置圖的示例。

參見圖12，數(shù)據(jù)儲存系統(tǒng)1300可以包括作為用于儲存數(shù)據(jù)的組件而具有非易失特性的儲存器件1310、控制儲存器件1310的控制器1320、用于與外部設(shè)備的連接的接口1330以及用于暫時(shí)儲存數(shù)據(jù)的暫時(shí)儲存器件1340。數(shù)據(jù)儲存系統(tǒng)1300可以為諸如硬盤驅(qū)動器(HDD)、只讀存儲型光盤(CDROM)、數(shù)字多用盤(DVD)、固態(tài)盤(SSD)等的盤型以及諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等的卡型。

儲存器件1310可以包括半永久地儲存數(shù)據(jù)的非易失性存儲器。非易失性存儲器可以包括ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

控制器1320可以控制儲存器件1310與接口1330之間的數(shù)據(jù)交換。為此，控制器1320可以包括處理器1321，處理器1321用于執(zhí)行處理經(jīng)由接口1330而從數(shù)據(jù)儲存系統(tǒng)1300的外部輸入的命令等的操作。

接口1330用來執(zhí)行數(shù)據(jù)儲存系統(tǒng)1300與外部設(shè)備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)儲存系統(tǒng)1300是卡型的情況下，接口1330可以與諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等的設(shè)備中使用的接口兼容，或者與類似于以上提及的設(shè)備的設(shè)備中使用的接口兼容。在數(shù)據(jù)儲存系統(tǒng)1300是盤型的情況下，接口1330可以與諸如IDE(集成電路設(shè)備)、SATA(串行高級技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、eSATA(外部SATA)、PCMCIA(個人計(jì)算機(jī)存儲卡國際協(xié)會)、USB(通用串行總線)等的接口兼容，或者與類似于以上提及的接口的接口兼容。接口1330可以與具有彼此不同類型的一個或更多個接口兼容。

暫時(shí)儲存器件1340可以暫時(shí)地儲存數(shù)據(jù)以根據(jù)與外部設(shè)備、控制器和系統(tǒng)交互的多樣性和高性能來在接口1330與儲存器件1310之間高效地傳送數(shù)據(jù)。用于暫時(shí)地儲存數(shù)據(jù)的暫時(shí)儲存器件1340可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。暫時(shí)儲存器件1340可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此可以改善儲存器件1310或暫時(shí)儲存器件1340的可靠性和工作特性。結(jié)果，可以改善數(shù)據(jù)儲存系統(tǒng)1300的可靠性和工作特性。

圖13實(shí)施基于所公開的技術(shù)的存儲電路的存儲系統(tǒng)的配置圖的示例。

參見圖13，存儲系統(tǒng)1400可以包括作為用于儲存數(shù)據(jù)的組件而具有非易失特性的存儲器1410、控制存儲器1410的存儲器控制器1420、用于與外部設(shè)備連接的接口1430等。存儲系統(tǒng)1400可以為諸如固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等的卡型。

用于儲存數(shù)據(jù)的存儲器1410可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。例如，存儲器1410可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此，可以改善存儲器1410的可靠性和工作特性。結(jié)果，可以改善存儲系統(tǒng)1400的可靠性和工作特性。

此外，根據(jù)本實(shí)施方式的存儲器1410還可以包括具有非易失特性的ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

存儲器控制器1420可以控制存儲器1410與接口1430之間的數(shù)據(jù)交換。為此，存儲器控制器1420可以包括處理器1421，處理器1421用于執(zhí)行處理經(jīng)由接口1430而從存儲系統(tǒng)1400的外部輸入的命令的操作。

接口1430用來執(zhí)行存儲系統(tǒng)1400與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口1430可以與諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊式閃存(CF)卡等的設(shè)備中使用的接口兼容，或者與類似于以上提及的設(shè)備的設(shè)備中使用的接口兼容。接口1430可以與具有彼此不同類型的一個或更多個接口兼容。

根據(jù)本實(shí)施方式的存儲系統(tǒng)1400還可以包括緩沖存儲器1440，緩沖存儲器1440用于根據(jù)與外部設(shè)備、存儲器控制器和存儲系統(tǒng)交互的多樣性和高性能來在接口1430與存儲器1410之間高效地傳送數(shù)據(jù)。例如，用于暫時(shí)地儲存數(shù)據(jù)的緩沖存儲器1440可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一種或更多種。緩沖存儲器1440可以包括：存儲元件，適用于儲存數(shù)據(jù)；以及選擇元件，耦接至存儲元件，且適用于控制對存儲元件的訪問，其中，選擇元件包括：第一電極層；第二電極層；以及絕緣層，介于第一電極層與第二電極層之間，且包括多個中性缺陷。閾值開關(guān)器件可以根據(jù)電子是否從多個中性缺陷逐出而具有導(dǎo)通態(tài)或截止態(tài)。由此，可以改善緩沖存儲器1440的可靠性和工作特性。結(jié)果，可以改善存儲系統(tǒng)1400的可靠性和工作特性。

此外，根據(jù)本實(shí)施方式的緩沖存儲器1440還可以包括具有易失特性的SRAM(靜態(tài)隨機(jī)存取存儲器)、DRAM(動態(tài)隨機(jī)存取存儲器)等以及具有非易失特性的相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)等。與此不同的是，緩沖存儲器1440可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括具有易失特性的SRAM(靜態(tài)隨機(jī)存取存儲器)、DRAM(動態(tài)隨機(jī)存取存儲器)等以及具有非易失特性的相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

圖9-圖13中的基于本文件中公開的存儲器件的電子設(shè)備或系統(tǒng)的以上示例中的特征可以以各種設(shè)備、系統(tǒng)或應(yīng)用來實(shí)現(xiàn)。一些示例包括移動電話或其他便攜式通信設(shè)備、平板電腦、筆記本或膝上型電腦、游戲機(jī)、智能電視機(jī)、電視機(jī)機(jī)頂盒、多媒體服務(wù)器、具有或不具有無線通信功能的數(shù)碼相機(jī)、手表或具有無線通信能力的其他可穿戴設(shè)備。

雖然本專利文件包含很多細(xì)節(jié)，但是這些細(xì)節(jié)不應(yīng)當(dāng)被理解為對任何發(fā)明的范圍或可要求保護(hù)的范圍的限制，而應(yīng)當(dāng)被理解為可專門針對特定發(fā)明的特定實(shí)施例的特征的描述。本專利文件中在單獨(dú)實(shí)施例的內(nèi)容中所描述的某些特征也可以在單個實(shí)施例中組合地實(shí)施。反之，在單個實(shí)施例的內(nèi)容中描述的各種特征也可以在多個實(shí)施例中單獨(dú)實(shí)施或以任何合適的子組合來實(shí)施。此外，雖然以上可以將特征描述為以某些組合來起作用，甚至初始要求如此保護(hù)，但在某些情況下，來自要求保護(hù)的組合中的一個或更多個特征可以從該組合中去除，且要求保護(hù)的組合可以針對子組合或子組合的變型。

類似地，雖然在附圖中以特定的次序描述了操作，但這不應(yīng)當(dāng)被理解為需要以所示的特定次序或以順序的次序來執(zhí)行這些操作，或者執(zhí)行所有示出的操作，來取得期望的結(jié)果。此外，本該專利文件中所描述的實(shí)施例中的各種系統(tǒng)組件的分離不應(yīng)當(dāng)被理解為在所有的實(shí)施例中都需要這種分離。

僅描述了若干實(shí)施方式和示例?；谠摫緦＠募兴枋龊退境龅膬?nèi)容，可以作出其他實(shí)施方式、改進(jìn)和變型。