本發(fā)明涉及半導體制造領(lǐng)域，特別涉及一種接觸孔的形成方法。

背景技術(shù)：

集成電路工藝中，通常采用接觸孔實現(xiàn)上下層的互連。具體工藝包括：先進行介質(zhì)層的沉積；然后利用光刻和刻蝕工藝形成通孔；再利用物理氣相沉積(Physical Vapor Deposition,PVD)工藝依次形成阻擋層和種子層；再用化學電鍍(Electro chemical plating,ECP)的方法對通孔進行填充；采用化學機械研磨(Chemical Mechanical Polishing，CMP)的方法對填充后的通孔頂部進行平坦化。

然而，在進行阻擋層的沉積時，通孔底部也會沉積一部分阻擋層，而通孔底部的阻擋層會導致接觸孔電阻的增加，因此需要一種降低接觸孔的接觸電阻的方法。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是在保護介質(zhì)層不被損傷的前提下，降低接觸孔的接觸電阻。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種接觸孔的形成方法，包括：

提供基底，所述基底內(nèi)形成有墊層；形成介質(zhì)層，所述介質(zhì)層覆蓋所述基底和所述墊層；沿所述介質(zhì)層表面向內(nèi)部形成通孔，所述通孔底部暴露出所述墊層；對暴露出的墊層表面進行處理，使其粗糙化；在所述通孔內(nèi)填充導電材料，形成接觸孔。

可選地，對所述暴露出的墊層表面進行處理包括：對墊層表面進行氧化形成氧化層；以及去除所述氧化層。

可選地，所述對墊層表面進行氧化包括：采用H₂O₂溶液對所述墊層表面進行氧化，所述H₂O₂溶液中H₂O與H₂O₂的體積比為5:1至10:1，處理時間為5s至20s。

可選地，所述去除所述氧化層包括：采用HF溶液去除，所述HF溶液中 H₂O與HF的體積比為50:1至5000:1，處理時間為5s至20s。

可選地，對所述暴露出的墊層表面進行處理，包括采用Ar離子轟擊或干法刻蝕方法，使其粗糙化。

可選地，對所述暴露出的墊層表面進行處理，使其粗糙化之前還包括：對所述暴露出的墊層表面進行清洗。

可選地，對所述暴露出的墊層表面進行清洗包括：采用HF溶液、H₂SO₄溶液、HCl溶液、HNO₃溶液、NH₄OH溶液中的一種或者其任意組合作為清洗劑來去除。

可選地，采用HF溶液作為清洗劑，所述HF溶液中H₂O與HF的體積比為50:1至5000:1。

可選地，在對所述暴露出的墊層表面進行粗糙化處理后，在所述通孔內(nèi)形成阻擋層。

可選地，所述形成阻擋層包括：采用物理氣相沉積工藝形成阻擋層，沉積時在晶圓上加偏壓，使已經(jīng)沉積的阻擋層部分會被后續(xù)的沉積原子轟擊到側(cè)壁上去，所述偏壓功率范圍是100W至1000W。

可選地，減薄所述通孔底部形成的阻擋層。

可選地，所述減薄所述通孔底部的阻擋層的方法包括：采用氬離子轟擊所述通孔底部，所述氬離子轟擊時，氬氣流量為5sccm至50sccm，加在射頻線圈上的射頻功率范圍是10KW至30KW，加在晶圓上的交流偏壓功率為500W至1000W，轟擊時間為2s至15s。

與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下有益效果：

本發(fā)明實施例通過在所述通孔內(nèi)形成阻擋層之前，先對所述通孔底部暴露出的墊層表面進行粗糙化處理，使得后續(xù)形成的阻擋層與所述墊層表面之間的結(jié)合力變?nèi)?，更容易減薄所述通孔底部的阻擋層的厚度，避免了采用較大功率的氬離子轟擊過程中造成的對介質(zhì)層的損傷，從而在保證可靠性的前提下降低了接觸孔的接觸電阻。

可選地，在本發(fā)明的一個具體實施例中，通過采用雙氧水溶液作為氧化 劑對所述暴露出的墊層表面進行氧化處理形成氧化層、然后用氫氟酸的水溶液去除所述氧化層，可以實現(xiàn)對所述墊層表面進行粗糙化處理，使得減薄所述通孔底部的阻擋層的厚度更為容易。

附圖說明

圖1是本發(fā)明一個具體實施例的形成接觸孔的方法的流程示意圖；

圖2是本發(fā)明一個具體實施例的對墊層表面粗糙化處理的流程示意圖；

圖3是本發(fā)明一個具體實施例的填充通孔的流程示意圖；

圖4至圖12是本發(fā)明一個具體實施例的形成接觸孔的方法的中間結(jié)構(gòu)的剖面示意圖。

具體實施方式

本發(fā)明實施例提供了一種接觸孔的形成方法，下面結(jié)合附圖加以詳細敘述：

需要注意的是，本實施例中，以形成單鑲嵌結(jié)構(gòu)為例加以說明，本發(fā)明方法還可以應用于其他通孔結(jié)構(gòu)，例如插塞或直通孔結(jié)構(gòu)等，在此不再一一列舉。

參考圖1中步驟S11和圖4，提供半導體襯底10。

所述半導體襯底10可以為單晶硅或多晶硅；所述半導體襯底10也可以選自硅、鍺、砷化鎵或硅鍺化合物；所述半導體襯底10還可以是其他半導體材料；所述半導體襯底10還可以選自具有外延層或外延層上硅結(jié)構(gòu)；所述半導體襯底10上還可以形成有器件結(jié)構(gòu)。

參考圖1中步驟S13和圖4，在所述半導體襯底10上形成第一介質(zhì)層11。所述第一介質(zhì)層11內(nèi)形成有墊層12。這里所述半導體襯底10、所述第一介質(zhì)層11及所述墊層12共同構(gòu)成基底1。本實施例中，所述墊層12可以為金屬銅。所述墊層12還可以是鋁等其他導電材料。

參考圖1中步驟S15和圖4，在所述基底1上形成第二介質(zhì)層13。所述第二介質(zhì)層13覆蓋所述第一介質(zhì)層11及所述墊層12。

所述第二介質(zhì)層13可以為氧化硅、氮化硅或碳氮化硅。在一些實施例中，所述第二介質(zhì)層13還可以為低K介電材料，介電常數(shù)介于2.0至3.0之間，比如黑鉆石(BDII:SiOCH)。所述黑鉆石(BDII:SiOCH)厚度在至之間。所述第二介質(zhì)層13可以采用物理氣相沉積(Physical Vapor Deposition,PVD)工藝形成。所述第二介質(zhì)層13也可以采用其他形成工藝，比如化學氣相沉積(Chemical vapor deposition,CVD)。

繼續(xù)參考圖1中步驟S15和圖4，在所述第二介質(zhì)層13內(nèi)形成通孔14。所述通孔14可以采用常規(guī)的大馬士革工藝形成，所述通孔14貫穿所述第二介質(zhì)層13，暴露出所述墊層12表面。所述通孔14的開口寬度在30nm到100nm范圍內(nèi)，所述通孔14的深度在100nm到300nm范圍內(nèi)。

本實施例中，在對所述墊層12表面進行粗糙化處理之前，還包括對所述墊層12表面進行清洗，以去除通孔14形成過程中在墊層12表面形成的副產(chǎn)物。參考圖1中步驟S17，首先對所述通孔14底部進行清洗。具體地，當所述墊層12金屬是銅時，在形成所述通孔14的過程中所采用的刻蝕試劑會與所述墊層12表面反應生成CuF₂，CuN，CuCN等副產(chǎn)物。為了去除所述副產(chǎn)物，可以采用HF溶液、H₂SO₄溶液、HCl溶液、HNO₃溶液、NH₄OH溶液中的一種或者以上溶液任意兩種或多種的組合作為清洗劑來去除。本實施例中，采用HF溶液作為清洗劑。所述HF溶液中H₂O與HF體積比為50:1至5000:1。

參考圖1中步驟S19，對所述墊層12表面進行粗糙化處理，以便增加所述墊層12表面的粗糙度，降低所述墊層12與后續(xù)阻擋層之間的結(jié)合力。所述粗糙化處理可以采用濕法刻蝕方法進行，圖2示出本發(fā)明一個實施例的粗糙化處理的流程示意圖。

參考圖2中步驟S191，結(jié)合圖5，對所述墊層12表面進行氧化處理形成氧化層20。具體地，本實施例中采用雙氧水溶液對所述墊層12銅金屬表面進行氧化，生成氧化產(chǎn)物氧化銅20。所述雙氧水溶液中H₂O與H₂O₂體積比為5:1至10:1，處理時間為5s至20s。

參考圖2中步驟S193，結(jié)合圖6，去除所述墊層12表面的氧化層20。本實施例中，采用氫氟酸溶液去除所述氧化層20，所述氫氟酸溶液中H₂O與 HF體積比為50:1至5000:1，處理時間為5s至20s。作為一個實施例，所述氫氟酸溶液中H₂O與HF的體積比為1000:1。

需要說明的是，由于在上述短時間內(nèi)氧化生成的氧化銅的厚度很不均勻，氧化銅去除后，所述墊層12銅金屬表面會比較粗糙，使得后續(xù)形成的阻擋層與所述墊層12銅金屬表面之間的結(jié)合力會比較弱，在后續(xù)沉積阻擋層之后，所述通孔14底部形成的阻擋層更容易被氬離子轟擊出去，脫離所述墊層。

還需要說明的是，對所述墊層12表面進行處理，還包括采用Ar離子轟擊或干法刻蝕的方法，使其粗糙化。采用Ar離子轟擊的方法對墊層12表面進行粗糙化處理時，氬氣流量為4sccm至50sccm，加在射頻線圈上的射頻功率為0.5KW至5KW，加在晶圓上的交流偏壓功率為200至1000W，轟擊時間為2s至15s。采用干法刻蝕方法對墊層12表面進行粗糙化處理時，可以選取CF₄或CClF₃作為刻蝕劑，處理時間為1s至5s。

返回參考圖1中步驟S21，對所述通孔14進行填充。所述填充通孔14的工藝如圖3所示。圖3給出本發(fā)明一個實施例的填充通孔14的流程示意圖。參考圖3中步驟S211，結(jié)合圖7，在所述通孔14側(cè)壁以及底部形成阻擋層15。所述阻擋層15的作用是防止后續(xù)所述通孔14內(nèi)填充的導電材料的金屬原子擴散到所述襯底10、所述第一介質(zhì)層11以及所述第二介質(zhì)層13內(nèi)。

具體地，所述阻擋層15包括第一阻擋層151和位于第一阻擋層151之上的第二阻擋層152。所述第一阻擋層151包括位于通孔14側(cè)壁的第一阻擋層151a和位于通孔14底部的第一阻擋層151b；所述第二阻擋層152包括位于通孔14側(cè)壁的第二阻擋層152a和位于通孔14底部的第二阻擋層152b。本實施例中，所述第一阻擋層151的材料為氮化鉭，所述第二阻擋層152的材料為鉭。

需要說明的是，形成所述阻擋層15的步驟包括：在所述通孔14的側(cè)壁和底部形成所述第一阻擋層151；之后在所述第一阻擋層151上再形成所述第二阻擋層152。本實施例中，采用物理氣相沉積(PVD)方法形成所述第一阻擋層151和所述第二阻擋層152，沉積所述第一阻擋層151時，氮氣流量為18sccm至30sccm，氬氣流量為4sccm至20sccm，物理轟擊的直流功率為10KW至 30KW，加在晶圓上的交流偏壓功率為100W至1000W；沉積所述第二阻擋層152時，氬氣流量為4sccm至20sccm，物理轟擊的直流功率為10KW至30KW，加在晶圓上的交流偏壓功率為100W至1000W。形成的所述第一阻擋層151及所述第二阻擋層152的厚度范圍均為至

需要進一步說明的是，位于所述通孔14底部的第一阻擋層151b氮化鉭和第二阻擋層152b鉭的厚度是影響所述接觸孔的接觸電阻的關(guān)鍵因素，為了提高氮化鉭和鉭的階梯覆蓋率，同時降低所述通孔14底部的第一阻擋層151b和第二阻擋層152b的厚度，本發(fā)明實施例中采用偏壓沉積的方式，即在沉積所述第一阻擋層151和所述第二阻擋層152時，在晶圓上加一定功率的偏壓，具體地，偏壓功率為100W至1000W，氬氣流量為4sccm至20sccm，加在靶材上的直流電壓功率為10KW至30KW。這樣阻擋層15在沉積的同時，已經(jīng)沉積的阻擋層15部分會被后續(xù)的氮化鉭/鉭原子轟擊到通孔14的側(cè)壁上去。而由于本發(fā)明實施例對墊層12表面進行了粗糙化處理，沉積在所述墊層12上的阻擋層與所述墊層12之間的結(jié)合力比較弱，更容易被轟擊出去。因此，可以進一步降低所述通孔14底部的第一阻擋層151b和第二阻擋層152b的厚度，同時，也提高了所述通孔14側(cè)壁上第一阻擋層151a和第二阻擋層152a的覆蓋率。

參考圖3中步驟S213，結(jié)合圖8，采用Ar離子對所述通孔14底部的阻擋層15進行轟擊，以減薄所述第一阻擋層151b和所述第二阻擋層152b的厚度。本實施例中，Ar離子轟擊時，氬氣流量為5sccm至50sccm，工藝腔里裝有射頻(RF)線圈，加在射頻線圈上的射頻功率為10kW至30kW以電離氬氣，加在晶圓上的交流偏壓功率為500W至1000W，以加速氬離子，轟擊時間為2s至15s。

如上所述，由于阻擋層15與墊層12之間結(jié)合力較弱，Ar離子轟擊時，采用較小的功率就可以去除所述通孔14底部較多的阻擋層15，即提高了Ar離子的轟擊效率，從而避免了采用較大功率的氬離子轟擊，減薄通孔14底部的阻擋層15的過程中，造成的對所述第一介質(zhì)層11和所述第二介質(zhì)層13的損傷。

參考圖3中步驟S215，在所述通孔14內(nèi)依次形成粘附層和種子層，采用 化學電鍍方法填充通孔14。首先請參照圖9，在所述通孔14內(nèi)先形成粘附層30。形成所述粘附層30的目的是保證后續(xù)種子層的連續(xù)生長。本實施例中，所述粘附層30的材料可以為鉭，還可以是鈦等其他材料?？梢圆捎梦锢須庀喑练e(PVD)的方法形成所述粘附層30，沉積時，物理轟擊的直流功率為10KW至30KW，加在晶圓上的交流偏壓功率為100W至1000W。還可以采用化學氣相沉積(CVD)、原子層沉積(ALD)等方式形成所述粘附層30。形成的所述粘附層30的厚度為至

接著，請參考圖10，在所述通孔14內(nèi)形成種子層40。具體地，本實施例中，所述種子層40的材料與后續(xù)填充的材料有關(guān)，若采用銅做導線，可以采用銅做種子層。形成銅種子層的具體工藝包括：采用物理氣相沉積(PVD)的方法形成所述種子層40，加在靶材上的直流功率為10KW至50KW，形成的銅種子層的厚度為至

再接著，參考圖11，向所述通孔14內(nèi)填充導電材料50。所述導電材料50來自鎢、鋁、銀、鉻、鉬、鎳、鈀、鉑、鈦、鉭或者銅中的一種或多種，本發(fā)明對此不作任何限定。具體的，本實施例中，所述導電材料50為銅。本實施例中，采用化學電鍍(Electro chemical plating,ECP)的方式對所述通孔14進行填充。

然后，返回參考圖1中步驟S23和圖12，對所述填充后的通孔14頂部進行平坦化處理。具體地，本實施例中，采用化學機械研磨(Chemical Mechanical Polishing，CMP)的方法對所述填充后的通孔14頂部進行平坦化，以形成接觸孔60。

綜上，本發(fā)明通過在形成阻擋層之前，對墊層表面進行粗糙化處理，使得通孔底部的阻擋層與墊層表面之間的結(jié)合力變?nèi)?，更容易通過氬離子轟擊方式減薄位于墊層表面的阻擋層的厚度，避免了采用較大功率的氬離子轟擊過程中造成對介質(zhì)層的損傷，從而在保證可靠性的前提下有效地降低了接觸孔的接觸電阻。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保 護范圍應當以權(quán)利要求所限定的范圍為準。