半導(dǎo)體器件的制作方法
【專利摘要】公開了一種半導(dǎo)體器件，包括：第一區(qū)域，第一區(qū)域包括堆疊的多個器件單元，所述多個器件單元的相鄰器件單元由層間絕緣層隔開，并且每一個器件單元包括相應(yīng)的柵極導(dǎo)體；以及第二區(qū)域，第二區(qū)域與第一區(qū)域鄰接，所述層間絕緣層和所述柵極導(dǎo)體從第一區(qū)域延伸至第二區(qū)域，第二區(qū)域包括分別將柵極導(dǎo)體與導(dǎo)線相連接的導(dǎo)電通道，其中，所述第二區(qū)域還包括用于支撐所述層間絕緣層和所述柵極導(dǎo)體的支撐柱。該支撐柱在制造工藝中為懸空層提供了機(jī)械支撐，并且在最終的器件中還用于支撐柵極導(dǎo)體，從而提高了半導(dǎo)體器件的良率和可靠性。
【專利說明】半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體技術(shù)，更具體地，涉及三維結(jié)構(gòu)的半導(dǎo)體器件。
【背景技術(shù)】
[0002]近年來，由于可以成倍地提高集成度、減小芯片占用面積以及降低成本，三維結(jié)構(gòu)的半導(dǎo)體器件引起了廣泛的關(guān)注。尤其是在存儲器領(lǐng)域，半導(dǎo)體制造工藝的進(jìn)步導(dǎo)致半導(dǎo)體器件的特征尺寸越來越小，結(jié)果，通過改進(jìn)半導(dǎo)體制造工藝提高存儲密度越來越困難。三維結(jié)構(gòu)的存儲器成為提高存儲密度的關(guān)鍵。
[0003]可以將平面半導(dǎo)體器件堆疊成多個層面，在相鄰的層面之間設(shè)置絕緣層和提供互連來實(shí)現(xiàn)簡單的三維結(jié)構(gòu)。這種三維存儲器的存儲密度可以與層面數(shù)目成比例地提高?；蛘?，可以進(jìn)一步將存儲單元自身也從平面器件改變?yōu)榇怪逼骷@減小了每個存儲單元的芯片占用面積，從而進(jìn)一步提聞存儲器的存儲密度。
[0004]NAND和NOR是目前市場上兩種主要的非易失性閃存技術(shù)。閃存的寫入操作只能在空或已擦除的單元內(nèi)進(jìn)行。NAND閃存執(zhí)行擦除操作簡單，而NOR閃存則要求在進(jìn)行擦除前先要將目標(biāo)塊內(nèi)所有的位都寫為O。NAND結(jié)構(gòu)可以實(shí)現(xiàn)更小的存儲單元，從而達(dá)到更高的存儲密度。已經(jīng)公開了三維結(jié)構(gòu)的NAND閃存和NOR閃存。
[0005]應(yīng)當(dāng)注意，在三維結(jié)構(gòu)的存儲器中，在存儲單元陣列周邊還設(shè)置有接觸區(qū)域，用于提供垂直互連和引出字線等。接觸區(qū)域的結(jié)構(gòu)比存儲單元陣列區(qū)域復(fù)雜，其中包括通道孔和層間電介質(zhì)等。結(jié)果，接觸區(qū)域可能引入附加的雜質(zhì)、以及電和機(jī)械缺陷，導(dǎo)致存儲單元陣列不能正常操作。
[0006]仍然期望進(jìn)一步提高三維結(jié)構(gòu)的半導(dǎo)體器件的可靠性。
實(shí)用新型內(nèi)容
[0007]本實(shí)用新型的目的是提供一種高可靠性的三維半導(dǎo)體器件。
[0008]根據(jù)本實(shí)用新型的一方面，提供一種半導(dǎo)體器件，包括:第一區(qū)域，第一區(qū)域包括堆疊的多個器件單元，所述多個器件單元的相鄰器件單元由層間絕緣層隔開，并且每一個器件單元包括相應(yīng)的柵極導(dǎo)體；以及第二區(qū)域，第二區(qū)域與第一區(qū)域鄰接，所述層間絕緣層和所述柵極導(dǎo)體從第一區(qū)域延伸至第二區(qū)域，第二區(qū)域包括分別將柵極導(dǎo)體與導(dǎo)線相連接的導(dǎo)電通道，其中，所述第二區(qū)域還包括用于支撐所述層間絕緣層和所述柵極導(dǎo)體的支撐柱。
[0009]優(yōu)選地，所述多個器件單元包括公共的垂直溝道。
[0010]進(jìn)一步優(yōu)選地，所述多個器件單元還包括公共的芯部絕緣層，并且所述垂直溝道圍繞所述芯部絕緣層。
[0011 ] 優(yōu)選地，所述支撐柱包括所述垂直溝道和所述芯部絕緣層。
[0012]優(yōu)選地，所述支撐柱由非晶硅和多晶硅中的一種組成。
[0013]進(jìn)一步優(yōu)選地，所述半導(dǎo)體器件還包括半導(dǎo)體襯底，其中所述支撐柱由多晶硅組成，所述支撐柱的底部和半導(dǎo)體襯底屬于同一晶疇。
[0014]優(yōu)選地，所述支撐柱中相鄰的支撐柱之間的距離小于層間絕緣層厚度的100倍。
[0015]優(yōu)選地，當(dāng)所述層間絕緣層130厚度小于50納米時，所述支撐柱中相鄰的支撐柱之間的距離小于或等于5微米。
[0016]優(yōu)選地，所述半導(dǎo)體器件包括半導(dǎo)體襯底，并且所述支撐柱至少部分地嵌入所述半導(dǎo)體襯底中。
[0017]優(yōu)選地，所述多個器件單元分成堆疊的多個層面，每個層面的多個器件單元按行和列排列，并且位于同一列的器件單元包括公共的柵極導(dǎo)體，而相鄰列的器件單元的柵極導(dǎo)體之間由另一個絕緣層隔開。
[0018]優(yōu)選地，在第二區(qū)域，所述多個器件單元的柵極導(dǎo)體呈臺階狀，每個層面的柵極導(dǎo)體形成一級臺階。
[0019]優(yōu)選地，所述半導(dǎo)體器件是NAND存儲器，并且所述多個器件單元中的至少一些器件單元形成實(shí)際的存儲單元串，所述多個器件單元中的至少另外一些器件單元形成假存儲單元串，所述支撐柱是假存儲單元串。
[0020]優(yōu)選地，所述垂直溝道是所述第一區(qū)域的開口內(nèi)的共形層，所述方法還包括:在所述第一區(qū)域的開口內(nèi)的剩余空間內(nèi)形成芯部絕緣層。
[0021]優(yōu)選地，所述支撐柱與所述垂直溝道同時形成，并且具有相同的結(jié)構(gòu)和材料。
[0022]優(yōu)選地，所述支撐柱與所述垂直溝道獨(dú)立地形成，并且具有相同或不同的結(jié)構(gòu)和/或材料。
[0023]優(yōu)選地，在形成所述柵極導(dǎo)體之后還包括:進(jìn)行多次蝕刻，從而在第二區(qū)域中向下逐層暴露各個層面的柵極導(dǎo)體。
[0024]優(yōu)選地，在所述多次蝕刻的每一次蝕刻中，完全遮擋上層的所有柵極導(dǎo)體，并且暴露緊鄰下一層面的柵極導(dǎo)體的一部分。
[0025]根據(jù)本實(shí)用新型的半導(dǎo)體器件器件，支撐柱在制造工藝中為懸空層提供了足夠的機(jī)械支撐，從而提高了半導(dǎo)體器件的良率，在最終的半導(dǎo)體器件中用于支撐柵極導(dǎo)體，從而提高了半導(dǎo)體器件的可靠性。
【專利附圖】

【附圖說明】
[0026]通過以下參照附圖對本實(shí)用新型實(shí)施例的描述，本實(shí)用新型的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0027]圖1a和Ib分別示出了根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的透視圖和俯視圖；
[0028]圖2-11分別示出了根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的制造方法的各個階段的截面圖，其中圖2a_lla示出沿一個方向的垂直截面圖，圖2b_llb示出沿另一個方向的垂直截面圖，圖9c不出與圖9b相同方向的一個變型的垂直截面圖。
[0029]圖12示出了根據(jù)本實(shí)用新型的半導(dǎo)體器件的制造方法的一部分階段的截面圖，其中圖12a示出沿一個方向的垂直截面圖，圖12b示出沿另一個方向的垂直截面圖。
[0030]圖13示出了根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的接觸區(qū)中的支撐柱布局的俯視圖；以及[0031]圖14示出了根據(jù)本實(shí)用新型的另一個實(shí)施例的半導(dǎo)體器件的接觸區(qū)中的支撐柱布局的俯視圖。
【具體實(shí)施方式】
[0032]以下將參照附圖更詳細(xì)地描述本實(shí)用新型。在各個附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0033]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時，當(dāng)將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚印⒘硪粋€區(qū)域“下面”或“下方”。
[0034]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在……上面”或“在……上面并與之鄰接”的表述方式。
[0035]在本申請中，術(shù)語“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個步驟中形成的整個半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。在下文中描述了本實(shí)用新型的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本實(shí)用新型。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實(shí)現(xiàn)本實(shí)用新型。
[0036]除非在下文中特別指出， 半導(dǎo)體器件的各個部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成。半導(dǎo)體材料例如包括II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC，以及IV族半導(dǎo)體，如S1、Ge。柵極導(dǎo)體可以由能夠?qū)щ姷母鞣N材料形成，例如金屬層、摻雜多晶硅層、或包括金屬層和摻雜多晶硅層的疊層?xùn)艠O導(dǎo)體或者是其他導(dǎo)電材料，例如為TaC、TiN, TaSiN,HfSiN, TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3S1、Pt、Ru、W、和所述各種導(dǎo)電材料的組合。柵極電介質(zhì)可以由SiO2或介電常數(shù)大于SiO2的材料構(gòu)成，例如包括氧化物、氮化物、氧氮化物、硅酸鹽、鋁酸鹽、鈦酸鹽。并且，柵極電介質(zhì)不僅可以由本領(lǐng)域的技術(shù)人員公知的材料形成，也可以采用將來開發(fā)的用于柵極電介質(zhì)的材料。
[0037]本實(shí)用新型可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0038]參照圖1a和Ib描述根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的示意性結(jié)構(gòu)，其中，在圖1a中示出了半導(dǎo)體器件的透視圖，在圖1b中示出了半導(dǎo)體器件的俯視圖。在圖1b中還示出了隨后的垂直截面圖的截取位置，其中圖2a_12a是沿穿過一行器件單元的線A-A截取的垂直截面圖，圖2b-12b和9c是沿穿過一列器件單元的線B-B截取的垂直截面圖。此外，圖2b-12b和9c中的波浪線表示僅示出相應(yīng)層的一部分。
[0039]如圖1a和Ib所示，半導(dǎo)體器件1000包括8個層面的器件單元，每個層面包括3行X 3列個器件單元，總共72個器件單元。在一個實(shí)例中，半導(dǎo)體器件1000是NAND存儲器，最頂部的器件單元是串選擇晶體管，最底部的器件單元是接地選擇晶體管，中間6個層面的器件單元是存儲單元，總共54個存儲單元。每一組垂直堆疊的6個存儲單元形成一個存儲單元串，總共9個存儲單元串。相鄰列的器件單元之間由層間絕緣層210隔開。半導(dǎo)體器件1000可以包括更多或更少的層面、行、列和器件單元。為了清楚起見，在圖1a中將最左側(cè)一列的器件單元的層間絕緣層130、柵極導(dǎo)體140，以及所有器件單元公共的中間電介質(zhì)層160、層間絕緣層210分解不出。[0040]具體地，半導(dǎo)體器件1000包括半導(dǎo)體襯底110。半導(dǎo)體襯底110例如是硅襯底。在一個實(shí)例中，在半導(dǎo)體襯底110中形成N型或P型的第一摻雜區(qū)120。在半導(dǎo)體器件1000是NAND存儲器的情形下，第一摻雜區(qū)120作為接地選擇晶體管的源區(qū)。
[0041]層間絕緣層130位于半導(dǎo)體襯底110上方，隔開不同的層面上的柵極導(dǎo)體140。在層間絕緣層130和柵極導(dǎo)體140中形成多個開口，分別容納例如圓柱狀的垂直溝道150。垂直溝道150例如是位于芯部絕緣層上的表面半導(dǎo)體層。在一個實(shí)例中，垂直溝道150的頂部區(qū)域摻雜形成與第一摻雜區(qū)120的導(dǎo)電類型相同的第二摻雜區(qū)121。中間電介質(zhì)層160位于垂直溝道150和柵極導(dǎo)體140之間。在半導(dǎo)體器件1000是NAND存儲器的情形下，第二摻雜區(qū)121作為串選擇晶體管的漏區(qū)，中間電介質(zhì)層160是包括隧穿介質(zhì)層、電荷俘獲層和阻擋層的疊層，用于存貯表示數(shù)據(jù)數(shù)值的電荷，中間電介質(zhì)層160還作為串選擇晶體管和接地選擇晶體管的柵極電介質(zhì)。雖然如圖所示，中間電介質(zhì)層160共形地覆蓋層間絕緣層130的表面以及垂直溝道150的暴露表面上，然而，這并非必需的。在替代的實(shí)施例中，中間電介質(zhì)層160可以局部地位于柵極導(dǎo)體140和垂直溝道150之間，例如未覆蓋層間絕緣層130。
[0042]在單元陣列區(qū)域IOOOa (如圖1b所示)中，第二摻雜區(qū)121經(jīng)由導(dǎo)電通道(via)190與第一組導(dǎo)線170相連接。導(dǎo)電通道190例如形成在層間絕緣層210中的通道孔(viahole)內(nèi)。在接觸區(qū)域1000b (如圖1b所示)中，垂直溝道150未與外部電路相連接，代替地，每一個層面的柵極導(dǎo)體140分別經(jīng)由導(dǎo)電通道200與第二組導(dǎo)線180中的一個相連接。導(dǎo)電通道200例如形成在層間絕緣層210中的通道孔內(nèi)。因此，接觸區(qū)域IOOOb中的垂直溝道150和芯部絕緣層151僅僅作為支撐柱。應(yīng)當(dāng)注意，為清楚起見，在圖1a和Ib中僅出了與上部三個層面的器件單元的柵極導(dǎo)體140相連接的導(dǎo)線，而未示出下部五個層面的器件單元的柵極導(dǎo)體140相連接的導(dǎo)線。
[0043]在半導(dǎo)體器件1000是NAND存儲器的情形下，第一組導(dǎo)線170作為存儲器的位線BL，第二組導(dǎo)線180包括與最頂部的串選擇晶體管的柵極導(dǎo)體140相連接的一條串選擇線SSL、與最底部的接地晶體管的柵極導(dǎo)體140相連接的一條接地選擇線GSL、以及與存儲單元的柵極導(dǎo)體140分別相連接的6條字線WL。在單元陣列區(qū)域IOOOa中，柵極導(dǎo)體140、中間電介質(zhì)層160和垂直溝道150 —起形成了存儲單元串及選擇晶體管，而在接觸區(qū)域IOOOb中，柵極導(dǎo)體140、中間電介質(zhì)層160和垂直溝道150形成了假存儲單元串及假選擇晶體管，用作支撐柱。在替代的實(shí)施例中，可以采用獨(dú)立的支撐柱代替接觸區(qū)域IOOOb中的垂直溝道150和芯部絕緣層151。
[0044]參照圖2-11描述根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的制造方法的各個階段。
[0045]如圖2a和2b所示，在半導(dǎo)體襯底110上形成犧牲層111，然后形成層間絕緣層130，進(jìn)一步重復(fù)形成犧牲層111和層間絕緣層130的步驟，從而形成犧牲層111和層間絕緣層130的疊層。犧牲層111可以由相對于半導(dǎo)體襯底110和層間絕緣層130選擇性去除的材料組成。例如，半導(dǎo)體襯底110由Si組成，層間絕緣層130由SiO2組成，犧牲層111由SiGe組成，從而在后續(xù)的步驟中，可以采用合適的蝕刻劑，相對于半導(dǎo)體襯底110和層間絕緣層130選擇性去除犧牲層111。
[0046]為了形成8個層面的器件單元，該疊層應(yīng)該包含至少8個犧牲層111。形成犧牲層110和層間絕緣層130可以采用已知的沉積工藝，如電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD )、原子層沉積(ALD )、濺射等。
[0047]進(jìn)一步地，例如在半導(dǎo)體結(jié)構(gòu)的表面上形成光致抗蝕劑掩模，然后進(jìn)行蝕刻，將犧牲層111和層間絕緣層130的疊層圖案化以形成多個開口 131。該蝕刻可以采用干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕刻、激光燒蝕，或者通過使用蝕刻劑溶液的選擇性的濕法蝕刻，從光致抗蝕劑掩模中的開口向下蝕刻穿過所有犧牲層111和層間絕緣層130，直到半導(dǎo)體襯底110表面停止。在蝕刻之后通過在溶劑中溶解或灰化去除光致抗蝕劑掩模，如圖3a和3b所示。
[0048]進(jìn)一步地，通過上述已知的沉積工藝，在開口 131的側(cè)壁和底部形成垂直溝道150，并且進(jìn)一步沉積芯部絕緣層151以完全填充開口，如圖4a和4b所示。形成垂直溝道150可以包括采用上述已知的沉積工藝在開口 131的側(cè)壁和底部形成共形層，使得開口 131的剩余空間形成用于容納芯部絕緣層151的開口，或者替代地包括采用上述已知的沉積工藝完全填充開口 131，然后進(jìn)行蝕刻以形成用于容納芯部絕緣層151的開口。例如，垂直溝道150由Si組成，芯部絕緣層151由SiO2組成。
[0049]進(jìn)一步地，例如在半導(dǎo)體結(jié)構(gòu)的表面上形成光致抗蝕劑掩模，然后通過上述的蝕刻工藝，將犧牲層111和層間絕緣層130的疊層圖案化以形成用于隔開最終形成的半導(dǎo)體器件1000的相鄰列的器件單元的溝槽152。然后，經(jīng)由溝槽152，進(jìn)一步采用選擇性的蝕刻工藝，相對于垂直溝道150、層間絕緣層152和半導(dǎo)體襯底110完全去除犧牲層111，以形成橫向延伸至垂直溝道150的開口 153。在蝕刻之后通過在溶劑中溶解或灰化去除光致抗蝕劑掩模。溝槽152和開口 153 —起暴露垂直溝道150和層間絕緣層130的一部分表面，如圖5a和5b所示。
[0050]在上述的步驟中，在去除犧牲層111之后，層間絕緣層130相對于下方的層是懸空的。在單元陣列區(qū)域1000a，柱狀的垂直溝道150及芯部絕緣層151 —起為層間絕緣層130提供了機(jī)械支撐。與現(xiàn)有技術(shù)不同，在接觸區(qū)域IOOOb中，柱狀的垂直溝道150及芯部絕緣層151也一起為層間絕緣層130提供了機(jī)械支撐。
[0051]進(jìn)一步地，通過各向同性的沉積工藝，經(jīng)由溝槽152和開口 153在垂直溝道150和層間絕緣層130的暴露表面上形成共形的中間電介質(zhì)層160,如圖6a和6b所不。同時,該中間電介質(zhì)層160覆蓋了半導(dǎo)體結(jié)構(gòu)的頂部表面。盡管在圖中將中間電介質(zhì)層160示出為單層，實(shí)際上中間電介質(zhì)層160可以是經(jīng)過多次沉積形成的共形疊層。如上所述，在半導(dǎo)體器件1000是NAND存儲器的情形下，中間電介質(zhì)層160是包括隧穿介質(zhì)層、電荷俘獲層和阻擋層的疊層，用于存貯表示數(shù)據(jù)數(shù)值的電荷，中間電介質(zhì)層160還作為串選擇晶體管和接地選擇晶體管的柵極電介質(zhì)。
[0052]進(jìn)一步地，通過各向同性的沉積工藝，經(jīng)由溝槽152形成填充開口 153的柵極導(dǎo)體140。形成柵極導(dǎo)體140可以包括采用上述已知的沉積工藝在開口 153的側(cè)壁和底部形成共形層，該共形層的厚度足以填充開口 153，并且不足以填充溝槽152，或者替代地可以包括采用上述各向同性的沉積工藝完全填充開口 153和溝槽152，然后采用各向異性的蝕刻工藝進(jìn)行蝕刻以重新形成溝槽152，如圖7a和7b所示。
[0053]進(jìn)一步地，經(jīng)由溝槽152進(jìn)行離子注入，在半導(dǎo)體襯底110中形成N型(使用N型摻雜劑，例如P、As)或P型(使用P型摻雜劑，例如B)的第一摻雜區(qū)120。同時，摻雜劑還穿過中間電介質(zhì)層160的頂部表面，在垂直溝道150的頂部區(qū)域形成與第一摻雜區(qū)120的導(dǎo)電類型相同的第二摻雜區(qū)121，如圖8a和Sb所示。在半導(dǎo)體器件1000是NAND存儲器的情形下，第一摻雜區(qū)120作為接地選擇晶體管的源區(qū)，第二摻雜區(qū)121作為串選擇晶體管的漏區(qū)。
[0054]進(jìn)一步地，例如在半導(dǎo)體結(jié)構(gòu)的表面上形成光致抗蝕劑掩模，然后在接觸區(qū)域IOOOb中，進(jìn)行蝕刻，例如選擇性地去除層間絕緣層130中最頂部的一層未被光致抗蝕劑掩模遮擋的部分，以及中間電介質(zhì)層160的相應(yīng)部分，從而暴露下方的柵極導(dǎo)體140。在蝕刻之后通過在溶劑中溶解或灰化去除光致抗蝕劑掩模。然后，重復(fù)形成光致抗蝕劑掩模、選擇性蝕刻和去除光致抗蝕劑掩模的步驟，在接觸區(qū)域IOOOb中，向下逐層暴露每個層面的柵極導(dǎo)體140，如圖9a和9b所示。在每次蝕刻時完全遮擋上層的所有柵極導(dǎo)體140，并且暴露緊鄰下一層面的柵極導(dǎo)體140的一部分，最終所有層面的柵極導(dǎo)體140呈臺階狀，每個層面的柵極導(dǎo)體140形成一級臺階。在該蝕刻步驟中，不僅暴露各層的柵極導(dǎo)體140，還蝕刻去除了垂直溝道150和芯部絕緣層151位于相應(yīng)的柵極導(dǎo)體140上方的部分。
[0055]圖9c不出與圖9b相同方向的一個變型的垂直截面圖，其中垂直溝道150和芯部絕緣層151位于相應(yīng)的柵極導(dǎo)體140上方的部分未去除。與圖9c所示的變型相比，圖9b所示的實(shí)施例是優(yōu)選的，因?yàn)槿コ怪睖系?50和絕緣層151的凸起部分有利于提高隨后沉積的導(dǎo)體層和/或?qū)娱g絕緣層的覆蓋率。
[0056]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成層間絕緣層210，并且進(jìn)一步進(jìn)行機(jī)械平面化(例如化學(xué)機(jī)械拋光)，以獲得平整的表面，如圖1Oa和IOb所示。層間絕緣層210填充溝槽152，并且隔開最終形成的半導(dǎo)體器件1000的相鄰列的器件單元。在單元陣列區(qū)域1000a，層間絕緣層210覆蓋中間電介質(zhì)層160的頂部表面。在接觸區(qū)域IOOOb中，層間絕緣層210覆蓋臺階狀的柵極導(dǎo)體140的暴露表面。
[0057]進(jìn)一步地，例如在半導(dǎo)體結(jié)構(gòu)的表面上形成光致抗蝕劑掩模，通過上述的蝕刻工藝，在單元陣列區(qū)域IOOOa中，將層間絕緣層210和中間電介質(zhì)層160圖案化以形成到達(dá)第二摻雜區(qū)121的通道孔，在接觸區(qū)域IOOOb中，將絕緣層201圖案化以形成到達(dá)柵極導(dǎo)體140的通道孔。
[0058]然后，通過上述已知的沉積工藝形成導(dǎo)體層，該導(dǎo)體層至少填充通道孔。以層間絕緣層210作為停止層，進(jìn)行機(jī)械平面化(例如化學(xué)機(jī)械拋光)，去除導(dǎo)體層位于通道孔外部的部分，在單元陣列區(qū)域IOOOa中形成導(dǎo)電通道190，在接觸區(qū)域IOOOb中形成導(dǎo)電通道200。
[0059]然后，通過上述已知的沉積工藝，在層間絕緣層210上再次形成導(dǎo)體層，將導(dǎo)體層圖案化成第一組導(dǎo)線170和第二組導(dǎo)線180，如圖1la和Ilb所示。第一組導(dǎo)線170位于單元陣列區(qū)域IOOOa中，與導(dǎo)電通道190接觸。第二組導(dǎo)線180位于接觸區(qū)域IOOOb中，與導(dǎo)電通道200接觸。如前所述，在半導(dǎo)體器件1000是NAND存儲器的情形下，第一組導(dǎo)線170作為存儲器的位線BL，第二組導(dǎo)線180包括與最頂部的串選擇晶體管的柵極導(dǎo)體140相連接的一條串選擇線SSL、與最底部的接地晶體管的柵極導(dǎo)體140相連接的一條接地選擇線GSL、以及與存儲單元的柵極導(dǎo)體140分別相連接的6條字線WL。
[0060]參照圖12描述根據(jù)本實(shí)用新型的一個實(shí)施例的半導(dǎo)體器件的制造方法的一部分階段。
[0061]在圖2-3所示的步驟之后，代替圖4所示的步驟，在單元陣列區(qū)域IOOOa的開口131中形成柱狀的垂直溝道150和芯部絕緣層151，在接觸區(qū)域IOOOb的開口 131中形成附加的支撐柱154，如圖12所示。該方法的隨后步驟與圖5-11所示的步驟相同。
[0062]在圖4所示的步驟中，垂直溝道150和芯部絕緣層151作為支撐柱。與之不同，在圖12所示的步驟中，形成了獨(dú)立的支撐柱154，因此可以針對接觸區(qū)域IOOOb所需的機(jī)械支撐需求，為支撐柱154選擇合適的材料和布局。
[0063]在優(yōu)選的實(shí)施例中，為提高支撐柱154和半導(dǎo)體襯底110之間的粘合，可以先沉積非晶硅填充開口 131，然后進(jìn)行退火把非晶硅轉(zhuǎn)化為多晶硅。支撐柱154的下部區(qū)域?qū)⒅辽俨糠值匾园雽?dǎo)體襯底做為晶種外延生長，從而形成襯底晶體結(jié)構(gòu)類似的晶疇。由于支撐柱154的下部區(qū)域與半導(dǎo)體襯底110屬于同一晶疇，因此可以增強(qiáng)支撐柱154和半導(dǎo)體襯底110之間的粘合，從而實(shí)現(xiàn)更結(jié)實(shí)的支撐柱結(jié)構(gòu)。
[0064]在另一個優(yōu)選的實(shí)施例中，為提聞支撐柱154和半導(dǎo)體襯底110之間的粘合，可以在蝕刻形成開口 131時，使得該開口 131的底部延伸到半導(dǎo)體襯底110中形成凹槽。隨后形成的支撐柱154將部分地嵌入半導(dǎo)體襯底110中，從而可以進(jìn)一步增加支撐柱的穩(wěn)定性。
[0065]參照圖13和14描述根據(jù)本實(shí)用新型的半導(dǎo)體器件的接觸區(qū)中的支撐柱布局。為清楚起見，在圖中未示出半導(dǎo)體器件1000的層間絕緣層130、柵極導(dǎo)體140、中間電介質(zhì)層160、第一摻雜區(qū)120、導(dǎo)電通道190、第一組導(dǎo)線170、以及第二組導(dǎo)線180。
[0066]在單元陣列區(qū)域IOOOa中，垂直溝道150和芯部絕緣層151是垂直堆疊的多個器件單元的公共部分，為所述多個器件單元提供了沿著堆疊方向串聯(lián)連接的溝道區(qū)，并且與第一組導(dǎo)線170相連接，在接觸區(qū)域IOOOb中，在接觸區(qū)域IOOOb中，垂直溝道150和芯部絕緣層151僅僅作為支撐柱，而沒有與外部電路電連接。在半導(dǎo)體器件1000是NAND存儲器的情形下，在單元陣列區(qū)域IOOOa中，柵極導(dǎo)體140、中間電介質(zhì)層160和垂直溝道150 —起形成了存儲單元串及選擇晶體管，而在接觸區(qū)域IOOOb中，柵極導(dǎo)體140、中間電介質(zhì)層160和垂直溝道150形成了假存儲單元串及假選擇晶體管。如前所述，在替代的實(shí)施例中，可以采用獨(dú)立的支撐柱代替接觸區(qū)域IOOOb中的垂直溝道150和芯部絕緣層151。
[0067]此外，在單元陣列區(qū)域IOOOa中，器件單元按行和列排列，相鄰列的器件單元由溝槽152隔開。在接觸區(qū)域IOOOb中，不僅包括垂直溝道150和芯部絕緣層151構(gòu)成的支撐柱，而且包括從柵極導(dǎo)體向上延伸以便與第二組導(dǎo)線180電連接的導(dǎo)電通道200。為了最小化器件單元的芯片占用面積，列寬度W通常小于200納米。因此，在優(yōu)選的實(shí)施例中，在接觸區(qū)域IOOOb中，導(dǎo)電通道200與垂直溝道150和芯部絕緣層151排成一列，這樣有助于減小列寬度，從而實(shí)現(xiàn)減小芯片占用面積，增加器件密度，相鄰的支撐柱(即接觸區(qū)域IOOOb中的垂直溝道150和芯部絕緣層151)之間的距離由d表示，如圖13和14所示。
[0068]在圖13所示的布局中，相鄰的支撐柱之間設(shè)置一個導(dǎo)電通道200。在圖14所示的布局中，相鄰的支撐柱之間設(shè)置4個導(dǎo)電通道200。顯然，在相鄰的支撐柱之間可以設(shè)置I個以上的任意數(shù)量的導(dǎo)電通道200。
[0069]支撐柱的布局應(yīng)當(dāng)為半導(dǎo)體器件1000的制造工藝中出現(xiàn)的懸空層(例如，層間絕緣層130)提供足夠的機(jī)械支撐，并且在最終的器件中還用于支撐柵極導(dǎo)體140。
[0070]優(yōu)選地，相鄰的支撐柱之間的導(dǎo)電通道200的數(shù)量小于或等于10個。
[0071]優(yōu)選地，根據(jù)懸空層的厚度改變支撐柱的距離。在懸空層為層間絕緣層130的情形下，如果層間絕緣層130的厚度減小，則該層的機(jī)械強(qiáng)度變差，因此需要減小支撐柱之間的距離。
[0072]進(jìn)一步優(yōu)選地，支撐柱之間的距離要小于層間絕緣層130厚度的100倍。當(dāng)層間絕緣層130厚度小于50納米時，優(yōu)選地，相鄰的支撐柱之間的距離d小于或者等于5微米。
[0073]在以上的描述中，對于各層的構(gòu)圖、蝕刻等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個實(shí)施例中的措施不能有利地結(jié)合使用。
[0074]以上對本實(shí)用新型的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本實(shí)用新型的范圍。本實(shí)用新型的范圍由所附權(quán)利要求及其等價物限定。不脫離本實(shí)用新型的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本實(shí)用新型的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，包括: 第一區(qū)域，第一區(qū)域包括堆疊的多個器件單元，所述多個器件單元的相鄰器件單元由層間絕緣層隔開，并且每一個器件單元包括相應(yīng)的柵極導(dǎo)體；以及 第二區(qū)域，第二區(qū)域與第一區(qū)域鄰接，所述層間絕緣層和所述柵極導(dǎo)體從第一區(qū)域延伸至第二區(qū)域，第二區(qū)域包括分別將柵極導(dǎo)體與導(dǎo)線相連接的導(dǎo)電通道， 其中，所述第二區(qū)域還包括用于支撐所述層間絕緣層和所述柵極導(dǎo)體的支撐柱。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述多個器件單元包括公共的垂直溝道。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述多個器件單元還包括公共的芯部絕緣層，并且所述垂直溝道圍繞所述芯部絕緣層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述支撐柱包括所述垂直溝道和所述芯部絕緣層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述支撐柱由非晶硅和多晶硅中的一種組成。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，還包括半導(dǎo)體襯底，其中所述支撐柱由多晶硅組成，所述支撐柱的底部和半導(dǎo)體襯底屬于同一晶疇。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述支撐柱中相鄰的支撐柱之間的距離小于層間絕緣層厚度的100倍。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，當(dāng)所述層間絕緣層130厚度小于50納米時，所述支撐柱中相鄰的支撐柱之間的距離小于或等于5微米。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件包括半導(dǎo)體襯底，并且所述支撐柱至少部分地嵌入所述半導(dǎo)體襯底中。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件是NAND存儲器，并且所述多個器件單元中的至少一些器件單元形成實(shí)際的存儲單元串，所述多個器件單元中的至少另外一些器件單元形成假存儲單元串，所述支撐柱是假存儲單元串。
【文檔編號】H01L27/115GK203521410SQ201320729823
【公開日】2014年4月2日 申請日期:2013年11月18日 優(yōu)先權(quán)日:2013年11月18日
【發(fā)明者】李迪 申請人:唐棕