陣列型片式電阻器及其制造方法
【專利摘要】本發(fā)明提供了一種陣列型片式電阻器，包括：片式本體；四對下電極，被布置在所述片式本體的下表面的兩側(cè)，并且形成該四對下電極以延伸至所述片式本體的邊緣；側(cè)電極，形成該側(cè)電極以使所述下電極被延伸至所述片式本體的側(cè)面；以及電阻器，被插在所述片式本體的下表面的下電極之間并通過接觸部分電連接至所述下電極，其中在所述側(cè)電極的寬度被定義為d1、鄰近側(cè)電極之間的距離被定義為d2及所述側(cè)電極的高度被定義為h時，在d1/d2為0.5至1.5的情況下，h的值為4300/d1μm或更大以及為0.24d2+87.26μm或更小。
【專利說明】陣列型片式電阻器及其制造方法
[0001] 相關申請的交叉引用
[0002] 本申請要求于2013年6月5日向韓國知識產(chǎn)權局提交的韓國專利申請 No. 10-2013-0064483的優(yōu)先權，該申請的公開通過引用的方式結(jié)合于此。

【技術領域】
[0003] 本發(fā)明涉及陣列型片式電阻器（array type chip resistor)及其制造方法，并且 更具體地，涉及一種能夠確保粘結(jié)強度并具有改進的可靠性的陣列型片式電阻器及其制造 方法。

【背景技術】
[0004] 陣列型片式電阻器適用于實現(xiàn)精密電阻器并因而在諸如便攜式攝像機、數(shù)碼相機 和機動車輛之類的各種電子設備中使用的需求已經(jīng)在擴大。
[0005] 通常，具有陣列型片式電阻器形式的存儲模塊電阻器（memory module resistor) 被安裝在模塊基板（module substrate)的外部連接端子附近。
[0006] 陣列型片式電阻器用于調(diào)整電流并降低整個電路中的電壓。
[0007] 一般的片式電阻器具有以下結(jié)構。就片式電阻器而言，電阻器通過諸如鎳鉻合金 (NiCr)之類的材料的濺射、沉積等而被形成在絕緣基板上，并且可以提供連接至該電阻器 并形成在絕緣基板的兩側(cè)上的側(cè)電極。此外，由諸如玻璃或樹脂聚合物之類的材料形成以 保護電阻器的保護層被形成在該電阻器上。
[0008] 在半導體存儲模塊的模塊基板上安裝陣列型片式電阻器的方法包括安裝陣列型 片式電阻器以允許具有電阻器本體的表面面朝上的方法以及安裝陣列型片式電阻器以允 許具有電阻器本體的表面面朝下的方法。
[0009] 在陣列型片式電阻器被安裝以允許電阻器本體面朝上的情況下，電阻器部分被暴 露出來，以使電阻器部分或電極部分會在組裝過程期間或用戶處理期間極易遭受物理損 壞。因此，電極可能會被剝?nèi)セ蛘唠娮杵骺赡軙徽蹟?，從而會產(chǎn)生電氣開路缺陷。
[0010] 因此，為了解決以上描述的問題，可以使用通過允許具有電阻器本體的表面面朝 下來安裝鍍覆層（plating layer)的方法。
[0011] 特別地，在安裝配置為具有電阻器本體的表面面朝下的陣列型片式電阻器被安裝 在基板上的情況下，鍍覆層被形成在側(cè)電極的表面上以便被電連接至陣列型片式電阻器， 并且該陣列型片式電阻器可以被粘結(jié)到基板上。
[0012] 根據(jù)相關技術，側(cè)電極被形成以從陣列型片式電阻器的下表面上的電阻器本體開 始以"C"的形式在長度方向上在陣列型片式電阻器的兩端處延伸至該陣列型片式電阻器 的部分側(cè)表面和上表面上，并且以被電連接至電阻器。
[0013] 因此，在在組裝過程期間或在由用戶處理期間物理碰撞或損壞被施加至陣列型片 式電阻器的情況下，布置在陣列型片式電阻器上的電極與鄰近電極接觸，從而電氣短路可 能被產(chǎn)生或者陣列型片式電阻器可能與基板分離。
[0014] 特別地，為了將陣列型片式電阻器安裝在基板上，鍍覆層被形成在側(cè)電極的上部 上，其中鍍覆層相對軟，從而在將來自外界的沖擊施加于其上時有可能接觸鄰近電極。
[0015] 因此，為了解決陣列型片式電阻器與基板分離的問題，已經(jīng)要求能夠確保粘結(jié)強 度和解決由于鄰近電極之間的接觸而產(chǎn)生的短路問題的方案。
[0016] 以下相關技術文獻涉及陣列型片式電阻器。但是，以上提到的專利文獻并未公開 鄰近側(cè)電極之間的間隔與其高度之間的關系。
[0017] [相關技術文獻]
[0018] 韓國專利公開出版No. 2011-0025452


【發(fā)明內(nèi)容】

[0019] 本發(fā)明的目的是提供一種能夠確保粘結(jié)強度和防止在鄰近側(cè)電極之間可能產(chǎn)生 的短路的陣列型片式電阻器及其制造方法。
[0020] 根據(jù)本發(fā)明的一個方面，提供了一種陣列型片式電阻器，包括：片式本體；四對 下電極，被布置在所述片式本體的下表面的兩側(cè)上并且被形成以延伸至所述片式本體的 邊緣；側(cè)電極，被形成以使所述下電極被延伸至所述片式本體的側(cè)面；以及電阻器，被插 在所述片式本體的下表面上的下電極之間并通過接觸部分電連接至所述下電極，其中在 所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2及所述側(cè)電極的高 度被定義為h時，在dl/d2為0. 5至1. 5的情況下，h的值為4300/dl μ m或更大以及為 0· 24d2+87· 26μπι 或更小。
[0021] 所述片式本體可以具有1400 μ m的長度。
[0022] 所述側(cè)電極可以具有140至233 μ m的寬度dl。
[0023] 鄰近側(cè)電極之間的距離d2可以為200至400 μ m。
[0024] 所述接觸部分可以具有在所述下電極之下形成的所述電阻器。
[0025] 所述接觸部分可以具有在所述電阻器之下形成的所述下電極。
[0026] 所述陣列型片式電阻器還可以包括：保護層，用于覆蓋所述電阻器并具有同時覆 蓋所述下電極的一部分的兩側(cè)；調(diào)整電極（leveling electrode),與暴露在所述保護層的 外側(cè)的下電極接觸；鍍覆層，形成在所述調(diào)整電極上；以及絕緣層，用于覆蓋位于該絕緣層 底側(cè)上的所述保護層。
[0027] 布置在所述片式本體的端部的側(cè)電極的寬度和布置在所述四對側(cè)電極的中間部 分的側(cè)電極的寬度可以是彼此不同的。
[0028] 根據(jù)本發(fā)明的一個方面，提供了一種陣列型片式電阻器，包括：片式本體；兩對下 電極，被布置在所述片式本體的下表面的兩側(cè)上，并且被形成以延伸至所述片式本體的邊 緣；側(cè)電極，被形成以使所述下電極被延伸至所述片式本體的側(cè)面；以及電阻器，被插在所 述片式本體的下表面上的下電極之間并通過接觸部分電連接至所述下電極，其中在所述側(cè) 電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2及所述側(cè)電極的高度被定義 為h時，在dl/d2為0. 5至1. 5的情況下，h的值為7000/dlym或更大以及為0. 15d2+105ym 或更小。
[0029] 所述片式本體可以具有800 μ m的長度。
[0030] 所述側(cè)電極可以具有200至300 μ m的寬度dl。
[0031] 鄰近側(cè)電極之間的距離d2可以為200至400 μ m。
[0032] 所述接觸部分可以具有在所述下電極之下形成的所述電阻器。
[0033] 所述接觸部分可以具有在所述電阻器之下形成的所述下電極。
[0034] 所述陣列型片式電阻器還可以包括：保護層，用于覆蓋所述電阻器并具有同時覆 蓋所述下電極的一部分的兩側(cè)；調(diào)整電極，與暴露在所述保護層的外側(cè)的下電極接觸；鍍 覆層，形成在所述調(diào)整電極上；以及絕緣層，用于覆蓋位于該絕緣層的底側(cè)上的所述保護 層。
[0035] 根據(jù)本發(fā)明的一個方面，提供了一種制造陣列型片式電阻器的方法，該方法包括： 準備基板；在所述基板的下表面上印刷下電極和電阻器；以預定的高度刻蝕所述基板的上 表面以形成包括兩對或四對下電極的形狀；在所刻蝕的基板的上表面上形成上掩膜層；通 過根據(jù)刻蝕形成的形狀劃分其上形成有上掩膜層的所述基板來準備片式本體；堆疊所述片 式本體；以及在所堆疊的片式本體的兩側(cè)上形成自所述下電極開始延伸的側(cè)電極。
[0036] 所述形成所述側(cè)電極可以包括：在鄰近側(cè)電極之間形成側(cè)掩膜層；以及在其上形 成有上掩膜層的所堆疊的片式本體的側(cè)面處形成側(cè)電極。
[0037] 該方法還可以包括移除所述上掩膜層和所述側(cè)掩膜層。
[0038] 在以預定高度刻蝕所述基板的上表面以具有包括四對下電極的形狀的情況下，在 所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2、所述側(cè)電極的高度被 定義為h及所述基板的厚度被定義為t時，所述基板的刻蝕高度可以為t-(0. 24d2+87. 26) Pm或更大以及可以為t_(4300/dl) μπι或更小。
[0039] 在以預定高度刻蝕所述基板的上表面以具有包括兩對下電極的形狀的情況下，在 所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2、所述側(cè)電極的高度被 定義為h及所述基板的厚度被定義為t時，所述基板的刻蝕高度可以為t_(0. 15d2+105) μπι 或更大以及可以為t-(7000/dl) μ m或更小。

【專利附圖】

【附圖說明】
[0040] 本發(fā)明的以上和其他的方面、特征和其他優(yōu)勢將從結(jié)合附圖的以下具體描述中被 更加清楚的理解，其中：
[0041] 圖1是根據(jù)本發(fā)明實施方式的陣列型片式電阻器的示意性透視圖；
[0042] 圖2是沿著圖1的陣列型片式電阻器的線A-A'的示意性剖視圖；
[0043] 圖3A和3B是圖2的C部分的放大示圖；
[0044] 圖4是圖1的陣列型片式電阻器在長度方向1上的示意性側(cè)視圖；
[0045] 圖5是根據(jù)本發(fā)明另一實施方式的陣列型片式電阻器的示意性透視圖；
[0046] 圖6是沿著圖5的陣列型片式電阻器的線B-B'的示意性剖視圖；
[0047] 圖7是圖5的陣列型片式電阻器在長度方向1上的示意性側(cè)視圖；以及
[0048] 圖8是根據(jù)本發(fā)明實施方式的用于制造陣列型片式電阻器的方法的示意性流程 圖。

【具體實施方式】
[0049] 在下文中，本發(fā)明的實施方式將參照附圖進行具體描述。但是，本發(fā)明可以以多種 不同的形式體現(xiàn)，并不應被限制于于此所述的實施方式。相反地，這些實施方式被提供以使 該公開是徹底的和完整的，并且將向本領域技術人員充分傳達本發(fā)明的范圍。在附圖中，為 了清楚，元件的形狀和尺寸可能被放大，并且相同的參考標號將在整個附圖中被用于指定 相同或類似的元件。
[0050] 圖1是根據(jù)本發(fā)明實施方式的陣列型片式電阻器的示意性透視圖，以及圖2是沿 著圖1的陣列型片式電阻器的線A-A'的示意性剖視圖。
[0051] 根據(jù)該本發(fā)明實施方式的陣列型片式電阻器將參照圖1和2進行描述。
[0052] 根據(jù)該本發(fā)明實施方式的陣列型片式電阻器100可以包括：片式本體110 ;四對下 電極130,被布置在片式本體110的下表面的兩側(cè)上并被形成以延伸至片式本體110的邊 緣；側(cè)電極140,其通過允許下電極130延伸至片式本體的側(cè)面而被形成；以及電阻器120， 其插在片式本體的下表面上的下電極130之間并通過接觸部分C電連接至下電極130。
[0053] 如圖所示，根據(jù)本發(fā)明實施方式的片式本體110可以被配置成具有薄板形狀(該 薄板形狀具有矩形平行六面體形狀)，并且可以由鋁質(zhì)材料形成(該鋁制材料的表面被陽極 氧化以能夠絕緣)。
[0054] 此外，由于片式本體110由具有良好熱傳導性的材料形成，所以片式本體110充當 在執(zhí)行片式本體110的表面安裝時輻射由電阻器120產(chǎn)生的熱的熱擴散通道。
[0055] 片式本體110可以具有矩形的平行六面體形狀，但并不限于此。
[0056] 片式本體110可以具有1400 μ m的長度1。
[0057] 片式本體110可以具有180 μ m的厚度t。
[0058] 片式本體110的下表面被提供有多個下電極130,這些下電極130以預定間隔被布 置在下表面的兩端上。
[0059] 主要以氧化釕（RuO)作為其主要成分的電阻器120被印刷在片式本體110的中間 部分處，并位于下電極130的內(nèi)部。
[0060] 在這種情況下，電阻器120和被布置在電阻器120外側(cè)處的多個下電極130通過 接觸部分C相互電連接。
[0061] 在電阻器120被印刷在形成于片式本體110的下表面的兩側(cè)上的下電極130的內(nèi) 部時，該電阻器可以被印刷以覆蓋下電極130的一部分，以穩(wěn)定地且電氣地連接電阻器120 和下電極130。
[0062] 此外，在將陣列型片式電阻器100安裝在印刷電路板（PCB)上時，下電極130面向 形成在PCB上的焊盤，以通過焊料S進行電氣粘結(jié)。
[0063] 同時，用于保護電阻器120免受外部沖擊的保護層160可以覆蓋被印刷以在下電 極130之間具有預定厚度的電阻器120。
[0064] 在這種情況下，保護層160可以由二氧化硅（Si02)或玻璃形成，并可以通過保護層 的形式形成在電阻器120上。
[0065] 出于保護電阻器120的目的，保護層160形成在電阻器120的整個暴露表面上，但 是為了完全密封電阻器120,下電極130的被提供在電阻器120的外側(cè)的內(nèi)部部分也可以同 時被覆蓋。
[0066] 其上形成有保護層160的電阻器120 (其通過在表面安裝時中斷流過陣列型片式 電阻器100的電流來實現(xiàn)阻性特征)需要實現(xiàn)適當?shù)碾娙葜?，并且可以通過執(zhí)行激光修整過 程來具有適當電容的電阻值以在形成保護層160之后能夠?qū)崿F(xiàn)適當?shù)碾娙葜怠?br> [0067] 也就是，在陣列型片式電阻器100中可以實現(xiàn)的電阻值為100 Ω時，因為在印刷電 阻器120時形成具有精確的100Ω的電阻器120是困難的，所以電阻器120被形成以實現(xiàn) 大約80至90 Ω的電阻值，并且具有刻蝕形狀的凹槽部分通過使用激光修整電阻器120來 形成，以使電阻值被增加以及1〇〇 Ω的設計值能夠被實現(xiàn)。
[0068] 在這種情況下，保護層160被形成在電阻器120上并之后執(zhí)行電阻器120的修整 的原因是在激光修整過程時由保護層160防止電阻器120的破裂。
[0069] 在形成覆蓋電阻器120的保護層160之后，電接觸下電極130的調(diào)整電極170被 提供。
[0070] 調(diào)整電極170可以形成在下電極130上及形成在覆蓋下電極130的一部分的保護 層160的邊緣，并通過擴展下電極130的減小的有效區(qū)域來實現(xiàn)穩(wěn)定的電極接觸。
[0071] 此外，調(diào)整電極170形成在下電極130上以為了具有預定的高度，以及形成除了下 電極130以外的調(diào)整電極170的原因是增加超過除印刷在片式本體110的下表面上的電阻 器120和保護層160之外的（以下描述的）絕緣層的高度的最終電極的高度。
[0072] 也就是，調(diào)整電極170將該調(diào)整電極170的高度和與形成在片式本體110的下表 面的中間部分的電阻器120和保護層160的高度近似相同的高度相匹配，并在形成電阻器 120和保護層160時與下電極130的減少的有效區(qū)域進行接觸以擴展電極的面積，以便容易 地確保電極的穩(wěn)定性并之后容易地形成鍍覆層。
[0073] 同時，鍍覆層180形成在調(diào)整電極170上，以用于形成最終的外部電極。
[0074] 鍍覆層180可以通過連續(xù)地執(zhí)行鎳（Ni)鍍覆和錫（Sn)鍍覆而被形成，并且鍍覆層 180可以通過電鍍或無電鍍而被形成。
[0075] 在這種情況下，鎳鍍覆層為在焊接時用于保護調(diào)整電極170的鍍覆層，以及錫鍍 覆層被形成以用于在焊接時容易焊接。
[0076] 此外，根據(jù)本發(fā)明實施方式的陣列型片式電阻器100還可以包括在使用鍍覆層 180形成外部電極時覆蓋整個保護層160的絕緣層190。絕緣層190可以由玻璃或類似于 保護層160的聚合物材料形成，并最終用于保護電阻器120。
[0077] 此外，絕緣層190完全阻止電阻器120暴露在外部以保護電阻器120免受外部沖 擊，并覆蓋保護層160的整個表面和部分調(diào)整電極170 (調(diào)整電極170為附加電極)，以使在 形成鍍覆層180以用于形成外部電極時，可以防止鍍液滲透到電阻器120中。
[0078] 在這種情況下，形成在絕緣層190的兩側(cè)部分的鍍覆層180可以被形成以具有大 于絕緣層190的中間部分的高度的高度。
[0079] 根據(jù)本發(fā)明的實施方式，將絕緣層190的兩側(cè)部分的鍍覆層180的高度形成為相 對高的原因是為了在將陣列型片式電阻器1〇〇安裝在主基板（PCB)上時能夠?qū)崿F(xiàn)穩(wěn)定安裝 并且更具體地為了防止產(chǎn)生翹曲（Tombstone)缺陷，其中翹曲缺陷指示出在所形成的絕緣 層190的凸中間部分高于鍍覆層180的情況下，PCB上的陣列型片式電阻器100在焊接陣 列型片式電阻器100時由于中間的凸部分而被安裝成向著一側(cè)傾斜。
[0080] 圖3A和3B是圖2的C部分的放大示圖。參照圖3A，在接觸部分C中，電阻器120 可以在下電極130下面形成。
[0081] 在下電極130被形成為如圖3A所示的情況下，電阻器120的電阻通過在印刷下電 極130之后形成電阻器120而被容易地形成以接近設計值。
[0082] 此外，參照圖3B，在接觸部分C中，下電極130可以在電阻器120下面形成。
[0083] 在下電極130被形成為如圖3B所示的情況下，電阻器120和下電極130之間的電 連接可以通過在印刷電阻器120之后形成下電極130而容易地執(zhí)行。
[0084] 圖4是圖1的陣列型片式電阻器在長度方向1的示意性側(cè)視圖。
[0085] 在側(cè)電極140的寬度被定義為dl以及彼此鄰近的側(cè)電極140之間的距離被定義 為d2時，側(cè)電極140的高度可以被定義為h。
[0086] 在這種情況下，側(cè)電極140的基于側(cè)電極140的寬度dl和彼此鄰近的側(cè)電極140 之間的距離d2的高度的關系將在以下表1中進行描述。
[0087] [表 1]
[0088]

【權利要求】
1. 一種陣列型片式電阻器，包括： 片式本體； 四對下電極，所述四對下電極被布置在所述片式本體的下表面的兩側(cè)上并且被形成以 延伸至所述片式本體的邊緣； 側(cè)電極，該側(cè)電極被形成以使所述下電極被延伸至所述片式本體的側(cè)面；以及 電阻器，該電阻器被插在所述片式本體的所述下表面的所述下電極之間并通過接觸部 分電連接至所述下電極， 其中在所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2及所述側(cè) 電極的高度被定義為h時，在dl/d2為0. 5至1. 5的情況下，h的值為4300/dl μ m或更大 以及為0. 24d2+87. 26 μ m或更小。
2. 根據(jù)權利要求1所述的陣列型片式電阻器，其中所述片式本體具有1400 μ m的長度 1〇
3. 根據(jù)權利要求1所述的陣列型片式電阻器，其中所述側(cè)電極具有140至233 μ m的寬 度dl。
4. 根據(jù)權利要求1所述的陣列型片式電阻器，其中鄰近側(cè)電極之間的距離d2為200至 400 μ m〇
5. 根據(jù)權利要求1所述的陣列型片式電阻器，其中所述接觸部分具有在所述下電極之 下形成的所述電阻器。
6. 根據(jù)權利要求1所述的陣列型片式電阻器，其中所述接觸部分具有在所述電阻器之 下形成的所述下電極。
7. 根據(jù)權利要求1所述的陣列型片式電阻器，該陣列型片式電阻器還包括： 保護層，該保護層覆蓋所述電阻器并具有同時覆蓋所述下電極的一部分的兩側(cè)； 調(diào)整電極，該調(diào)整電極與暴露在所述保護層的外側(cè)的所述下電極接觸； 鍍覆層，該鍍覆層形成在所述調(diào)整電極上；以及 絕緣層，該絕緣層用于覆蓋位于該絕緣層的底側(cè)上的所述保護層。
8. 根據(jù)權利要求1所述的陣列型片式電阻器，其中布置在所述片式本體的端部的側(cè)電 極的寬度和布置在所述四對側(cè)電極的中間部分的側(cè)電極的寬度是彼此不同的。
9. 一種陣列型片式電阻器，包括： 片式本體； 兩對下電極，所述兩對下電極被布置在所述片式本體的下表面的兩側(cè)上并且被形成以 延伸至所述片式本體的邊緣； 側(cè)電極，該側(cè)電極被形成以使所述下電極被延伸至所述片式本體的側(cè)面；以及 電阻器，該電阻器被插在所述片式本體的所述下表面上的所述下電極之間并通過接觸 部分電連接至所述下電極， 其中在所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的距離被定義為d2及所述側(cè) 電極的高度被定義為h時，在dl/d2為0. 5至1. 5的情況下，h的值為7000/dl μ m或更大 以及為〇. 15d2+105 μ m或更小。
10. 根據(jù)權利要求9所述的陣列型片式電阻器，其中所述片式本體具有800 μ m的長度 1〇
11. 根據(jù)權利要求9所述的陣列型片式電阻器，其中所述側(cè)電極具有200至300 μ m的 寬度dl。
12. 根據(jù)權利要求9所述的陣列型片式電阻器，其中鄰近側(cè)電極之間的距離d2為200 至 400 μ m。
13. 根據(jù)權利要求9所述的陣列型片式電阻器，其中所述接觸部分具有在所述下電極 之下形成的所述電阻器。
14. 根據(jù)權利要求9所述的陣列型片式電阻器，其中所述接觸部分具有在所述電阻器 之下形成的所述下電極。
15. 根據(jù)權利要求9所述的陣列型片式電阻器，該陣列型片式電阻器還包括： 保護層，該保護層覆蓋所述電阻器并具有同時覆蓋所述下電極的一部分的兩側(cè)； 調(diào)整電極，該調(diào)整電極與暴露在所述保護層的外側(cè)的所述下電極接觸； 鍍覆層，該鍍覆層形成在所述調(diào)整電極上；以及 絕緣層，該絕緣層用于覆蓋位于該絕緣層的底側(cè)上的所述保護層。
16. -種制造陣列型片式電阻器的方法，該方法包括： 準備基板； 在所述基板的下表面上印刷下電極和電阻器； 以預定高度刻蝕所述基板的上表面以具有包括兩對或四對下電極的形狀； 在所刻蝕的基板的上表面上形成上掩膜層； 通過根據(jù)所刻蝕的形狀劃分其上形成有所述上掩膜層的所述基板來準備片式本體； 堆疊所述片式本體；以及 在所堆疊的片式本體的兩側(cè)上形成自所述下電極延伸的側(cè)電極。
17. 根據(jù)權利要求16所述的方法，其中形成所述側(cè)電極包括： 在鄰近側(cè)電極之間形成側(cè)掩膜層；以及 在其上形成有所述側(cè)掩膜層的所堆疊的片式本體的側(cè)面處形成所述側(cè)電極。
18. 根據(jù)權利要求17所述的方法，該方法還包括移除所述上掩膜層和所述側(cè)掩膜層。
19. 根據(jù)權利要求16所述的方法，其中在以預定高度刻蝕所述基板的所述上表面以具 有包括四對下電極的形狀的情況下，在所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的 距離被定義為d2、所述側(cè)電極的高度被定義為h及所述基板的厚度被定義為t時，所述基板 的刻蝕高度為t-(0. 24d2+87. 26) μ m或更大以及為t-(4300/dl) μ m或更小。
20. 根據(jù)權利要求16所述的方法，其中在以預定高度刻蝕所述基板的所述上表面以具 有包括兩對下電極的形狀的情況下，在所述側(cè)電極的寬度被定義為dl、鄰近側(cè)電極之間的 距離被定義為d2、所述側(cè)電極的高度被定義為h及所述基板的厚度被定義為t時，所述基板 的刻蝕高度為t-(0. 15d2+105) μπι或更大以及為t-(7000/dl) μπι或更小。
【文檔編號】H01C17/075GK104240881SQ201310415369
【公開日】2014年12月24日 申請日期:2013年9月12日 優(yōu)先權日:2013年6月5日
【發(fā)明者】金正逸, 黃夏星, 金海仁, 田中一郎, 權五星 申請人:三星電機株式會社