一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成硅通孔；在所述硅通孔中形成導(dǎo)電層；形成覆蓋所述硅通孔頂部的BCB層；執(zhí)行化學(xué)機(jī)械研磨直至露出所訴硅通孔的頂部。根據(jù)本發(fā)明，形成所述硅通孔時(shí)，可以避免產(chǎn)生于所述硅通孔的邊緣靠近所述硅通孔頂部的位置的凹坑缺陷。
【專利說(shuō)明】一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成硅通孔的方法。

【背景技術(shù)】
[0002]在消費(fèi)電子領(lǐng)域，多功能設(shè)備日益受到消費(fèi)者的喜愛(ài)，相比于功能簡(jiǎn)單的設(shè)備，多功能設(shè)備制作過(guò)程將更加復(fù)雜，比如需要在電路版圖上集成多個(gè)不同功能的芯片，因而出現(xiàn)了 3D集成電路(integrated circuit, IC)技術(shù)。3D集成電路被定義為一種系統(tǒng)級(jí)集成結(jié)構(gòu)，將多個(gè)芯片在垂直平面方向堆疊，從而節(jié)省空間，各個(gè)芯片的邊緣部分可以根據(jù)需要引出多個(gè)引腳，根據(jù)需要利用這些引腳，將需要互相連接的芯片通過(guò)金屬線互連。但是，上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，芯片之間的連接關(guān)系比較復(fù)雜，需要利用多條金屬線，進(jìn)而導(dǎo)致最終的布線方式比較混亂，而且也會(huì)導(dǎo)致電路體積的增加。
[0003]因此，現(xiàn)有的3D集成電路技術(shù)大都采用硅通孔(Through Silicon Via，TSV)實(shí)現(xiàn)多個(gè)芯片之間的電連接。硅通孔是一種穿透硅晶圓或芯片的垂直互連，在硅晶圓或芯片上以蝕刻或鐳射方式鉆孔，再用導(dǎo)電材料如銅、多晶硅、鎢等物質(zhì)填滿，從而實(shí)現(xiàn)不同硅片之間的互連。
[0004]采用現(xiàn)有技術(shù)形成的硅通孔如圖1A所示，硅通孔101形成于半導(dǎo)體襯底100中，包括導(dǎo)電層105以及環(huán)繞在導(dǎo)電層105外側(cè)的導(dǎo)電種子層104、阻擋層103和襯墊層102。導(dǎo)電層105由金屬材料形成，所述金屬材料包括Pt、Au、Cu、Ti和W中的一種或者多種，優(yōu)選Cu，選用Cu不僅能夠降低成本，而且與現(xiàn)有工藝能夠很好地兼容，簡(jiǎn)化工藝過(guò)程。導(dǎo)電種子層104可以增強(qiáng)導(dǎo)電層105與阻擋層103之間的附著性。阻擋層103可以防止導(dǎo)電層105中的金屬向半導(dǎo)體襯底100中的擴(kuò)散，其構(gòu)成材料為金屬、金屬氮化物或者其組合，優(yōu)選Ta和TaN的組合或者Ti和TiN的組合。襯墊層102為絕緣層，其作用是為了防止導(dǎo)電層105中的金屬和半導(dǎo)體襯底100發(fā)生導(dǎo)通，其構(gòu)成材料優(yōu)選氧化物，例如硬脂酸四乙氧基硅烷(SATEOS )或者四乙氧基硅烷(TEOS )等。
[0005]在現(xiàn)有技術(shù)中，采用化學(xué)氣相沉積工藝形成襯墊層102，采用物理氣相沉積工藝形成阻擋層103，采用濺射工藝或者化學(xué)氣相沉積工藝形成導(dǎo)電種子層104，采用電鍍工藝形成由Cu構(gòu)成的導(dǎo)電層105。實(shí)施電鍍工藝之后，由于負(fù)載效應(yīng)的緣故，硅通孔101的邊緣靠近硅通孔101的頂部的位置未形成導(dǎo)電層105，形成凹陷部分。隨后執(zhí)行化學(xué)機(jī)械研磨的過(guò)程中，仍然無(wú)法填平上述凹陷部分，導(dǎo)致在圖1B中的位置106出現(xiàn)凹坑缺陷，進(jìn)而造成此處Cu擴(kuò)散的加劇。
[0006]因此，需要提出一種方法，以解決上述問(wèn)題。


【發(fā)明內(nèi)容】

[0007]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成硅通孔；在所述硅通孔中形成導(dǎo)電層；形成覆蓋所述硅通孔頂部的BCB層。
[0008]進(jìn)一步，所述BCB層的厚度為4-5微米。
[0009]進(jìn)一步，采用化學(xué)氣相沉積工藝形成所述BCB層。
[0010]進(jìn)一步，形成所述硅通孔的步驟包括:在所述半導(dǎo)體襯底上形成光刻膠層；通過(guò)曝光、顯影在所述光刻膠層中形成所述硅通孔的頂部開(kāi)口的圖案；以所述圖案化的光刻膠層為掩膜，蝕刻所述半導(dǎo)體襯底以在其中形成所述硅通孔；通過(guò)灰化去除所述光刻膠層。
[0011]進(jìn)一步,所述導(dǎo)電層由金屬材料構(gòu)成,所述金屬材料包括Pt、Au、Cu、Ti和W中的一種或者多種。
[0012]進(jìn)一步,所述導(dǎo)電層由Cu構(gòu)成。
[0013]進(jìn)一步，在所述導(dǎo)電層與所述硅通孔之間還依次形成有襯墊層和阻擋層。
[0014]進(jìn)一步，所述阻擋層的構(gòu)成材料為金屬、金屬氮化物或者其組合。
[0015]進(jìn)一步，所述襯墊層為絕緣層，其構(gòu)成材料為氧化物。
[0016]進(jìn)一步，形成所述導(dǎo)電層層之后，還包括執(zhí)行化學(xué)機(jī)械研磨直至露出所述硅通孔的頂部的步驟。
[0017]進(jìn)一步，形成所述BCB層之后，還包括執(zhí)行化學(xué)機(jī)械研磨直至露出所述硅通孔的頂部的步驟
[0018]根據(jù)本發(fā)明，形成所述硅通孔時(shí)，可以避免產(chǎn)生于所述硅通孔的邊緣靠近所述硅通孔頂部的位置的凹坑缺陷。

【專利附圖】

【附圖說(shuō)明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0020]附圖中:
[0021]圖1A為根據(jù)現(xiàn)有技術(shù)形成的硅通孔的示意性剖面圖；
[0022]圖1B為圖1A中示出的硅通孔中存在的凹坑缺陷的示意性剖面圖；
[0023]圖2A-圖2C為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0024]圖3為根據(jù)本發(fā)明示例性實(shí)施例的方法形成硅通孔的流程圖。

【具體實(shí)施方式】
[0025]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0026]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的形成硅通孔的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0027]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0028][示例性實(shí)施例]
[0029]下面，參照?qǐng)D2A-圖2C和圖3來(lái)描述根據(jù)本發(fā)明示例性實(shí)施例的方法形成硅通孔的詳細(xì)步驟。
[0030]參照?qǐng)D2A-圖2C，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0031]首先，如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。
[0032]在半導(dǎo)體襯底200上形成有前端器件，為了簡(jiǎn)化，圖例中未予示出。所述前端器件是指實(shí)施半導(dǎo)體器件的后端制造工藝(BEOL)之前形成的器件，在此并不對(duì)前端器件的具體結(jié)構(gòu)進(jìn)行限定。所述前端器件包括柵極結(jié)構(gòu)，作為一個(gè)示例，柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層和柵極材料層。在柵極結(jié)構(gòu)的兩側(cè)形成有側(cè)壁結(jié)構(gòu)，在側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底200中形成有源/漏區(qū)，在源/漏區(qū)之間是溝道區(qū)；在柵極結(jié)構(gòu)的頂部以及源/漏區(qū)上形成有自對(duì)準(zhǔn)硅化物。
[0033]接下來(lái)，在半導(dǎo)體襯底200中形成硅通孔201。形成硅通孔201的步驟包括:在半導(dǎo)體襯底200上形成光刻膠層；通過(guò)曝光、顯影在光刻膠層中形成硅通孔201的頂部開(kāi)口的圖案；以所述圖案化的光刻膠層為掩膜，蝕刻半導(dǎo)體襯底200以在其中形成硅通孔201 ;通過(guò)灰化去除所述光刻膠層。
[0034]上述形成硅通孔201的過(guò)程是在形成連通位于半導(dǎo)體襯底200上的前端器件的有源區(qū)(包括柵極和源/漏區(qū))的接觸塞之后實(shí)施的，所述接觸塞位于半導(dǎo)體襯底200上的層間介電層中，為了簡(jiǎn)化，圖例中未予示出。本領(lǐng)域技術(shù)人員可以知曉的是，硅通孔201的制作和所述接觸塞的制作可以同時(shí)進(jìn)行，其詳細(xì)過(guò)程已為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再贅述。
[0035]接著，如圖2B所示，在硅通孔201中形成導(dǎo)電層205以及環(huán)繞在導(dǎo)電層205外側(cè)的導(dǎo)電種子層204、阻擋層203和襯墊層202。導(dǎo)電層205由金屬材料構(gòu)成，所述金屬材料包括Pt、Au、Cu、Ti和W中的一種或者多種,優(yōu)選Cu,選用Cu不僅能夠降低成本,而且與現(xiàn)有工藝能夠很好地兼容，簡(jiǎn)化工藝過(guò)程。導(dǎo)電種子層204可以增強(qiáng)導(dǎo)電層205與阻擋層203之間的附著性。阻擋層203可以防止導(dǎo)電層205中的金屬向半導(dǎo)體襯底200中的擴(kuò)散，其構(gòu)成材料為金屬、金屬氮化物或者其組合，優(yōu)選Ta和TaN的組合或者Ti和TiN的組合。襯墊層202為絕緣層，其作用是為了防止導(dǎo)電層205中的金屬和半導(dǎo)體襯底200發(fā)生導(dǎo)通，其構(gòu)成材料優(yōu)選氧化物，例如硬脂酸四乙氧基硅烷(SATEOS)或者四乙氧基硅烷(TEOS)、二氧化硅等。
[0036]形成上述各層可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝技術(shù)，例如采用化學(xué)氣相沉積工藝形成襯墊層202，采用物理氣相沉積工藝形成阻擋層203，采用濺射工藝或者化學(xué)氣相沉積工藝形成導(dǎo)電種子層204，采用物理氣相沉積工藝或者電鍍工藝形成導(dǎo)電層205,對(duì)于由Cu構(gòu)成的導(dǎo)電層205的形成,優(yōu)選電鍍工藝。然后，執(zhí)行化學(xué)機(jī)械研磨直至露出硅通孔201的頂部。
[0037]接著，如圖2C所示，形成覆蓋硅通孔201頂部的BCB層206。所述BCB為苯丙環(huán)丁烯的英文縮寫(xiě)，其分子式為c8H8。在較寬的頻率和溫度范圍內(nèi)，所述BCB均具有很低的介電常數(shù)和介電損耗，可以減小單位長(zhǎng)度上的金屬布線的電容，使相鄰金屬布線間的交互串?dāng)_達(dá)到更低的程度，最終提高信號(hào)的傳輸速度和質(zhì)量。在IKHz至IMHz的頻率范圍內(nèi)，所述BCB的介電常數(shù)為2.7，且在25-200°C的溫度范圍內(nèi)，該介電常數(shù)幾乎不發(fā)生變化；當(dāng)頻率超過(guò)20GHz后，所述BCB在室溫下的介電常數(shù)為2.5。
[0038]由于所述BCB具有優(yōu)秀的塑性變形特性，因此，BCB層206可以與下方的導(dǎo)電層205實(shí)現(xiàn)良好的結(jié)合，對(duì)于由Cu構(gòu)成的導(dǎo)電層205，BCB層206可以完全填充如圖1B中的位置106出現(xiàn)的凹坑。形成BCB層206可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝技術(shù)，例如采用化學(xué)氣相沉積工藝，其厚度為4-5微米。
[0039]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的工藝步驟，接下來(lái)，執(zhí)行化學(xué)機(jī)械研磨直至露出硅通孔201的頂部，可以采用常規(guī)方式控制所述研磨過(guò)程的終點(diǎn)，例如當(dāng)化學(xué)機(jī)械研磨設(shè)備的研磨墊接觸到前述層間介電層時(shí)，即探測(cè)設(shè)備捕捉到前述層間介電層的構(gòu)成材料(通常為氧化物)的反饋信號(hào)時(shí)，終止所述研磨過(guò)程。然后，通過(guò)后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，包括形成連通硅通孔201和前述接觸塞的金屬互連層。根據(jù)本發(fā)明，形成硅通孔201時(shí)，可以避免產(chǎn)生于硅通孔101的邊緣靠近硅通孔101的頂部的位置的凹坑缺陷，同時(shí)，在形成連通硅通孔201的金屬互連層之后，不會(huì)對(duì)整個(gè)連接結(jié)構(gòu)的電阻值造成太大變化。
[0040]參照?qǐng)D3，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法形成硅通孔的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0041]在步驟301中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底中形成硅通孔；
[0042]在步驟302中，在硅通孔中形成導(dǎo)電層；
[0043]在步驟303中，形成覆蓋硅通孔頂部的BCB層；
[0044]在步驟304中，執(zhí)行化學(xué)機(jī)械研磨直至露出硅通孔的頂部。
[0045]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成硅通孔； 在所述硅通孔中形成導(dǎo)電層； 形成覆蓋所述硅通孔頂部的BCB層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述BCB層的厚度為4-5微米。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，采用化學(xué)氣相沉積工藝形成所述BCB層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述硅通孔的步驟包括:在所述半導(dǎo)體襯底上形成光刻膠層；通過(guò)曝光、顯影在所述光刻膠層中形成所述硅通孔的頂部開(kāi)口的圖案；以所述圖案化的光刻膠層為掩膜，蝕刻所述半導(dǎo)體襯底以在其中形成所述硅通孔；通過(guò)灰化去除所述光刻膠層。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述導(dǎo)電層由金屬材料構(gòu)成，所述金屬材料包括Pt、Au、Cu、Ti和W中的一種或者多種。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述導(dǎo)電層由Cu構(gòu)成。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述導(dǎo)電層與所述硅通孔之間還依次形成有襯墊層和阻擋層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述阻擋層的構(gòu)成材料為金屬、金屬氮化物或者其組合。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述襯墊層為絕緣層，其構(gòu)成材料為氧化物。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述導(dǎo)電層層之后，還包括執(zhí)行化學(xué)機(jī)械研磨直至露出所述硅通孔的頂部的步驟。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述BCB層之后，還包括執(zhí)行化學(xué)機(jī)械研磨直至露出所述硅通孔的頂部的步驟。
【文檔編號(hào)】H01L21/768GK104282617SQ201310273049
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2013年7月1日 優(yōu)先權(quán)日:2013年7月1日
【發(fā)明者】李廣寧, 沈哲敏 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司