限制缺陷形成的制備異質(zhì)結(jié)構(gòu)的工藝的制作方法
【專利摘要】本發(fā)明涉及制備異質(zhì)結(jié)構(gòu)的工藝，該異質(zhì)結(jié)構(gòu)包括，至少一層薄層以及由半導(dǎo)體組成的承載襯底，該工藝包括下列步驟：-將由單晶第一材料組成的第一襯底鍵合到第二襯底，所述第一襯底包括由多晶第二材料組成的表面層，使得多晶層和第二襯底之間生成鍵合界面；-從一個(gè)稱為供體襯底的襯底的自由表面移除一定厚度，使得只有薄層保留下來(lái)；-通過(guò)多晶材料層的非晶化，在第一襯底和鍵合界面之間產(chǎn)生非晶半導(dǎo)體材料層；以及-非晶半導(dǎo)體材料層的結(jié)晶，新結(jié)晶的層具有與相鄰的第一襯底相同的取向。
【專利說(shuō)明】限制缺陷形成的制備異質(zhì)結(jié)構(gòu)的工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體涉及異質(zhì)結(jié)構(gòu)的制備，所述異質(zhì)結(jié)構(gòu)即，尤其是用于微電子、光電子、光伏或微機(jī)械應(yīng)用的、通過(guò)結(jié)合基本結(jié)構(gòu)得到的結(jié)構(gòu)。本發(fā)明尤其涉及“絕緣體上半導(dǎo)體”結(jié)構(gòu)，其也稱為“SOI”結(jié)構(gòu)。
[0002]文中的術(shù)語(yǔ)“絕緣”應(yīng)理解為電氣絕緣。
[0003]本發(fā)明尤其可用于減少在制備此種結(jié)構(gòu)時(shí)出現(xiàn)的缺陷數(shù)量，該缺陷降低了此種結(jié)構(gòu)的電子性能。
【背景技術(shù)】
[0004]SOI結(jié)構(gòu)通常包括至少一層在薄上層和承載襯底(典型地由硅組成)之間的中間絕緣層。所表述的“薄層”應(yīng)理解為典型厚度在和幾微米之間的層，其厚度為例如大約120 人。
[0005]絕緣層可以是氧化層，例如SiO2層，其從而被稱作掩埋氧化物Β0Χ，即掩埋在薄硅層下的氧化物。承載襯底有時(shí)由另一種材料組成，例如藍(lán)寶石——這種情況下其稱為SOS (藍(lán)寶石上硅)結(jié)構(gòu)。
[0006]確實(shí)，某些異質(zhì)結(jié)構(gòu)不包括中間絕緣層，比如DSB (直接硅鍵合)襯底，其中具有第一晶體取向的薄硅層結(jié)合到具有不同于第一取向的第二晶體取向的第二硅襯底。
[0007]SOI結(jié)構(gòu)的制備一般包括下述步驟:
[0008]-形成第一襯底和/或第二襯底的絕緣層；
[0009]-將第一襯底鍵合，優(yōu)選是分子鍵合(也稱直接鍵合)到第二襯底；以及
[0010]-移除兩個(gè)襯底中的一個(gè)的背面部分而只在絕緣層上留下一薄層，其也稱為有用層。
[0011]制備工藝還包括鍵合強(qiáng)化和加工步驟，以改進(jìn)如此得到的薄層的表面光潔度。加工步驟可以是例如拋光或退火步驟。
[0012]微電子領(lǐng)域里，該薄層和該鍵合界面的質(zhì)量很重要。特別地，為了允許在這些結(jié)構(gòu)上或這些結(jié)構(gòu)中制造電子元件，希望盡可能減小缺陷的數(shù)量。
[0013]然而，制備異質(zhì)結(jié)構(gòu)的現(xiàn)有工藝可以導(dǎo)致幾種不同類型的缺陷。這些缺陷中，氣泡和空隙尤其成問(wèn)題。
[0014]這些缺陷尤其是由粒子的排氣(outgassing)產(chǎn)生的，該粒子通常是來(lái)自結(jié)構(gòu)中的層的氫氣(H2)或者甚至是來(lái)自結(jié)構(gòu)中的層的氦氣(He);這些缺陷還由這些排氣粒子的尤其是在鍵合界面的積累產(chǎn)生。
[0015]此排氣可以源自注入粒子(諸如氫或氦離子)的步驟，例如在實(shí)施Smart Cut?工藝情況下的注入粒子的步驟。
[0016]其也可以產(chǎn)生于鍵合步驟期間或強(qiáng)化兩襯底之間的鍵合的步驟期間。特別地，強(qiáng)化退火期間，水分子與第一和第二襯底的材料(可能是通過(guò)擴(kuò)散穿過(guò)可選的表面氧化層)發(fā)生氧化反應(yīng)，在硅襯底的情況下其可以寫作:[0017]2H20+Si — Si02+2H2。
[0018]此反應(yīng)從而產(chǎn)生被俘獲于掩埋氧化層的氫氣分子(在掩埋氧化層存在的情況下)，該掩埋氧化層從而充當(dāng)氫氣的儲(chǔ)氣室。
[0019]但是，在超薄氧化層的情況下，或者該層根本不存在時(shí)，不可能讓全部產(chǎn)生的氫氣分子被存儲(chǔ)，而過(guò)量部分就會(huì)積累在鍵合界面并產(chǎn)生缺陷。
[0020]特別地，一旦鍵合結(jié)構(gòu)所處的溫度超過(guò)300°C，氫氣開(kāi)始在存在于鍵合界面的缺陷上施加壓力，導(dǎo)致氣泡的形成。
[0021]該效應(yīng)在下述文獻(xiàn)中做了描述:“Amodel of interface defect formation insilicon wafer bonding”, S.Vincent et al.，Applied Physics Letters94, 101914(2009)以 及“Study of the formation, evolution, and dissolution of interfacialdefects in si I icon wafer bonding，，，S.Vincent et al., Journal of AppliedPhysicsl07, 093513(2010)。
[0022]所以，盡可能限制該排氣效應(yīng)產(chǎn)生的缺陷的數(shù)量是有益的。
[0023]BOX的厚度越小，直至BOX不存在(例如在DSB異質(zhì)結(jié)構(gòu)中)，該效應(yīng)越成問(wèn)題。特別是，最新一代SOI結(jié)構(gòu)顯示出了高缺陷密度，因?yàn)槠浣^緣氧化層不夠厚，不能容納全部在工藝過(guò)程中釋放的氣體，該最新一代SOI結(jié)構(gòu)也稱為UTBOX(超薄掩埋氧化物)結(jié)構(gòu)，其中的絕緣層厚度小于大約50nm。
[0024]為解決此問(wèn)題，文件US7485551提出，在SOI結(jié)構(gòu)的氧化層中注入原子，該原子可以俘獲易于在該結(jié)構(gòu)中產(chǎn)生缺陷的氣態(tài)粒子。然而該方案具有缺點(diǎn)，即注入的原子破壞了SOI結(jié)構(gòu)。
[0025]同樣已知的是，文件US7387947試圖使用非晶硅層來(lái)俘獲氣體。
[0026]最后，JP2007318097使用了位于絕緣層附近的多晶硅層來(lái)俘獲易于污染氧化層的金屬粒子。該技術(shù)方案沒(méi)有直接解決如何俘獲制備工藝期間產(chǎn)生的粒子的問(wèn)題。另外，該技術(shù)方案中，多晶硅可以在熱處理時(shí)再結(jié)晶為大晶粒(grain)，從而影響襯底的均勻和功能。

【發(fā)明內(nèi)容】

[0027]本發(fā)明旨在提供一種制備異質(zhì)結(jié)構(gòu)的工藝，該工藝(尤其是在UTBOX結(jié)構(gòu)中)限制排氣粒子導(dǎo)致的缺陷的形成。
[0028]本發(fā)明還旨在與各種形成異質(zhì)結(jié)構(gòu)的工藝相容，尤其是與Smart Cut?工藝和Smart Stacking?工藝(Smart Stacking?工藝中,在直接鍵合襯底之后,薄層通過(guò)兩襯底中的一個(gè)的機(jī)械和/或化學(xué)薄化形成)相容。
[0029]為實(shí)現(xiàn)這些目的，本發(fā)明提供了制備異質(zhì)結(jié)構(gòu)的工藝，該異質(zhì)結(jié)構(gòu)包括至少一層薄層和由半導(dǎo)體組成的承載襯底，該工藝包括下列步驟:
[0030]-將由單晶第一材料組成的第一襯底鍵合到第二襯底，所述第一襯底包括由多晶第二材料組成的表面層，使得多晶層和第二襯底之間生成鍵合界面；
[0031]-從兩個(gè)襯底中一個(gè)稱為供體襯底的襯底的自由表面移除一定厚度，使得只有薄層保留下來(lái)；
[0032]-通過(guò)多晶材料層的非晶化，在第一襯底和鍵合界面之間產(chǎn)生非晶半導(dǎo)體材料層；以及[0033]-非晶半導(dǎo)體材料層的結(jié)晶，新結(jié)晶的層具有與相鄰的第一襯底相同的取向。
[0034]有益而可選地，根據(jù)本發(fā)明的工藝還可以包括下述特征中的至少一項(xiàng):
[0035]-鍵合步驟包括，使用穩(wěn)定化退火強(qiáng)化鍵合，該穩(wěn)定化退火易于導(dǎo)致排氣，而排出的氣體被由多晶第二材料組成的層吸收；
[0036]-工藝中，通過(guò)等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)或者低壓化
[0037]學(xué)氣相淀積(LPCVD)多晶第二層形成于第一襯底上；
[0038]-生成非晶層的步驟包括第一襯底的一部分的非晶化；
[0039]-非晶化通過(guò)以50keV的能量和2XIO15原子/cm2的劑量注入硅原子
[0040]達(dá)成；
[0041]-非晶層結(jié)晶的步驟由從第一襯底的固相外延完成；
[0042]-固相外延由在至少550°C的溫度下退火至少一小時(shí)完成；
[0043]-第一和第二襯底以及多晶材料層的組成材料是硅；
[0044]-該工藝還包括，在供體襯底中注入粒子的初步步驟，以在其中形成弱化區(qū)域，移除一定厚度的供體襯底的步驟由沿著弱化區(qū)域分離所述厚度的供體襯底組成；
[0045]-移除一定厚度的供體襯底的步驟由機(jī)械和/或化學(xué)薄化完成；
[0046]-該工藝還包括，移除一定厚度的供體襯底的步驟之后的加工薄層的步驟，該步驟由通過(guò)平整化熱處理(smoothing heat treatment)、化學(xué)機(jī)械拋光(CMP)或犧牲氧化(sacrificial oxidation)的方法來(lái)處理薄層表面組成；
[0047]-該工藝中，供體襯底為第二襯底，而且加工薄層的步驟發(fā)生在移除步驟和多晶材料層的非晶化步驟之間，或者，供體襯底為第一襯底，而且加工薄層的步驟發(fā)生在結(jié)晶步驟之后;
[0048]-該工藝包括鍵合步驟之前的步驟，該步驟在第二襯底的表面形成厚度小于50nm的絕緣層，而在鍵合后，絕緣層位于鍵合界面與第二襯底之間。
[0049]絕緣層從而可以由二氧化硅組成。
[0050]本發(fā)明還涉及一種異質(zhì)結(jié)構(gòu)，其包括至少一層在承載襯底上的薄層，其通過(guò)根據(jù)本發(fā)明的制備工藝得到，該結(jié)構(gòu)不含氣泡。
[0051]有益而可選地，根據(jù)本發(fā)明的異質(zhì)結(jié)構(gòu)還可以包括下述特征中的至少一項(xiàng):
[0052]-其包括在薄層和承載襯底之間的鍵合界面，該襯底包含位于距離鍵合界面100和500nm之間遠(yuǎn)處的范圍末端(end-of-range)缺陷；
[0053]-其還包括位于承載襯底和薄層之間的絕緣層；
[0054]-異質(zhì)結(jié)構(gòu)的絕緣層的厚度小于50nm；
[0055]-絕緣層由二氧化硅組成；以及
[0056]-承載襯底和薄層由硅組成。
【專利附圖】

【附圖說(shuō)明】
[0057]本發(fā)明的其他特征、目的和益處在閱讀下面的【具體實(shí)施方式】并參考附圖之后會(huì)變得明顯，附圖作為非限制性例子給出，其中:
[0058]-圖1a至Ie為根據(jù)本發(fā)明的、使用“標(biāo)準(zhǔn)”或“直接”鍵合的制備異質(zhì)結(jié)構(gòu)的工藝的一種實(shí)施方式的各步驟的示意圖；[0059]-圖2a至2f為根據(jù)本發(fā)明的、使用“間接”鍵合的制備異質(zhì)結(jié)構(gòu)的工藝的另一種實(shí)施方式的各步驟的示意圖。
【具體實(shí)施方式】
[0060]圖1和圖2圖示了根據(jù)本發(fā)明的異質(zhì)結(jié)構(gòu)制備工藝的兩種實(shí)施方式。
[0061]圖1顯示了實(shí)施“直接鍵合”(“direct bonding”)的實(shí)施方式，而圖2顯示了實(shí)施“間接鍵合” (“indirect bonding”)的實(shí)施方式。
[0062]這兩種實(shí)施方式允許減少處于鍵合界面的氣泡(blister)的數(shù)量，或者處于轉(zhuǎn)移薄層的非轉(zhuǎn)移區(qū)的數(shù)量。
[0063]襯底的準(zhǔn)備
[0064]圖1a和圖2a中，使用了第一襯底10。該襯底優(yōu)選由單晶半導(dǎo)體組成，例如單晶硅。但是也可以設(shè)想其他材料，例如鍺、SiGe, GaAs或藍(lán)寶石。
[0065]說(shuō)明書的其余部分將使用的非限制性例子為單晶硅第一襯底10。
[0066]另外，還使用了第二晶體襯底20(例如由硅組成)。但是也可以設(shè)想其他材料，例如鍺、SiGe或GaAs,該半導(dǎo)體材料可能是一種體材料(bulk material)或是一種多層。
[0067]襯底20和/或10還可以包括已加工的或未加工的元件或者另外的層。
[0068]說(shuō)明書的其余部分將使用的非限制性例子為硅第二襯底20。
[0069]作為一種選擇，絕緣層30被制備于第一襯底10和/或第二襯底20上(圖中，絕緣層30被制備于第二襯底20上)。該絕緣體優(yōu)選為二氧化硅SiO2，但其也可以是其他絕緣體，例如Si3N4。
[0070]該絕緣層30可以為大約幾十到幾百納米厚。在UTBOX結(jié)構(gòu)中，其厚度小于50nm，而且其典型厚度等于10nm。
[0071]可以采用本身已知的方法，通過(guò)第一襯底10和/或第二襯底20的熱氧化(當(dāng)?shù)谝灰r底10和/或第二襯底20由硅組成時(shí))或者淀積(例如化學(xué)氣相淀積(CVD))來(lái)制備
該絕緣層。
[0072]另外，在可選的絕緣層30形成前，多晶硅材料40的層被淀積在了第一襯底10上。該層優(yōu)選由與該層在其上淀積的襯底同樣的材料組成，但是也可以設(shè)想用不同特性的材料組成該層。說(shuō)明書的其余部分將使用的例子為多晶硅層40。
[0073]該層可以通過(guò)等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)或者低壓化學(xué)氣相淀積(LPCVD)來(lái)淀積。
[0074]該步驟結(jié)束時(shí)得到的多晶硅層40的典型厚度在100和400nm之間。該層的作用是在晶界(grain boundary)和懸掛鍵(dangling bond)上俘獲在某些工藝步驟中(尤其是在鍵合步驟中)產(chǎn)生的粒子。
[0075]另外，為了最終得到包括承載襯底(carrier substrate)上的薄層的異質(zhì)結(jié)構(gòu),襯底10、20中的一個(gè)被用作供體襯底(donor substrate),薄層取自該供體襯底,而另一個(gè)作為受體襯底(receiver substrate),該薄層轉(zhuǎn)移至該受體襯底。
[0076]薄層12、22可以通過(guò)拋光、刻蝕或研磨供體襯底得到，如同下文所述，或者通過(guò)Smart Cut?轉(zhuǎn)移工藝得到。Smart Cut?轉(zhuǎn)移工藝中，在圖1a和圖2a所示的襯底的準(zhǔn)備步驟期間，弱化區(qū)域11、21生成于供體襯底10、20上。[0077]這使得定義待轉(zhuǎn)移薄層12、22的厚度，以及之后劈開(kāi)襯底10、20以使薄層12、22從襯底10、20的其余部分分開(kāi)成為可能。
[0078]弱化區(qū)域11、21是例如通過(guò)在供體襯底10、20中引入粒子產(chǎn)生的。
[0079]該引入可以通過(guò)注入氫或氦離子粒子進(jìn)行，該離子粒子的總劑量在2X IO16和7X 1016at/cm2之間。注入步驟使得沿著弱化區(qū)域劈開(kāi)供體襯底并且從該襯底的其余部分分離薄層12成為可能。
[0080]典型的注入劑量在2 X IO16和7 X IO16原子每平方厘米之間。
[0081]圖1a所示的情況中，供體襯底為第二襯底20，從而弱化區(qū)域21生成于第二襯底20中。這定義了薄層22。
[0082]與之相對(duì)，圖2a中，弱化區(qū)域11產(chǎn)生于第一襯底10中，第一襯底從而為供體襯底，而弱化區(qū)域定義了薄層12。這種情況下，薄層12盡管仍然附著在供體襯底10上，其埋在多晶硅層40之下并與多晶硅層40相鄰。
[0083]襯底的鍵合
[0084]接下來(lái)，如圖1b和2b所示，第一襯底10和第二襯底20被鍵合，以得到異質(zhì)結(jié)構(gòu)1，其中氧化層30和多晶硅層40在鍵合界面50附近相鄰(即它們可以特定地位于界面的任一側(cè)，如圖所示)，并且介于兩個(gè)襯底10和20之間。
[0085]特別地，在絕緣層(例如二氧化硅)只形成于第二襯底20上的情況下，多晶硅層40被置于鍵合界面50和第一襯底10之間，而排氣粒子很容易產(chǎn)生于該鍵合界面50。特別地，多晶硅層40優(yōu)選鄰近鍵合界面50，從而能吸收從鍵合界面50排氣的粒子。
[0086]鍵合通過(guò)本領(lǐng)域技術(shù)人員所知的方法完成，例如通過(guò)兩個(gè)襯底10和20的直接鍵
八
口 ο
[0087]另外，鍵合步驟可以繼之以部分用來(lái)強(qiáng)化該鍵合的步驟，例如在500和800°C之間的溫度下進(jìn)行穩(wěn)定化退火，其例如在大約800°C進(jìn)行，例如進(jìn)行大約兩小時(shí)。在使用SmartCut?來(lái)轉(zhuǎn)移層的情況下，典型的穩(wěn)定化和弱化退火在200°C和500°C之間進(jìn)行幾小時(shí)。該退火可以導(dǎo)致氫通過(guò)氧化反應(yīng)排氣,例如,在硅的情況下通過(guò)反應(yīng)2H20+Si — Si02+4H排氣。
[0088]鄰近鍵合界面50的多晶硅材料的層40吸收該排出的氣體并防止在此階段出現(xiàn)上述的缺陷(例如氣泡)。
[0089]在此階段，如圖1b和2b所示，得到了異質(zhì)結(jié)構(gòu)，其相繼地包括:
[0090]-第一襯底10 ；
[0091]-多晶硅層40，其厚度在100和400nm之間，其厚度為例如240nm；
[0092]-鍵合界面50；
[0093]-可選的氧化層30，其厚度可以小于50nm，其厚度為例如80A;以及
[0094]-第二襯底20。
[0095]鍵合步驟之后，參考圖1c和2c，薄層從供體襯底轉(zhuǎn)移到受體襯底。
[0096]為做到這一點(diǎn)，供體襯底的一定厚度從該襯底背面部分的自由側(cè)(即受體襯底鍵合側(cè)的對(duì)面)移除，使得只有薄層的厚度存留。該薄層的典型厚度在50和幾千埃之間。
[0097]存在著數(shù)種可能的實(shí)施方式。
[0098]如果供體襯底10或20包括在準(zhǔn)備襯底階段產(chǎn)生的弱化區(qū)域11或21，根據(jù)SmartCut?方法要進(jìn)行弱化退火，其在弱化區(qū)域11、21劈開(kāi)被注入的襯底。[0099]或者，可以用化學(xué)和/或機(jī)械薄化(研磨、拋光)來(lái)移除供體襯底的背面部分。
[0100]在圖1c中的直接鍵合的例子中，第二襯底20已被薄化以得到薄層22。第一襯底10從而形成異質(zhì)結(jié)構(gòu)的承載襯底。
[0101]與之相對(duì)，對(duì)應(yīng)間接鍵合的圖2c中，第一襯底10被薄化以得到薄層12，而襯底20從而形成異質(zhì)結(jié)構(gòu)的承載襯底。
[0102]這些初步的步驟之后得到了異質(zhì)結(jié)構(gòu)，在圖1c所示直接鍵合的情況中其相繼地包括:
[0103]-受體第一襯底10;
[0104]-多晶硅層40，其厚度在100和400nm之間，例如其厚度為240nm；
[0105]-鍵合界面50;
[0106]-可選的氧化或掩埋絕緣層30，其厚度可以小于50nm，例如其厚度為80A;以及
[0107]-轉(zhuǎn)移層22，其厚度可以在50A和幾微米之間，例如其厚度為120A。
[0108]在圖2c所示間接鍵合的情況中，得到的結(jié)構(gòu)連續(xù)地包括:
[0109]-受體第二襯底20;
[0110]-可選的氧化或掩埋絕緣層30，其厚度可以小于50nm，例如其厚度為80A;
[0111]-鍵合界面50;
[0112]-多晶硅層40，其厚度在100和400nm之間，例如其厚度為240nm;以及
[0113]-轉(zhuǎn)移層12，其厚度可以在50A和幾微米之間，例如其厚度為120A。
[0114]所得到的結(jié)構(gòu)，特別是鍵合界面，之后必須在500和800°C之間的溫度下穩(wěn)定化。
[0115]不論鍵合是直接的或是間接的，薄化和加工步驟中進(jìn)行的鞏固退火和/或任意可選退火也會(huì)導(dǎo)致氣體粒子從多晶硅層擴(kuò)散出去(例如鍵合步驟中形成并被俘獲在該多晶娃層的氫)。
[0116]為了不降低多晶硅層的性能，例如為了不改變多晶硅層的微觀結(jié)構(gòu)，這些步驟中所用的溫度優(yōu)選限制在800°C以內(nèi)。
[0117]根據(jù)實(shí)例，將溫度升到800°C之上可以改變晶粒尺寸，其可以對(duì)薄掩埋氧化物的完整性產(chǎn)生不利影響。
[0118]產(chǎn)生非晶層
[0119]在制備了異質(zhì)結(jié)構(gòu)之后(如果需要的話該制備可能包括諸如使用熱處理來(lái)強(qiáng)化襯底間的鍵合的額外步驟)，要進(jìn)行將多晶硅層40轉(zhuǎn)化為非晶材料層41的步驟。
[0120]產(chǎn)生非晶層41的步驟圖示于圖1d和2d。
[0121]為做到這一點(diǎn)，全部厚度的多晶硅層40非晶化。第一襯底10的表面部分或鄰近多晶娃層40的薄層12的表面部分也可以非晶化,該表面部分為例如IOOnm厚。從而非晶區(qū)域的厚度可以在100和500nm之間。
[0122]非晶化可以通過(guò)注入高能原子或離子粒子穿過(guò)表面層到達(dá)多晶硅層40來(lái)實(shí)現(xiàn)。
[0123]原子粒子的注入深度(從而非晶層41的深度)取決于注入粒子的特性、加到該粒子上的能量以及注入劑量。
[0124]優(yōu)選地，如果非晶化的層是硅，為了保護(hù)該層的同質(zhì)性，選作注入的粒子也是硅。但是其也可以是重粒子，例如氙或鍺。[0125]選擇只注入摻雜粒子(例如注入硼、砷或磷)或摻雜粒子與重粒子的組合(例如BF2)也是可能的。
[0126]摻雜可以允許接地面或背柵的形成。
[0127]另外，粒子注入的深度由加到粒子上的能量決定:加到注入粒子上的能量越大，粒子注入得越深。最后，粒子注入劑量根據(jù)待非晶化的層的特性選擇。
[0128]另外，在圖1所示的直接鍵合的情況中，在轉(zhuǎn)移薄層步驟與非晶化步驟之間優(yōu)選進(jìn)行一個(gè)加工并且薄化薄層的中間步驟，例如平整化熱處理、或化學(xué)機(jī)械拋光(CMP)、或甚至犧牲氧化、退火。
[0129]這使得最小化非晶化注入所需的能量成為可能:既然注入粒子必須穿越的厚度變小，所需的能量也變小。
[0130]總而言之，直接鍵合的情況下，工藝步驟優(yōu)選按下述順序進(jìn)行:
[0131]-鍵合,鞏固退火,并形成薄層(SmartCut, Smart Stacking)；
[0132]-薄層的薄化和加工(犧牲氧化、拋光、刻蝕、退火等等);以及
[0133]-非晶化。
[0134]另外，直接鍵合情況中使用初步的薄化允許了在非晶化時(shí)使用與間接鍵合情況大致一樣的參數(shù)。
[0135]特別地，第一種情況中，進(jìn)行的注入穿透了薄化的薄層以及氧化層，而在第二種情況中，進(jìn)行的注入只穿透了薄層。
[0136]根據(jù)實(shí)例，對(duì)于上述的層的厚度，娃原子以大約50keV的能量和2X IO15原子/cm2的劑量注入。
[0137]非晶層的結(jié)晶
[0138]非晶層41 一旦生成，其會(huì)結(jié)晶以得到單晶硅層42，如圖1e和2e所示。
[0139]該步驟中，所生長(zhǎng)的是具有與第一襯底10的組成材料相同的特性的單晶半導(dǎo)體。
[0140]例如，硅晶體42從與非晶層41鄰近的第一襯底10的表面通過(guò)固相外延(SPE)生長(zhǎng)，晶體42具有與第一襯底10相同的晶體取向。下文中，娃層42和第一襯底10合并考慮，僅指代為第一襯底10。
[0141]外延的熱預(yù)算(即溫度/退火時(shí)間組合)這樣設(shè)定:其確保全部非晶層41 (從晶體/非晶界面開(kāi)始)結(jié)晶。
[0142]例如，對(duì)于240nm厚的非晶層41,固相外延通過(guò)在550°C下退火一到兩個(gè)小時(shí)達(dá)至IJ。更高溫度下退火的時(shí)長(zhǎng)縮短。
[0143]一般地，時(shí)間和溫度參數(shù)取決于結(jié)晶的激活能，其由Arrhenius定律描述。該激活能是實(shí)驗(yàn)確定的而且可以被各種參數(shù)影響，例如被該層的任何摻雜或者其包含的氫的數(shù)量影響。
[0144]非晶層結(jié)晶的步驟之后，本身為本領(lǐng)域技術(shù)人員所知的位錯(cuò)環(huán)(dislocationloop)，也被稱作范圍末端或EOR缺陷43可以出現(xiàn)在非晶層41與第一襯底10之間的初始界面，或者在第一襯底是供體襯底的情況下、在轉(zhuǎn)移薄層(即薄層12本身)的步驟之后出現(xiàn)在非晶層41與該供體襯底的剩余部分之間。
[0145]然而，根據(jù)本發(fā)明的工藝使得消解這些缺陷或其缺點(diǎn)變得容易了。
[0146]特別地，在襯底10形成異質(zhì)結(jié)構(gòu)的承載襯底的直接鍵合配置中(圖1)，非晶化和結(jié)晶的參數(shù)可以這樣選擇:使得非晶層41與第一襯底10之間的初始界面的位置距離絕緣層30和鍵合界面50相當(dāng)遠(yuǎn)，該距離在例如IOOnm和500nm之間。這使得，有可能將EOR缺陷43置于距離絕緣層30有一定距離的位置上，這樣就阻止了這些缺陷影響該層，尤其是阻止了這些缺陷電氣地影響形成在薄層12中或薄層12上的器件的運(yùn)行。
[0147]在襯底10被薄化以提供薄層12的間接鍵合配置中(圖2)，為了移除缺陷，該薄層部分可以在如圖2f所示的步驟中薄化。
[0148]這樣，不同于直接鍵合工藝，優(yōu)選在外延結(jié)晶步驟之后進(jìn)行薄化薄層的步驟。另夕卜，這使得在結(jié)晶步驟前保留薄單晶層成為可能，該薄單晶層的厚度足以使其充當(dāng)固相外延的模板。
[0149]最后，可以在最終結(jié)構(gòu)上進(jìn)行傳統(tǒng)加工步驟(例如高溫退火、拋光等等)。
[0150]得到了一種異質(zhì)結(jié)構(gòu)，其中可選的絕緣層30 (典型地為諸如SiO2的氧化物)被夾在薄層12、22和由單晶硅組成的承載襯底10、20之間。
[0151 ] 該結(jié)構(gòu)的優(yōu)點(diǎn)在于，其完全沒(méi)有氣泡類型的缺陷。
【權(quán)利要求】
1.一種制備異質(zhì)結(jié)構(gòu)的工藝，所述異質(zhì)結(jié)構(gòu)包括至少一層薄層(12、22)以及由半導(dǎo)體組成的承載襯底(10、20)，所述工藝包括下列步驟: -將由單晶第一材料組成的第一襯底(10)鍵合到第二襯底(20)，所述第一襯底包括由多晶第二材料組成的表面層(40)，使得所述多晶層(40)和所述第二襯底(20)之間生成鍵合界面(50)； -從所述襯底(10、20)中的一個(gè)稱為供體襯底的襯底的自由表面移除一定厚度，使得只有薄層(12、22)保留下來(lái)； -通過(guò)所述多晶材料層的非晶化，在所述第一襯底(10)和所述鍵合界面(50)之間產(chǎn)生非晶半導(dǎo)體材料層(41);以及 -非晶半導(dǎo)體材料層(41)的結(jié)晶，新結(jié)晶的層具有與相鄰的所述第一襯底(10)相同的取向。
2.根據(jù)權(quán)利要求1所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中所述鍵合步驟包括，使用穩(wěn)定化退火強(qiáng)化鍵合，所述穩(wěn)定化退火易于導(dǎo)致排氣，而所排出的氣體被由所述多晶第二材料組成的層(40)吸收。
3.根據(jù)前述權(quán)利要求中任意一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述多晶第二層(40)通過(guò)等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)或者低壓化學(xué)氣相淀積(LPCVD)形成于所述第一襯底(10)上。
4.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，生成所述非晶層(41)的步驟還包括所述第一襯底(10)的一部分的非晶化。
5.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述非晶化通過(guò)以50keV的能量和2 X IO15原子/cm的劑量注入硅原子達(dá)成。
6.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述非晶層(41)結(jié)晶的步驟由從所述第一襯底(10)的固相外延完成。
7.根據(jù)前一權(quán)利要求所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述固相外延由在至少550°C的溫度下退火至少一小時(shí)完成。
8.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述第一和第二襯底(10、20)以及所述多晶材料層(40)的組成材料是硅。
9.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，所述工藝還包括，在所述供體襯底(10、20)中注入粒子的初步步驟，以在所述供體襯底中形成弱化區(qū)域(11、21)，移除一定厚度的供體襯底(10、20)的步驟由沿著所述弱化區(qū)域(11、21)分離所述厚度的供體襯底(10,20)組成。
10.根據(jù)權(quán)利要求1至9中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，移除一定厚度的供體襯底的步驟由機(jī)械和/或化學(xué)薄化完成。
11.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，所述工藝還包括，移除一定厚度的供體襯底(10、20)的步驟之后的加工所述薄層的步驟，所述加工所述薄層的步驟由通過(guò)平整化熱處理、化學(xué)機(jī)械拋光(CMP)或犧牲氧化的方法來(lái)處理所述薄層(12、22)表面組成。
12.根據(jù)前一權(quán)利要求所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述供體襯底為所述第二襯底(20)，而且所述加工所述薄層(22)的步驟發(fā)生在所述移除步驟和所述多晶材料層(40)的非晶化步驟之間。
13.根據(jù)權(quán)利要求11所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述供體襯底為所述第一襯底(10)，而且所述加工所述薄層(12)的步驟發(fā)生在所述結(jié)晶步驟之后。
14.根據(jù)前述權(quán)利要求中的一項(xiàng)所述的制備異質(zhì)結(jié)構(gòu)的工藝，所述工藝包括，所述鍵合步驟之前的、在所述第二襯底(20)的表面形成厚度小于50nm的絕緣層(30)的步驟，而在鍵合后，所述絕緣層(30)位于所述鍵合界面(50)與所述第二襯底(20)之間。
15.根據(jù)前一權(quán)利要求所述的制備異質(zhì)結(jié)構(gòu)的工藝，其中，所述絕緣層(30)由二氧化硅組成。
【文檔編號(hào)】H01L21/762GK103946970SQ201280057831
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2012年11月21日 優(yōu)先權(quán)日:2011年11月30日
【發(fā)明者】G·戈丹 申請(qǐng)人:Soitec公司