專利名稱：一種調(diào)節(jié)接觸電阻阻值的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種調(diào)節(jié)接觸電阻阻值的工藝。
背景技術(shù)：
目前，半導(dǎo)體的標(biāo)準(zhǔn)制程中，針對COMS器件的金屬歐姆接觸部分的工藝步驟，主要采用化學(xué)機(jī)械研磨工藝(Chemical Mechanical Polishing ,簡稱CMP)對通孔中的鶴進(jìn)行平坦化工藝，進(jìn)而形成鎢栓接觸。圖1-6為本發(fā)明背景技術(shù)中形成鎢栓接觸的傳統(tǒng)工藝步驟流程示意圖；如圖1-6所示，首先，提供一具有源級(S)、漏極(D)和柵極(G)的半導(dǎo)體襯底結(jié)構(gòu)1，沉積層間介質(zhì)層(Inter Layer Dielectrics，簡稱ILD) 2覆蓋半導(dǎo)體襯底結(jié)構(gòu)I的上表面，利用光刻(Photo)、刻蝕(Etch)工藝,部分去除層間介質(zhì)層2至源級(S)、漏極(D)和柵極(G)的上表面，以在刻蝕后剩余的層間介質(zhì)層21中形成多個(gè)通孔3 ;其次，沉積阻擋層4覆蓋刻蝕后剩余的層間介質(zhì)層21的上表面和通孔3的底部及其側(cè)壁后，沉積鎢層5充滿通孔3并覆蓋阻擋層4的上表面；最后，采用CMP工藝對鎢層5進(jìn)行平坦化處理，以部分去除鎢層5和阻擋層4至刻蝕后剩余的層間介質(zhì)層21的上表面，使得剩余的鎢層51和剩余的阻擋層41均位于通孔3中，進(jìn)而形成鎢栓接觸孔。 由于鎢的電阻率較大(0.053Ω_2/πι)，造成接觸電阻(鎢栓)較大，致使制備的半導(dǎo)體器件電學(xué)性能較差，降低了產(chǎn)品的良率。

發(fā)明內(nèi)容
針對上述存在的問題，本發(fā)明揭示了一種調(diào)節(jié)接觸電阻阻值的工藝，主要利用鎢回蝕工藝形成鎢/銅栓，并通過調(diào)節(jié)回蝕工藝時(shí)間來控制形成的鎢/銅栓中鎢層和銅層的比例，以達(dá)到控制接觸電阻阻值大學(xué)的目的，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能和產(chǎn)品的良率。
本發(fā)明的目的是通過下述技術(shù)方案實(shí)現(xiàn)的
一種調(diào)節(jié)接觸電阻阻值的工藝，其中，包括以下步驟
于一設(shè)置有源漏柵極的半導(dǎo)體襯底結(jié)構(gòu)的上表面沉積層間介質(zhì)層；
采用光刻、刻蝕工藝去除部分所述層間介質(zhì)層，形成貫穿剩余層間介質(zhì)層至所述半導(dǎo)體襯底結(jié)構(gòu)表面的多個(gè)接觸通孔；
沉積阻擋層覆蓋所述剩余層間介質(zhì)層和每個(gè)所述接觸通孔的底部及其側(cè)壁；
沉積鎢層充滿每個(gè)所述接觸通孔并覆蓋所述剩余層間介質(zhì)層的上表面；
回蝕所述鎢層，去除位于所述剩余層間介質(zhì)層上方和部分所述接觸通孔中的鎢層；
沉積銅層覆蓋所述阻擋層的上表面，并充滿所述接觸通孔；
采用平坦化工藝去除多余的銅層和阻擋層，形成鎢/銅栓；
其中，通過控制回蝕工藝時(shí)間來控制回蝕所述接觸通孔中鎢層的深度。上述的調(diào)節(jié)接觸電阻阻值的工藝，其中，采用CMP工藝去除銅層和阻擋層至所述剩余層間介質(zhì)層的。上述的調(diào)節(jié)接觸電阻阻值的工藝，其中，所述接觸通孔的直徑為80_200nm。上述的調(diào)節(jié)接觸電阻阻值的工藝，其中，所述阻擋層的材質(zhì)為Ti/TiN。上述的調(diào)節(jié)接觸電阻阻值的工藝，其中，所述阻擋層的厚度為10_30nm。綜上所述，本發(fā)明一種調(diào)節(jié)接觸電阻阻值的工藝，主要利用鎢回蝕工藝形成鎢/銅栓，并通過調(diào)節(jié)回蝕工藝時(shí)間來控制形成的鎢/銅栓中鎢層和銅層的比例，以達(dá)到控制接觸電阻阻值大學(xué)的目的，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能和產(chǎn)品的良率。


圖1-6為本發(fā)明背景技術(shù)中形成鎢栓接觸的傳統(tǒng)工藝步驟流程示意 圖7-14為本發(fā)明中形成鎢/銅栓結(jié)構(gòu)的工藝流程示意 圖15為器件接觸電阻與鎢/銅栓比例之間的關(guān)系示意圖，橫軸表示鎢/銅栓中銅與鎢的比例，縱軸表示器件接觸電阻的阻值大小(歸一化)。
具體實(shí)施例方式 下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明
圖7-14為本發(fā)明中形成鎢/銅栓結(jié)構(gòu)的工藝流程示意圖；首先，如圖7-8所示，在一具有源級(S)、漏極(D)和柵極(G)的半導(dǎo)體襯底結(jié)構(gòu)1，沉積層間介質(zhì)層(Inter LayerDielectrics，簡稱ILD) 2覆蓋半導(dǎo)體襯 底結(jié)構(gòu)I的上表面；其次，旋涂光刻膠覆蓋層間介質(zhì)層2的上表面，曝光、顯影后，去除多余的光刻膠，形成具有通孔圖案的光阻，并以該光阻為掩膜刻蝕層間介質(zhì)層2至半導(dǎo)體襯底結(jié)構(gòu)I的上表面(源、漏、柵極的上表面)，去除光阻后形成如圖9所示的具有多個(gè)接觸通孔3的結(jié)構(gòu)，且該接觸通孔3貫穿剩余層間介質(zhì)層21至半導(dǎo)體襯底結(jié)構(gòu)I的上表面；其中，接觸通孔3的直徑為80-200nm,如80nm、lOOnm、150nm或200nm等值。如圖10所示，沉積材質(zhì)為Ti/TiN的阻擋層4覆蓋刻蝕后剩余的層間介質(zhì)層21的上表面和所有接觸通孔3的底部及其側(cè)壁后，如圖11所示，繼續(xù)沉積鎢層5充滿接觸通孔3并覆蓋阻擋層4的上表面；其中，阻擋層4的厚度為10-30nm，如10nm、20nm或30nm等值。采用回蝕工藝(Etch Back),以去除位于剩余層間介質(zhì)層21上表面和部分接觸通孔3中的鎢層5，由于在回蝕工藝中阻擋層4相對于鎢層5的刻蝕選擇比較高，所以阻擋層4在回蝕工藝中得以保留，進(jìn)而形成如圖12所示的結(jié)構(gòu)；優(yōu)選的，剩余的鎢層52的厚度為接觸通孔3深度的三分之二，即形成有接觸通孔3的三分之一深度的鎢層孔；其中，可通過控制回蝕工藝的時(shí)間，來控制回蝕接觸通孔3中的鎢層5的深度。如圖13所示，采用標(biāo)準(zhǔn)銅沉積工藝，沉積銅層6覆蓋阻擋層4的上表面并充滿鎢層孔，并采用CMP工藝銅層6和阻擋層4進(jìn)行平坦化工藝至剩余層間介質(zhì)層21的上表面，形成如圖14所示的結(jié)構(gòu)；如圖14所示，半導(dǎo)體襯底結(jié)構(gòu)I的上表面覆蓋有剩余層間介質(zhì)層21，該剩余層間介質(zhì)層21中有多個(gè)接觸通孔3，該接觸通孔3貫穿上述的剩余層間介質(zhì)層
21至半導(dǎo)體襯底結(jié)構(gòu)I的上表面，剩余的阻擋層42覆蓋接觸通孔3的底部及其側(cè)壁，剩余鎢層52充滿接觸通孔3的底部，剩余銅層61覆蓋剩余鎢層52的上表面并充滿接觸通孔3的上部，即剩余鎢層52和剩余銅層61共同形成了鎢/銅栓結(jié)構(gòu)。由于鎢電阻率為O. 053 Ω mm2/m,而銅的電阻率則為O. 0185 Ω mm2/m,即本實(shí)施例所形成的鎢/銅栓結(jié)構(gòu)相對于傳統(tǒng)的純鎢栓結(jié)構(gòu)的電阻降低了 27.7%，從而大大降低了接觸電阻。圖15為器件接觸電阻與鎢/銅栓比例之間的關(guān)系示意圖，橫軸表示鎢/銅栓中銅與鎢的比例，縱軸表示器件接觸電阻的阻值大小(歸一化)；預(yù)先設(shè)定純鎢栓時(shí)器件接觸電阻阻值為1，即銅(Cu)/鎢(W)的比值為0，器件接觸電阻阻值為I ;由圖15可知，隨著Cu/W比值的增大，即接觸電阻中Cu的所占比例越多，器件接觸電阻的阻值就越小，從Cu/W為O時(shí)，器件接觸電阻的阻值為1，到Cu/W為4/4時(shí)，器件接觸電阻的阻值將為O. 67，所以可知可通過控制接觸電阻中Cu的比例能有效的控制器件接觸電阻阻值的大小，即通過控制鎢層的回蝕工藝如刻蝕時(shí)間等來控制鎢/銅栓中銅的比例，進(jìn)而達(dá)到控制接觸電阻，甚至器件接觸電阻阻值的大小，以有效的提高半導(dǎo)體器件的電學(xué)性能。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明實(shí)施例調(diào)節(jié)接觸電阻阻值的工藝，主要利用鎢回蝕工藝形成鎢/銅栓，并通過調(diào)節(jié)回蝕工藝時(shí)間來控制形成的鎢/銅栓中鎢層和銅層的比例，以達(dá)到控制接觸電阻阻值大學(xué)的目的，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能和廣品的良率。
通過說明和附圖，給出了具體實(shí)施方式
的特定結(jié)構(gòu)的典型實(shí)施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。對于本領(lǐng)域的技 術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種調(diào)節(jié)接觸電阻阻值的工藝，其特征在于，包括以下步驟 于一設(shè)置有源漏柵極的半導(dǎo)體襯底結(jié)構(gòu)的上表面沉積層間介質(zhì)層； 采用光刻、刻蝕工藝去除部分所述層間介質(zhì)層，形成貫穿剩余層間介質(zhì)層至所述半導(dǎo)體襯底結(jié)構(gòu)表面的多個(gè)接觸通孔； 沉積阻擋層覆蓋所述剩余層間介質(zhì)層和每個(gè)所述接觸通孔的底部及其側(cè)壁； 沉積鎢層充滿每個(gè)所述接觸通孔并覆蓋所述剩余層間介質(zhì)層的上表面； 回蝕所述鎢層，去除位于所述剩余層間介質(zhì)層上方和部分所述接觸通孔中的鎢層； 沉積銅層覆蓋所述阻擋層的上表面，并充滿所述接觸通孔； 采用平坦化工藝去除多余的銅層和阻擋層，形成鎢/銅栓； 其中，通過控制回蝕工藝時(shí)間來控制回蝕所述接觸通孔中鎢層的深度。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)接觸電阻阻值的工藝，其特征在于，采用CMP工藝去除銅層和阻擋層至所述剩余層間介質(zhì)層的。
3.根據(jù)權(quán)利要求1所述的調(diào)節(jié)接觸電阻阻值的工藝，其特征在于，所述接觸通孔的直徑為 80-200nm。
4.根據(jù)權(quán)利要求1所述的調(diào)節(jié)接觸電阻阻值的工藝，其特征在于，所述阻擋層的材質(zhì)為 Ti/TiN。
5.根據(jù)權(quán)利要求1所述的調(diào)節(jié)接觸電阻阻值的工藝，其特征在于，所述阻擋層的厚度為 10_30nm。
全文摘要
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及調(diào)節(jié)接觸電阻阻值的工藝。本發(fā)明利用鎢回蝕工藝形成鎢/銅栓，并通過調(diào)節(jié)回蝕工藝時(shí)間來控制形成的鎢/銅栓中鎢層和銅層的比例，以達(dá)到控制接觸電阻阻值大學(xué)的目的，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能和產(chǎn)品的良率。
文檔編號H01L21/285GK103050390SQ20121049401
公開日2013年4月17日 申請日期2012年11月28日 優(yōu)先權(quán)日2012年11月28日
發(fā)明者胡彬彬, 陳建維, 張旭昇 申請人:上海華力微電子有限公司