專利名稱：垂直非對(duì)稱環(huán)柵mosfet器件的結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種半導(dǎo)體器件，本發(fā)明也涉及一種半導(dǎo)體器件的形成方法。具體的說(shuō)是一種垂直非對(duì)稱環(huán)柵MOSFET器件的結(jié)構(gòu)及其制造方法。
背景技術(shù)：
近年來(lái)，隨著半導(dǎo)體行業(yè)的飛速發(fā)展，集成電路已發(fā)展到甚大規(guī)模集成電路(ULSI)階段。器件的尺寸也隨之減小到納米級(jí)，這為開(kāi)發(fā)新器件結(jié)構(gòu)和制作工藝提出了很大的挑戰(zhàn)。過(guò)去幾十年中，MOSFET器件的尺寸一直在不斷的減小，而如今MOSFET器件的有效溝道長(zhǎng)度已經(jīng)小于10納米。為了不斷提高電流的驅(qū)動(dòng)能力和更好的抑制短溝道效應(yīng)，MOSFET器件已經(jīng)從傳統(tǒng)的單柵平面器件發(fā)展到多柵三維器件。在所有多柵器件中，環(huán)柵(Gate-All-Around, GAA)器件相較于其它多柵器件對(duì)短溝道效應(yīng)的抑制作用最好，而環(huán)柵 器件中，橫截面為圓形的器件性能最優(yōu)越。納米級(jí)電子器件的發(fā)展為集成電路的設(shè)計(jì)帶來(lái)了很高的復(fù)雜度，和復(fù)雜的光刻系統(tǒng)與昂貴的成本。隨著器件的特征尺寸不斷減小，傳統(tǒng)MOSFET器件的制作工藝也受到限制，因此研究出了垂直結(jié)構(gòu)的MOSFET器件來(lái)替代傳統(tǒng)器件。此器件中電流方向從漏極垂直地流向源極。它不僅簡(jiǎn)化了定義溝道區(qū)的光刻技術(shù)，同時(shí)也保持了與標(biāo)準(zhǔn)工藝的兼容性。更重要的是，由于有源區(qū)位于硅體的側(cè)面，它比平面器件更容易形成雙柵或環(huán)柵結(jié)構(gòu)。因此可以抑制短溝道效應(yīng)，增強(qiáng)電流驅(qū)動(dòng)力。然而當(dāng)溝道長(zhǎng)度減小到50納米以下時(shí)，垂直結(jié)構(gòu)的MOSFET器件會(huì)面臨一個(gè)嚴(yán)峻的問(wèn)題為了抑制短溝道效應(yīng)，溝道摻雜濃度必須很高(可達(dá)7.0X1018cm_3)，這會(huì)導(dǎo)致很大的結(jié)漏電流，降低溝道載流子遷移率。在采用傳統(tǒng)對(duì)稱LDD (Lightly Doped Drain)結(jié)構(gòu)后，雖然溝道摻雜濃度可降低至3. 5X 1018cm_3，但這在溝道長(zhǎng)度小于50納米的器件中仍然不可以被接受。為了解決這些問(wèn)題，提出了非對(duì)稱LDD垂直結(jié)構(gòu)的MOSFET器件。非對(duì)稱LDD結(jié)構(gòu)與對(duì)稱LDD結(jié)構(gòu)相比具有可以減小截止漏電流，降低漏結(jié)附近電場(chǎng)，抑制短溝道效應(yīng)和減小源端串聯(lián)電阻等優(yōu)點(diǎn)。在制作工藝上與平面CMOS工藝相兼容，易于實(shí)現(xiàn)。為了解決器件尺寸縮小所帶來(lái)的問(wèn)題，研究出了漸變溝道摻雜的MOSFET器件。通過(guò)溝道區(qū)摻雜濃度的漸進(jìn)變化，提高了源端切線電場(chǎng)強(qiáng)度，因此獲得了很高的載流子速率，抑制了短溝道效應(yīng)。但是在傳統(tǒng)的平面MOSFET器件中，為了獲得非對(duì)稱的溝道摻雜，必須使用大角度注入(large-angle-tilt implant)和復(fù)雜的光刻工藝。因此研究出了漸變溝道摻雜的垂直結(jié)構(gòu)的MOSFET器件，不僅在制作工藝上可以與傳統(tǒng)CMOS制作工藝相兼容，而且有很好的抑制短溝道效應(yīng)能力。現(xiàn)如今已提出的納米級(jí)器件結(jié)構(gòu)有很多，與本發(fā)明類似的器件有垂直非對(duì)稱雙柵MOSFET器件和垂直環(huán)柵MOSFET器件。與本發(fā)明提出的器件結(jié)構(gòu)相比，以上兩種器件分別具有柵控能力不足和漏電流過(guò)大的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種有效抑制短溝道效應(yīng)的作用的垂直非對(duì)稱環(huán)柵MOSFET結(jié)構(gòu)。本發(fā)明的目的還在于提供一種可以簡(jiǎn)化工藝流程，靈活控制柵長(zhǎng)和硅體區(qū)厚度的垂直非對(duì)稱環(huán)柵MOSFET的制造方法。本發(fā)明的目的是這樣實(shí)現(xiàn)的垂直非對(duì)稱環(huán)柵MOSFET器件的結(jié)構(gòu)為包括底層η型硅晶圓襯底101，漏區(qū)111位于器件的最低端；在η型硅晶圓襯底101上外延生長(zhǎng)漏擴(kuò)展區(qū)106，溝道區(qū)107，和源區(qū)108，柵氧化層109包圍整個(gè)溝道區(qū)107，在柵氧化層109上淀積多晶硅柵110。所述漏擴(kuò)展區(qū)106為η-摻雜；所述溝道區(qū)107為ρ型摻雜；所述源區(qū)108、漏區(qū)111為η+摻雜，摻雜濃度為lX1018 lX1019cm_3。所述溝道區(qū)107溝道長(zhǎng)度為10 20nm。所述溝道區(qū)107成圓柱體，所述多晶硅柵110和柵氧化層109成圓環(huán)狀。
垂直非對(duì)稱環(huán)柵MOSFET器件的制作方法包括以下步驟步驟I、制備晶向?yàn)椤?00〉的η型硅晶圓襯底101 ；步驟2、在η型硅晶圓襯底101上依次淀積一層SiO2層102，SiGe層103，和SiO2層 104 ；步驟3、光刻淀積生長(zhǎng)的SiO2層102，SiGe層103，和SiO2層104，使中間部分的SiO2層102，SiGe層103和SiO2層104全部被刻蝕掉，形成窗口，以光刻膠為掩蔽層，對(duì)器件進(jìn)行離子注入形成漏區(qū)111，離子注入后快速熱退火激活雜質(zhì)；步驟4、在η型硅晶圓襯底101上外延生長(zhǎng)外延硅層105，同時(shí)在外延生長(zhǎng)中進(jìn)行η-擴(kuò)散摻雜；步驟5、以SiO2層104為停止層，對(duì)外延硅層105進(jìn)行化學(xué)機(jī)械拋光；步驟6、對(duì)器件首先進(jìn)行低能離子注入，形成ρ型體區(qū)；然后進(jìn)行高能離子注入，形成η+型源區(qū)，離子注入后進(jìn)行快速熱退火激活雜質(zhì)；步驟7、離子注入后在硅外延層區(qū)域從上到下依次形成源區(qū)108，溝道區(qū)107和漏擴(kuò)展區(qū)106，利用SiGe和SiO2在腐蝕劑中的選擇比不同，進(jìn)行選擇性腐蝕，然后在被腐蝕的區(qū)域上熱氧化生長(zhǎng)一層SiO2，作為柵氧化層109 ；步驟8、對(duì)未被腐蝕的SiO2層進(jìn)行刻蝕，然后在柵氧化層外部淀積一層多晶硅柵110，并對(duì)多晶硅柵110進(jìn)行η+型摻雜注入，快速退火激活雜質(zhì)。本發(fā)明的方法的主要特點(diǎn)如下I)采用環(huán)柵結(jié)構(gòu)，柵極包圍整個(gè)溝道區(qū)；2)采用垂直溝道結(jié)構(gòu)，通過(guò)改變SiGe層的厚度靈活控制柵長(zhǎng)；3)采用非對(duì)稱LDD結(jié)構(gòu)，降低漏結(jié)附近電場(chǎng)；4)采用后柵工藝，先進(jìn)行自對(duì)準(zhǔn)摻雜形成源區(qū)、溝道區(qū)和漏區(qū)，然后制作柵電極。由于形成源區(qū)、溝道區(qū)和漏區(qū)需要一系列的高溫處理步驟，諸如離子注入及退火，因此后柵工藝中柵氧避免了受到溫度等外界因素的影響，使器件性能更優(yōu)越；5)通過(guò)易于控制的腐蝕工藝，靈活控制硅體區(qū)厚度，使之易達(dá)到全耗盡，增強(qiáng)柵控能力。


圖I本發(fā)明公開(kāi)的一種垂直非對(duì)稱環(huán)柵MOSFET器件的剖面示意圖；圖2制備硅晶圓的示意圖；圖3是圖2結(jié)構(gòu)依次淀積一層SiO2, SiGejP SiO2后的截面圖4是圖3結(jié)構(gòu)經(jīng)過(guò)刻蝕和離子注入的示意圖；圖5是圖4結(jié)構(gòu)經(jīng)過(guò)外延硅材料和η-摻雜后的截面圖；圖6是圖5結(jié)構(gòu)經(jīng)過(guò)化學(xué)機(jī)械拋光后的截面圖；圖7是圖6結(jié)構(gòu)進(jìn)行高低能離子注入的示意圖；圖8是圖7結(jié)構(gòu)中SiO2和SiGe層經(jīng)過(guò)選擇性腐蝕和熱生長(zhǎng)SiO2后的截面圖；圖9是圖8結(jié)構(gòu)刻蝕未被腐蝕的SiO2和多晶硅淀積熱生長(zhǎng)的SiO2后的截面圖。
具體實(shí)施例方式下面結(jié)合附圖舉例對(duì)本發(fā)明做詳細(xì)的描述具體實(shí)施例一結(jié)合圖2。所示制備晶向?yàn)椤?00〉的η型硅晶圓襯底101，厚度為lOOnm。結(jié)合圖3。在η型硅晶圓101上，順次淀積SiO2層102，SiGe層103和SiO2層104。其中SiO2層102，SiGe層103和SiO2層104的厚度均為20 50nm。結(jié)合圖4。對(duì)圖3結(jié)構(gòu)進(jìn)行光刻，使中間部分的SiO2層102，SiGe層103和SiO2層104全部被刻蝕掉,形成窗口。然后以光刻膠作為摻雜掩蔽層,對(duì)娃材料進(jìn)行η型摻雜注入，快速熱退火(RTA)激活雜質(zhì)，形成漏區(qū)111。結(jié)合圖5。在硅材料上外延硅層105，外延硅層105的厚度為200 300nm，同時(shí)在外延生長(zhǎng)中進(jìn)行η-擴(kuò)散摻雜，形成漏擴(kuò)展區(qū)LDD。結(jié)合圖6。以SiO2層104為停止層，對(duì)外延硅層105進(jìn)行化學(xué)機(jī)械拋光(CMP)。結(jié)合圖7。以SiO2層104為掩蔽層，首先進(jìn)行低能硼離子注入，形成P型溝道區(qū)；然后進(jìn)行高能砷離子注入，形成η+源區(qū)。然后進(jìn)行快速熱退火激活雜質(zhì)。結(jié)合圖8。離子注入后在硅外延層區(qū)域從上到下依次形成源區(qū)108，溝道區(qū)107和漏擴(kuò)展區(qū)106。其中，源區(qū)108和漏區(qū)111的摻雜類型與濃度相同，均為η+摻雜，濃度為
IX IO18 I X IO19CnT3 ;漏擴(kuò)展區(qū)106為η-摻雜；溝道區(qū)107為ρ型摻雜。由于在某種腐蝕劑中，SiGe的腐蝕速率遠(yuǎn)高于SiO2的腐蝕速率，因此利用SiO2和SiGe在這種腐蝕劑中的選擇比不同，對(duì)SiO2層102，SiGe層103和SiO2層104進(jìn)行選擇性腐蝕，并在腐蝕掉的SiGe層103處熱氧化生長(zhǎng)薄SiO2層109，作為柵氧化層。結(jié)合圖9?？涛g掉SiO2層102和SiO2層104，在柵氧化層109外側(cè)淀積一層多晶硅材料110，作為柵材料。對(duì)多晶硅材料進(jìn)行η+型摻雜注入，快速退火激活雜質(zhì)。實(shí)施例一的優(yōu)點(diǎn)在于1)采用環(huán)柵結(jié)構(gòu)，柵極的有效數(shù)量最多，因此柵極對(duì)溝道的電學(xué)控制力最強(qiáng)，可以最大程度的降低短溝道效應(yīng)；2)采用垂直溝道結(jié)構(gòu)，無(wú)需借助復(fù)雜的光刻手段來(lái)定義溝道長(zhǎng)度，不受光刻精度的限制，且工作原理及特性和平面器件幾乎相同；3)采用非對(duì)稱LDD結(jié)構(gòu)，與對(duì)稱LDD結(jié)構(gòu)相比具有可以減小截止漏電流，降低漏結(jié)附近電場(chǎng)，抑制短溝道效應(yīng)和減小源端串聯(lián)電阻等優(yōu)點(diǎn)。在制作工藝上與平面CMOS工藝相兼容，易于實(shí)現(xiàn)；4)采用后柵工藝，先進(jìn)行自對(duì)準(zhǔn)摻雜形成源區(qū)、溝道區(qū)和漏區(qū)，然后制作柵電極。由于形成源區(qū)、溝道區(qū)和漏區(qū)需要一系列的高溫處理步驟，諸如離子注入及退火，因此后柵工藝中柵氧避免了受到溫度等外界因素的影響，使器件性能更優(yōu)越；5)通過(guò)易于控制的腐蝕工藝，靈活控制硅體區(qū)厚度，實(shí)際制作過(guò)程中盡量使?fàn)奚趸瘜舆_(dá)到過(guò)腐蝕狀態(tài)，使溝道區(qū)易達(dá)到全耗盡，增強(qiáng)柵控能力。
具體實(shí)施例二 其他所述步驟同具體實(shí)施例一。結(jié)合圖7。以SiO2層104為掩蔽層，首先進(jìn)行低能離子注入，注入能量為20keV，劑量為5 X IO13CnT2的硼離子，以形成漸變溝道；然后進(jìn)行高能離子注入，注入能量為20keV，劑量為2X IO15CnT2的砷離子，以形成源區(qū)。然后進(jìn)行快速熱退火激活雜質(zhì)。漸變溝道區(qū)107的摻雜濃度從源端到漏端逐漸降低，為2X IO18 8X 1017cm_3。實(shí)施例二具備了實(shí)施例一所有的優(yōu)點(diǎn)，并且溝道區(qū)摻雜濃度漸進(jìn)變化，提高了源端切線電場(chǎng)強(qiáng)度，因此獲得了很高的載流子速率，抑制了短溝道效應(yīng)。以上所述的兩個(gè)具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果經(jīng)行了進(jìn)一步詳細(xì)說(shuō)明，應(yīng)注意到的是，以上所述僅為本發(fā)明的具體實(shí)施例，并不限制本發(fā)明，凡在本 發(fā)明的精神和原則之內(nèi)，所做的調(diào)制和優(yōu)化，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.垂直非對(duì)稱環(huán)柵MOSFET器件的結(jié)構(gòu)為包括底層η型硅晶圓襯底(101)，漏區(qū)(111)位于器件的最低端；其特征是在η型硅晶圓襯底(101)上外延生長(zhǎng)漏擴(kuò)展區(qū)(106)，溝道區(qū)(107)，和源區(qū)(108)，柵氧化層(109)包圍整個(gè)溝道區(qū)(107)，在柵氧化層(109)上淀積多晶硅柵(110)。
2.根據(jù)權(quán)利要求I所述的制作垂直非對(duì)稱環(huán)柵MOSFET器件的方法，其特征在于，所述漏擴(kuò)展區(qū)(106)為η-摻雜；所述溝道區(qū)(107)為P型摻雜；所述源區(qū)(108)、漏區(qū)(111)為η+摻雜，摻雜濃度為I X IO18 I X IO1W30
3.根據(jù)權(quán)利要求I所述的制作垂直非對(duì)稱環(huán)柵MOSFET器件的方法，其特征在于，所述溝道區(qū)(107)溝道長(zhǎng)度為10 20nm。
4.根據(jù)權(quán)利要求I所述的制作垂直非對(duì)稱環(huán)柵MOSFET器件的方法，其特征在于，所述溝道區(qū)(107)成圓柱體，所述多晶硅柵(110)和柵氧化層(109)成圓環(huán)狀。
5.垂直非對(duì)稱環(huán)柵MOSFET器件的制作方法，其特征在于包括以下步驟 步驟I、制備晶向?yàn)椤?00〉的η型娃晶圓襯底(101)； 步驟2、在η型硅晶圓襯底(101)上依次淀積一層SiO2層(102)，SiGe層(103)，和SiO2層(104)； 步驟3、光刻淀積生長(zhǎng)的SiO2層(102)，SiGe層(103)，和SiO2層(104)，使中間部分的SiO2層(102)，SiGe層(103)和SiO2層(104)全部被刻蝕掉，形成窗口，以光刻膠為掩蔽層，對(duì)器件進(jìn)行離子注入形成漏區(qū)(111)，離子注入后快速熱退火激活雜質(zhì)； 步驟4、在η型硅晶圓襯底(101)上外延生長(zhǎng)外延硅層(105)，同時(shí)在外延生長(zhǎng)中進(jìn)行η-擴(kuò)散摻雜； 步驟5、以SiO2層(104)為停止層，對(duì)外延硅層(105)進(jìn)行化學(xué)機(jī)械拋光； 步驟6、對(duì)器件首先進(jìn)行低能離子注入，形成P型體區(qū)；然后進(jìn)行高能離子注入，形成η+型源區(qū)，離子注入后進(jìn)行快速熱退火激活雜質(zhì)； 步驟7、離子注入后在硅外延層區(qū)域從上到下依次形成源區(qū)(108)，溝道區(qū)(107)和漏擴(kuò)展區(qū)(106)，利用SiGe和SiO2在腐蝕劑中的選擇比不同，進(jìn)行選擇性腐蝕，然后在被腐蝕的區(qū)域上熱氧化生長(zhǎng)一層SiO2，作為柵氧化層(109)； 步驟8、對(duì)未被腐蝕的SiO2層進(jìn)行刻蝕，然后在柵氧化層(109)外部淀積一層多晶硅柵(110)，并對(duì)多晶硅柵(110)進(jìn)行η+型摻雜注入，快速退火激活雜質(zhì)。
全文摘要
本發(fā)明提供的是一種垂直非對(duì)稱環(huán)柵MOSFET器件的結(jié)構(gòu)及其制造方法。包括底層n型硅晶圓襯底101，漏區(qū)111位于器件的最低端；在襯底101上外延生長(zhǎng)漏擴(kuò)展區(qū)106，溝道區(qū)107，和源區(qū)108，柵氧化層109包圍整個(gè)溝道區(qū)107，在柵氧化層109上淀積多晶硅柵110。本發(fā)明本提供一種有效抑制短溝道效應(yīng)的作用的垂直非對(duì)稱環(huán)柵MOSFET結(jié)構(gòu)，還提供一種可以簡(jiǎn)化工藝流程，靈活控制柵長(zhǎng)和硅體區(qū)厚度的垂直非對(duì)稱環(huán)柵MOSFET的制造方法。
文檔編號(hào)H01L29/423GK102931237SQ20121038116
公開(kāi)日2013年2月13日 申請(qǐng)日期2012年10月10日 優(yōu)先權(quán)日2012年10月10日
發(fā)明者王穎, 單嬋, 曹菲, 邵雷 申請(qǐng)人:哈爾濱工程大學(xué)