Soi襯底制作方法及soi襯底的制作方法
【專利摘要】本申請公開了一種絕緣體上半導(dǎo)體(SOI)襯底制作方法及SOI襯底。根據(jù)一示例，該方法可以包括：提供絕緣體上硅襯底，所述絕緣體上硅襯底包括支撐襯底、位于支撐襯底上的絕緣層以及位于絕緣層上的硅層；在選定區(qū)域，在所述硅層上形成硅鍺/硅的疊層，而在其他區(qū)域，在所述硅層上形成保護層；進行鍺濃縮處理，使得選定區(qū)域中所述硅層轉(zhuǎn)變?yōu)殒N層；以及進行表面處理，以露出所述絕緣體上硅襯底的表面，從而形成所述SOI襯底。
【專利說明】SOI襯底制作方法及SOI襯底
【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域,更具體地,涉及一種絕緣體上半導(dǎo)體(Semiconductor onInsulator, SOI)襯底制作方法及SOI襯底，該SOI襯底的半導(dǎo)體層包括Si和Ge兩者。
【背景技術(shù)】
[0002]與體半導(dǎo)體材料襯底相比，SOI襯底能夠提供許多優(yōu)點，例如消除閂鎖(latch-up)效應(yīng)、減小寄生電容、提聞操作速度、降低功耗等。SOI襯底通?？梢酝ㄟ^晶片鍵合技術(shù)或者智能剝離(smart cut)技術(shù)來制造。
[0003]圖1中示出了晶片鍵合技術(shù)的示例。如圖1(a)所示，在兩個硅晶片100、10(V的表面上分別形成(例如，通過熱氧化)氧化層(Sio2)1iuor。然后，如圖1(b)所示，將這兩個晶片以氧化層彼此面對的方式鍵合在一起。氧化層101、101'通過鍵合而粘在一起，從而形成埋氧化層，在以下統(tǒng)一示出為101。接著，如圖1(C)所示，對頂部晶片100'進行研磨，以減薄其厚度。最后，如圖1(d)所示，進行退火以增加鍵合強度，并且例如通過化學(xué)機械拋光(CMP)對表面進行平坦化，從而形成SOI襯底。該SOI襯底包括支撐Si晶片100、在支撐Si晶片100上形成的埋氧化層101以及在埋氧化層101上形成的薄Si層100'。
[0004]圖2示出了智能剝離技術(shù)的示例。如圖2(a)所示，在兩個硅晶片200、20(V的表面上分別形成(例如，通過熱氧化)氧化層(Si02)201、201'。此外，在其中一個晶片例如201'中，注入氫離子，以形成微空腔200a。然后，如圖2 (b)所示，將這兩個晶片以氧化層彼此面對的方式鍵合在一起。氧化層201、201'通過鍵合而粘在一起，從而形成埋氧化層，在以下統(tǒng)一示出為201。接著，如圖2(c)所示，進行智能剝離。具體地，可以進行低溫退火，微空腔200a內(nèi)的氫產(chǎn)生內(nèi)部壓強而發(fā)泡，從而使得硅晶片200'在此處剝離。最后，如圖2(d)所示，進行高溫退火以增加鍵合強度，并恢復(fù)由于注入氫而在晶片200'中引起的損傷。另夕卜，例如通過CMP對表面進行平坦化，從而形成SOI襯底。該SOI襯底包括支撐Si晶片200、在支撐Si晶片200上形成的埋氧化層201以及在埋氧化層201上形成的薄Si層200a。
[0005]可以看到，在通過上述方式形成的SOI襯底中，半導(dǎo)體層僅包括單一的Si材料。
[0006]已經(jīng)發(fā)現(xiàn)，對于P型器件而言，Ge材料能夠提供比Si材料高的載流子遷移率。因此，將Ge材料用于P型器件的溝道區(qū)是有利的。但是，難以在SOI襯底中應(yīng)用這一特性，因為如上所述其中的半導(dǎo)體層僅包括單一的Si材料。
[0007]有鑒于此，需要提供一種新穎的SOI襯底制作方法，該SOI襯底的半導(dǎo)體層包括Si以及Ge兩者。

【發(fā)明內(nèi)容】

[0008]本公開的目的在于提供一種SOI襯底制作方法，以克服上述現(xiàn)有技術(shù)中的問題。
[0009]根據(jù)本公開的一個方面，提供了一種制作絕緣體上半導(dǎo)體SOI襯底的方法，包括:提供絕緣體上硅襯底，所述絕緣體上硅襯底包括支撐襯底、位于支撐襯底上的絕緣層以及位于絕緣層上的硅層；在選定區(qū)域，在所述硅層上形成硅鍺/硅的疊層，而在其他區(qū)域，在所述硅層上形成保護層；進行鍺濃縮處理，使得選定區(qū)域中所述硅層轉(zhuǎn)變?yōu)殒N層；以及進行表面處理，以露出所述絕緣體上硅襯底的表面，從而形成所述SOI襯底。
[0010]根據(jù)本公開的另一方面，提供了一種絕緣體上半導(dǎo)體SOI襯底，包括:支撐襯底；位于支撐襯底上的絕緣層；以及位于絕緣層上的半導(dǎo)體層，所述半導(dǎo)體層在選定區(qū)域中包括鍺材料，而在其他區(qū)域中包括硅材料。例如，這種局域化的鍺材料是通過鍺濃縮處理，使鍺原子擴散到半導(dǎo)體層并將其中的硅原子替換而得到的。
[0011]根據(jù)本公開，能夠在SOI襯底的半導(dǎo)體層中形成Si以及局域化的Ge，從而可以將Si用于N型器件的溝道區(qū)，而將Ge用于P型器件的溝道區(qū)。結(jié)果，提高了在該SOI襯底上形成的半導(dǎo)體器件的性能。
【專利附圖】

【附圖說明】
[0012]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0013]圖1示出了根據(jù)現(xiàn)有技術(shù)的SOI襯底制作方法的示意圖；
[0014]圖2示出了根據(jù)現(xiàn)有技術(shù)的另一 SOI襯底制作方法的示意圖；以及
[0015]圖3示出了根據(jù)本公開實施例的SOI襯底制作方法的示意圖，其中(a)-(i)是沿(a' )-(i/ )所示俯視圖中點劃線的剖面圖。
【具體實施方式】
[0016]以下，通過附圖中示出的具體實施例來描述本公開。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0017]在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。
[0018]如圖3(a)和3(a')所示，根據(jù)本公開實施例的方法以常規(guī)絕緣體上硅襯底開始。具體地，該絕緣體上硅襯底包括支撐襯底1000 (例如，體Si晶片)、絕緣層1001 (例如，埋氧化層)和薄的半導(dǎo)體層1002。如【背景技術(shù)】部分所述，通常半導(dǎo)體層1002包括單一的Si材料。該半導(dǎo)體層1002的厚度例如約為IOnm至lOOOnm。
[0019]然后，如圖3(b)和3(b')所示，例如通過外延生長，在半導(dǎo)體層1002上形成SiGe層1003和Si層1004的疊層。例如，SiGe層1003的厚度約為20nm至lOOOnm，Si層1004的厚度約為5nm至20nm。
[0020]為了在隨后的處理過程中保護SiGe層和Si層免受氧化或其他離子的傷害且防止由于別的膜層造成的應(yīng)力損害，優(yōu)選地，如圖3(c)和3(c')所示，在圖3(b)所示結(jié)構(gòu)的頂部上形成一層氧化保護膜1005。例如，可以通過在低溫如約200°C下進行等離子氧化處理，在Si層1004的頂部形成薄的SiO2覆層。
[0021]可選地，可以根據(jù)設(shè)計，在所需位置處形成淺溝槽隔離(STI)。例如，在圖3(d)和3(d/ )中示出了兩個STI 1006。這里需要指出的是，這兩個STI僅僅是示意性的，可以不存在這種STI，或者可以存在更多或更少的STI。另外，在存在STI的情況下，STI的位置也不限于圖中所示。優(yōu)選地，STI貫穿SOI襯底的半導(dǎo)體層，從而與絕緣層1001—起構(gòu)成良好的電隔離。
[0022]在形成STI的過程中，通常需要在SiO2覆層1005頂上形成一層厚Si3N4膜(例如，約5000A)，以作掩模用。圖中并未示出該Si3N4膜。
[0023]根據(jù)本公開的示例，可以將這種絕緣體上硅襯底中的半導(dǎo)體層1002的選定區(qū)域中的Si轉(zhuǎn)化為Ge。例如，這種選定區(qū)域可以包括用來形成P型器件的P型器件區(qū)域。
[0024]為此，如圖3(e)和3(e')所示，例如通過光刻膠來覆蓋P型器件區(qū)域。具體地，可以在整個結(jié)構(gòu)的頂面上涂覆光刻膠層1007，并通過光刻對光刻膠層1007進行構(gòu)圖，以覆蓋P型器件區(qū)域，而露出N型器件區(qū)域。
[0025]如果如圖3(d)和3 (cT )中所示形成了 STI 1006，則在對光刻膠層1007的構(gòu)圖過程中，使得光刻膠層1007也覆蓋STI 1006。
[0026]這里需要指出的是，在圖3(e)和3(e')中，將N型器件區(qū)域和P型器件區(qū)域示出為交替的條狀區(qū)域。但是本公開不限于此，N型器件區(qū)域和P型器件區(qū)域可以是按照設(shè)計的任何形狀。
[0027]然后，如圖3(f)和3(f')所示，在光刻膠層1007所暴露的區(qū)域，即N型器件區(qū)域，例如通過選擇性刻蝕，依次去除SiO2覆層1005、Si層1004和SiGe層1003。通過控制選擇性刻蝕，使得刻蝕停止于SOI襯底的半導(dǎo)體層1002。隨后，可以去除光刻膠層1007。
[0028]接下來，為避免隨后的Ge濃縮處理影響半導(dǎo)體層1002，如圖3(g)和3(g')所示，在露出的半導(dǎo)體層1002( S卩，N型器件區(qū)域中的半導(dǎo)體層1002)上形成保護層1008。保護層1008例如包括氮化物如Si3N4。在此，還可以對整個結(jié)構(gòu)進行平坦化處理如CMP，以使其表面平坦。
[0029]然后，如圖3(h)和3(h')所示,進行Ge濃縮(condensation)處理。這種Ge濃縮處理可以在氧的氣氛中進行。具體地，例如在高溫如約900°C -1100°C下在氧的氣氛中進行Ge濃縮處理。此時，SiGe層1003上方的Si層1004由于氧的存在而被逐步氧化。由于Ge原子不會穿越SiGe層與氧化物的界面而與氧原子結(jié)合，因此Ge原子從SiGe層1003逐漸擴散并積聚到下方的Si層1002表面上。這樣，初始SiGe層1003與半導(dǎo)體層1002之間形成一層Ge的含量逐漸接近100%的Ge層，并最終形成Ge層1002';而該半導(dǎo)體層1002中原先的Si原子以及SiGe層1003之上的半導(dǎo)體層1004中的Si原子與氧結(jié)合而形成氧化物，在圖中與原先的氧化層1005統(tǒng)一示出為1005'。
[0030]這里需要指出的是，Ge層1002'仍然可能含有少量的Si原子。另外，可能有一些氧原子穿越保護層1008而與保護層1008之下的Si層1002發(fā)生氧化反應(yīng)。由于選擇氮化物(如Si3N4)作為保護層1008，這部分氧原子很少，因此Si層1002僅在表面被氧化很少一部分，這例如可以在隨后通過平坦化等工藝去除。
[0031]最后，如圖3(i)和3(i,)所示，例如可以通過CMP等，進行表面處理，去除氧化層1005/和保護層1008，最終得到根據(jù)本公開的SOI襯底。該SOI襯底包括支撐襯底1000、絕緣層1001和半導(dǎo)體層。所述半導(dǎo)體層包括Si材料1002(在N型器件區(qū)域)和Ge材料1002;(在P型器件區(qū)域)。另外，該SOI襯底還可以根據(jù)需要包括STI 1006。[0032]盡管在以上描述將P型器件區(qū)域中的Si轉(zhuǎn)化為Ge的實施例。但是本公開不限于此。例如，可以將半導(dǎo)體層中任意選定區(qū)域中的Si轉(zhuǎn)化為Ge。
[0033]在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細節(jié)并沒有做出詳細的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當理解，可以通過現(xiàn)有技術(shù)中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。
[0034]以上參照本公開的實施例對本公開予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種制作絕緣體上半導(dǎo)體SOI襯底的方法，包括: 提供絕緣體上硅襯底，所述絕緣體上硅襯底包括支撐襯底、位于支撐襯底上的絕緣層以及位于絕緣層上的硅層； 在選定區(qū)域，在所述硅層上形成硅鍺/硅的疊層，而在其他區(qū)域，在所述硅層上形成保護層； 進行鍺濃縮處理，使得選定區(qū)域中所述硅層轉(zhuǎn)變?yōu)殒N層；以及 進行表面處理，以露出所述絕緣體上硅襯底的表面，從而形成所述SOI襯底。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述鍺/硅疊層的頂部形成氧化保護膜。
3.根據(jù)權(quán)利要求2所述的方法，其中，通過等離子氧化處理，形成所述氧化保護膜。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述保護層包括氮化物。
5.根據(jù)權(quán)利要求1所述的方法，還包括: 在所需位置處形成淺溝槽隔離，所述淺溝槽隔離貫穿所述硅層。
6.根據(jù)權(quán)利要求1所述的方法，其中，在氧的氣氛下進行鍺濃縮處理。
7.根據(jù)權(quán)利要求6所述的方法，其中，在900°C-1100°C下執(zhí)行鍺濃縮處理，使得選定區(qū)域中所述硅層中Ge的含量達到約100%。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述選定區(qū)域包括P型器件區(qū)域，所述其他區(qū)域包括N型器件區(qū)域。
9.一種絕緣體上半導(dǎo)體SOI襯底，包括: 支撐襯底； 位于支撐襯底上的絕緣層；以及 位于絕緣層上的半導(dǎo)體層，所述半導(dǎo)體層在選定區(qū)域中包括鍺材料，而在其他區(qū)域中包括娃材料。
【文檔編號】H01L21/762GK103681447SQ201210333065
【公開日】2014年3月26日 申請日期:2012年9月10日 優(yōu)先權(quán)日:2012年9月10日
【發(fā)明者】鐘匯才, 梁擎擎, 羅軍 申請人:中國科學(xué)院微電子研究所