專(zhuān)利名稱(chēng)：四方扁平型功率mos芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及MOS芯片技術(shù)領(lǐng)域，具體涉及一種四方扁平行型功率MOS芯片封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子制造技術(shù)的快速發(fā)展，消費(fèi)電子產(chǎn)品越來(lái)越向小型、便攜的趨勢(shì)發(fā)展，這也導(dǎo)致了這些電子產(chǎn)品的內(nèi)部能夠用于布置電學(xué)元件的空間變得越來(lái)越有限。在此情況下，采用的電學(xué)元件勢(shì)必越薄越好，這也成為了目前電子元件制造也的發(fā)展趨勢(shì)。四方扁平無(wú)引腳封裝(DFN)工藝恰好可以滿(mǎn)足這一需求。 現(xiàn)有技術(shù)，如附圖I所示是一種典型的DFN封裝結(jié)構(gòu)的剖面示意圖，包括芯片900，散熱片920、引線(xiàn)框架930、多個(gè)導(dǎo)線(xiàn)940，以及包裹上述結(jié)構(gòu)的絕緣膠950。芯片900粘附在散熱片920上，引線(xiàn)框架930具有多個(gè)相互絕緣的管腳，芯片900表面的焊盤(pán)通過(guò)導(dǎo)線(xiàn)940連接在引線(xiàn)框架93。相應(yīng)的管腳上。絕緣膠950將上述結(jié)構(gòu)全部包裹起來(lái)，以將其同外界隔離，僅將引線(xiàn)框架930的各個(gè)管腳和散熱片920與芯片900相對(duì)的表面暴露在空氣中。引線(xiàn)框架930暴露出來(lái)的管腳用于實(shí)現(xiàn)被封裝的芯片900同外界的電學(xué)連接，而散熱片920暴露出來(lái)的作用在于將芯片900工作時(shí)產(chǎn)生的熱量通過(guò)暴露的表面散發(fā)到環(huán)境中去。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，此功率MOS芯片封裝結(jié)構(gòu)有利于減少歐姆接觸電阻，提高了電性能指標(biāo)，同時(shí)也減少熱量的產(chǎn)生。為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是一種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，包括MOSFET芯片、環(huán)氧樹(shù)脂層，所述MOSFET芯片上表面設(shè)有源極和柵極，下表面設(shè)有漏極，還包括導(dǎo)電基盤(pán)、第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)，所述導(dǎo)電基盤(pán)由散熱區(qū)和基盤(pán)引腳區(qū)組成，此基盤(pán)引腳區(qū)由若干個(gè)相間排列的漏極引腳組成，此漏極引腳一端與散熱區(qū)端面電連接，所述散熱區(qū)位于MOSFET芯片正下方且與MOSFET芯片下表面之間通過(guò)導(dǎo)電焊料層電連接；所述第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)位于MOSFET芯片另一側(cè)，第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)均包括焊接區(qū)和引腳區(qū)，焊接區(qū)與引腳區(qū)的連接處具有一折彎部，從而使得焊接區(qū)高于引腳區(qū)；一鋁導(dǎo)體帶跨接于所述MOSFET芯片的源極與第一導(dǎo)電焊盤(pán)的焊接區(qū)之間，所述鋁導(dǎo)體帶與MOSFET芯片的源極的焊接條至少為2條且相間排列；一金屬線(xiàn)跨接于所述MOSFET芯片的柵極與第二導(dǎo)電焊盤(pán)的焊接區(qū)之間。上述技術(shù)方案中進(jìn)一步改進(jìn)的方案如下
I、上述方案中，所述第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)各自的焊接區(qū)與MOSFET芯片位于同一水平面。2、上述方案中，所述鋁導(dǎo)體帶寬厚比為I :10 15。3、上述方案中，所述至少2條焊接條的排列方式為平行設(shè)置。4、上述方案中，所述第一導(dǎo)電焊盤(pán)的引腳區(qū)由至少四根源極引腳組成。5、上述方案中，所述第二導(dǎo)電焊盤(pán)的引腳區(qū)由一根柵極引腳組成。6、上述方案中，所述漏極引腳的數(shù)目為四根。由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)和效果 I、本發(fā)明封裝體中導(dǎo)電基盤(pán)，其同時(shí)兼?zhèn)淞爽F(xiàn)有技術(shù)中導(dǎo)電焊盤(pán)、散熱片和基島三個(gè)部件功能，既有利于進(jìn)一步縮小器件的體積，也減少器件中部件的數(shù)目，同時(shí)由于散熱區(qū)和基盤(pán)引腳區(qū)為一個(gè)整體，提高了電性能的穩(wěn)定性。2、本發(fā)明封裝體中焊接區(qū)與引腳區(qū)的連接處具有一折彎部，從而使得焊接區(qū)高于引腳區(qū)，并保證了第一、第二導(dǎo)電焊盤(pán)的焊接區(qū)與MOSFET芯片的柵極在同一水平面，從而有效避免了由于連接?xùn)艠O的第二金屬線(xiàn)較細(xì)在使用中容易斷的技術(shù)缺陷，從而延長(zhǎng)了產(chǎn)品的使用壽命并提高了可靠性。3、本發(fā)明此基盤(pán)引腳區(qū)由若干個(gè)相間排列的漏極引腳組成，第一導(dǎo)電焊盤(pán)的引腳區(qū)由至少四根源極引腳組成，充分考慮到MOSFET芯片漏極和源極相對(duì)柵極電流大的差異，從而有利于減少熱量的廣生，并進(jìn)一步提聞了電性能指標(biāo)。4、本發(fā)明所述MOSFET芯片的源極與第一導(dǎo)電焊盤(pán)的焊接區(qū)之間跨接有鋁導(dǎo)體帶，且所述鋁導(dǎo)體帶與MOSFET芯片的源極的焊接條至少為2條且相間排列，這種結(jié)構(gòu)設(shè)計(jì)從而有利于減少歐姆接觸電阻，提高了電性能指標(biāo)，同時(shí)也減少熱量的產(chǎn)生。


圖I為現(xiàn)有技術(shù)結(jié)構(gòu)示意 圖2為本發(fā)明功率MOSFET封裝體結(jié)構(gòu)示意 圖3為附圖2中沿A-A線(xiàn)的剖視圖。
以上附圖中I、MOSFET芯片；2、環(huán)氧樹(shù)脂層；3、導(dǎo)電基盤(pán)；31、散熱區(qū)；32、基盤(pán)引腳區(qū)；321、漏極引腳；4、第一導(dǎo)電焊盤(pán)；5、第二導(dǎo)電焊盤(pán)；6、導(dǎo)電焊料層；7、焊接區(qū)；8、引腳區(qū)；9、折彎部；10、鋁導(dǎo)體帶；11、金屬線(xiàn)；12、焊接條。
具體實(shí)施例方式下面結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述
實(shí)施例I :一種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，包括MOSFET芯片I、環(huán)氧樹(shù)脂層2，所述MOSFET芯片上表面I設(shè)有源極和柵極，下表面設(shè)有漏極，還包括導(dǎo)電基盤(pán)3、第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5，所述導(dǎo)電基盤(pán)3由散熱區(qū)31和基盤(pán)引腳區(qū)32組成，此基盤(pán)引腳區(qū)32由若干個(gè)相間排列的漏極引腳321組成，此漏極引腳321 —端與散熱區(qū)31端面電連接，所述散熱區(qū)31位于MOSFET芯片I正下方且與MOSFET芯片I下表面之間通過(guò)導(dǎo)電焊料層6電連接；所述第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5位于MOSFET芯片I另一側(cè)，第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5均包括焊接區(qū)7和引腳區(qū)8，焊接區(qū)7與引腳區(qū)8的連接處具有一折彎部9，從而使得焊接區(qū)7高于引腳區(qū)8 ;一鋁導(dǎo)體帶10跨接于所述MOSFET芯片I的源極與第一導(dǎo)電焊盤(pán)4的焊接區(qū)7之間，所述鋁導(dǎo)體帶10與MOSFET芯片I的源極的焊接條12至少為2條且相間排列；一金屬線(xiàn)11跨接于所述MOSFET芯片I的柵極與第二導(dǎo)電焊盤(pán)5的焊接區(qū)7之間。
上述第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5各自的焊接區(qū)7與MOSFET芯片位于同一水平面。上述第一導(dǎo)電焊盤(pán)4的引腳區(qū)由至少四根源極引腳組成。上述漏極引腳321的數(shù)目為四根。實(shí)施例2 :—種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，包括MOSFET芯片I、環(huán)氧樹(shù)脂層2，所述MOSFET芯片上表面I設(shè)有源極和柵極，下表面設(shè)有漏極，還包括導(dǎo)電基盤(pán)3、第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5，所述導(dǎo)電基盤(pán)3由散熱區(qū)31和基盤(pán)引腳區(qū)32組成，此基盤(pán)引腳區(qū)32由若干個(gè)相間排列的漏極引腳321組成，此漏極引腳321 —端與散熱區(qū)31端面電連接，所述散熱區(qū)31位于MOSFET芯片I正下方且與MOSFET芯片I下表面之間通過(guò)導(dǎo)電焊料層6電連接；所述第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5位于MOSFET芯片I另一側(cè)，第一導(dǎo)電焊盤(pán)4和第二導(dǎo)電焊盤(pán)5均包括焊接區(qū)7和引腳區(qū)8，焊接區(qū)7與引腳區(qū)8的連接處具有一折彎部9，從而使得焊接區(qū)7高于引腳區(qū)8 ;—鋁導(dǎo)體帶10跨接于所述MOSFET芯片I 的源極與第一導(dǎo)電焊盤(pán)4的焊接區(qū)7之間，所述鋁導(dǎo)體帶10與MOSFET芯片I的源極的焊接條12至少為2條且相間排列；一金屬線(xiàn)11跨接于所述MOSFET芯片I的柵極與第二導(dǎo)電焊盤(pán)5的焊接區(qū)7之間。上述鋁導(dǎo)體帶10寬厚比為I :10 15。上述至少2條焊接條12的排列方式為平行設(shè)置。上述第二導(dǎo)電焊盤(pán)5的引腳區(qū)由一根柵極引腳組成。上述實(shí)施例只為說(shuō)明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，包括MOSFET芯片(I )、環(huán)氧樹(shù)脂層(2)，所述MOSFET芯片上表面(I)設(shè)有源極和柵極，下表面設(shè)有漏極，其特征在于還包括導(dǎo)電基盤(pán)(3)、第一導(dǎo)電焊盤(pán)(4)和第二導(dǎo)電焊盤(pán)(5)，所述導(dǎo)電基盤(pán)(3)由散熱區(qū)(31)和基盤(pán)引腳區(qū)(32)組成，此基盤(pán)引腳區(qū)(32)由若干個(gè)相間排列的漏極引腳(321)組成，此漏極引腳(321)一端與散熱區(qū)(31)端面電連接，所述散熱區(qū)(31)位于MOSFET芯片(I)正下方且與MOSFET芯片(I)下表面之間通過(guò)導(dǎo)電焊料層(6)電連接；所述第一導(dǎo)電焊盤(pán)(4)和第二導(dǎo)電焊盤(pán)(5)位于MOSFET芯片(I)另一側(cè)，第一導(dǎo)電焊盤(pán)(4)和第二導(dǎo)電焊盤(pán)(5)均包括焊接區(qū)(7)和引腳區(qū)(8)，焊接區(qū)(7)與引腳區(qū)(8)的連接處具有一折彎部(9)，從而使得焊接區(qū)(7)高于引腳區(qū)(8);—鋁導(dǎo)體帶(10)跨接于所述MOSFET芯片(I)的源極與第一導(dǎo)電焊盤(pán)(4)的焊接區(qū)(7)之間，所述鋁導(dǎo)體帶(10)與MOSFET芯片(I)的源極的焊接條(12)至少為2條且相間排列；一金屬線(xiàn)(11)跨接于所述MOSFET芯片(I)的柵極與第二導(dǎo)電焊盤(pán)(5)的焊接區(qū)(7)之間。
2.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述第一導(dǎo)電焊盤(pán)(4)和第二導(dǎo)電焊盤(pán)(5)各自的焊接區(qū)(7)與MOSFET芯片位于同一水平面。
3.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述鋁導(dǎo)體帶(10)寬厚比為1:10 15。
4.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述至少2條焊接條(12)的排列方式為平行設(shè)置。
5.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述第一導(dǎo)電焊盤(pán)(4)的引腳區(qū)由至少四根源極引腳組成。
6.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述第二導(dǎo)電焊盤(pán)(5)的引腳區(qū)由一根柵極引腳組成。
7.根據(jù)權(quán)利要求I所述的功率MOS芯片封裝結(jié)構(gòu)，其特征在于所述漏極引腳(321)的數(shù)目為四根。
全文摘要
本發(fā)明公開(kāi)一種四方扁平型功率MOS芯片封裝結(jié)構(gòu)，其導(dǎo)電基盤(pán)由散熱區(qū)和基盤(pán)引腳區(qū)組成，此基盤(pán)引腳區(qū)由若干個(gè)相間排列的漏極引腳組成，此漏極引腳一端與散熱區(qū)端面電連接，所述散熱區(qū)位于MOSFET芯片正下方且與MOSFET芯片下表面之間通過(guò)導(dǎo)電焊料層電連接；所述第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)位于MOSFET芯片另一側(cè)，第一導(dǎo)電焊盤(pán)和第二導(dǎo)電焊盤(pán)均包括焊接區(qū)和引腳區(qū)，焊接區(qū)與引腳區(qū)的連接處具有一折彎部；一鋁導(dǎo)體帶跨接于所述MOSFET芯片的源極與第一導(dǎo)電焊盤(pán)的焊接區(qū)之間，所述鋁導(dǎo)體帶與MOSFET芯片的源極的焊接條至少為2條且相間排列。本發(fā)明功率MOS芯片封裝結(jié)構(gòu)有利于減少歐姆接觸電阻，提高了電性能指標(biāo)，同時(shí)也減少熱量的產(chǎn)生。
文檔編號(hào)H01L23/488GK102842548SQ20121030209
公開(kāi)日2012年12月26日 申請(qǐng)日期2012年8月23日 優(yōu)先權(quán)日2012年8月23日
發(fā)明者胡乃仁, 楊小平, 李國(guó)發(fā), 鐘利強(qiáng) 申請(qǐng)人:蘇州固锝電子股份有限公司