專利名稱：半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含電容器元件的半導體裝置。
背景技術(shù)：
在半導體裝置的示例 中，包含配置在半導體基板上的多個存儲單元的半導體裝置使用由金屬氧化物半導體場效晶體管(MOSFET, Metal-Oxide-SemiconductorField-Effect Transistor)和電容器形成的存儲單元。通過驅(qū)動MOSFEF在電容器上執(zhí)行寫、擦除和讀取信息(電荷)操作。然而，隨著儲存單元的小型化，電容器面積的減小會降低每個存儲單元的電容。進一步，其會導致在讀取存儲信息操作中出現(xiàn)錯誤或由于α射線的輻射等導致對存儲信息執(zhí)行非意圖性擦除操作。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導體裝置的多種實施例，其能在抑制沿半導體層延伸的電容器元件的面積增大的同時，增大電容器元件的電容。根據(jù)本發(fā)明的一個實施例，提供了一種半導體裝置，包括半導體層，包含被元件隔離槽分離的多個有源區(qū)；電容膜，包含覆蓋所述元件隔離槽的側(cè)壁的側(cè)壁覆蓋部；和電極膜，層壓在所述電容膜上。進一步，在本實施例中，所述半導體層、所述電容膜和所述電極膜形成電容器元件。根據(jù)這種結(jié)構(gòu)，半導體層被元件隔離槽分離成為多個有源區(qū)，且利用元件隔離槽的側(cè)壁形成電容器元件。特別的是，電容器元件的電容膜具有覆蓋元件隔離槽的側(cè)壁的側(cè)壁覆蓋部。半導體層和電極膜經(jīng)由置于其中間的電容膜互相面對，從而形成電容器元件。由于利用元件隔離槽的側(cè)壁配置電容膜，因此不需要顯著增大在半導體層上延伸的面積就能增大電容膜的面積，從而增大電容器元件的電容。根據(jù)本發(fā)明的實施例，所述電容膜進一步包含覆蓋所述有源區(qū)的表面的有源區(qū)覆蓋部。在這種結(jié)構(gòu)中，由于電容膜具有有源區(qū)覆蓋部和側(cè)壁覆蓋部，因此其能進一步增大電容膜的面積，從而增大電容器元件的電容。根據(jù)本發(fā)明的實施例，所述半導體裝置進一步包括形成在所述有源區(qū)(例如，未被電容膜覆蓋的區(qū)域)的晶體管元件，且所述晶體管元件與所述電容器元件電連接。根據(jù)這種結(jié)構(gòu)，在有源區(qū)中形成晶體管元件。此外，利用元件隔離槽的側(cè)壁分離用于形成晶體管裝置的有源區(qū)可以增大電容膜的面積。進一步，通過將晶體管元件和電容器元件相連接，可以形成存儲單元。因此，通過驅(qū)動晶體管元件能夠在電容膜上執(zhí)行寫、擦除和讀取信息(電荷)操作。根據(jù)本發(fā)明的實施例，多個存儲單元形成在所述半導體層上以組成存儲單元陣列，且每個存儲單元包含所述晶體管元件和所述電容器元件(例如,每個所述這些元件)。根據(jù)這種結(jié)構(gòu)，即使為了高度集成以高密度形成多個存儲單元，也能利用元件隔離槽的側(cè)壁形成具有大面積的電容膜。因此，能夠提供高度集成的且在存儲信息方面具有高可靠性的半導體存儲裝置。
根據(jù)本發(fā)明的實施例，所述元件隔離槽包含鋸齒形邊緣，且所述側(cè)壁覆蓋部沿所述鋸齒形邊緣形成在所述側(cè)壁上。根據(jù)這種結(jié)構(gòu)，因為元件隔離槽具有鋸齒形邊緣，所以元件隔離槽的側(cè)壁的面積也隨之增大。因此，由于電容膜的側(cè)壁覆蓋部可具有大的面積，因此能夠進一步增大電容器元件的電容。根據(jù)本發(fā)明的實施例，所述有源區(qū)包含被所述電容膜的所述有源區(qū)覆蓋部部分覆蓋的矩形部，且凹部形成在所述矩形部的至少一個邊緣上，當從所述半導體層的表面通常方向看時，所述凹部在平面圖中向內(nèi)部凹進。根據(jù)這種結(jié)構(gòu)，凹部形成在被元件隔離槽分隔的有源區(qū)的矩形部的一個邊緣上。因此，在凹部的元件隔離槽的邊緣是鋸齒形。在一個邊緣上具有凹部的矩形部被電容膜的有源區(qū)覆蓋部覆蓋，且側(cè)壁覆蓋部形成在與具有凹部的邊緣相對齊的元件隔離槽的側(cè)壁上。因此，可以增大側(cè)壁覆蓋部的面積，從而使電容器元件的電容增大。根據(jù)本發(fā)明的實施例，所述有源區(qū)包括一對矩形部和連接所述一對矩形部的連接部，且所述電容膜被形成以覆蓋包含所述一對矩形部的區(qū)域。在這種情況下，晶體管元件可 形成在所述有源區(qū)的所述連接部中。例如，所述電容器元件可形成在包含所述矩形部和沿所述矩形部形成的所述元件隔離槽的側(cè)壁的區(qū)域，且所述晶體管元件經(jīng)由有源區(qū)的半導體層和所述電容器元件電連接。根據(jù)本發(fā)明的實施例，所述半導體裝置進一步包括嵌入所述元件隔離槽底部的絕緣層，所述絕緣層比所述電容膜厚。根據(jù)這種結(jié)構(gòu)，相鄰有源區(qū)利用置于其間的元件隔離槽通過嵌入到元件隔離槽底部的厚絕緣層可互相電隔離。


圖I是示出根據(jù)本發(fā)明的一個實施例的半導體裝置的一部分配置的平面圖。圖2是示出沿圖I的平面切線II-II的半導體裝置的一部分配置的剖視圖。圖3是示出根據(jù)本發(fā)明的一個實施例的半導體裝置的一部分電結(jié)構(gòu)的電路圖。圖4A是示出根據(jù)本發(fā)明的一個實施例的半導體裝置的制造步驟的剖視圖。圖4B是示出圖4A步驟之后的一個步驟的剖視圖。圖4C是示出圖4B步驟之后的一個步驟的剖視圖。圖4D是示出圖4C步驟之后的一個步驟的剖視圖。圖4E是示出圖4D步驟之后的一個步驟的剖視圖。圖4F是示出圖4E步驟之后的一個步驟的剖視圖。圖4G是示出圖4F步驟之后的一個步驟的剖視圖。圖4H是示出圖4G步驟之后的一個步驟的剖視圖。圖41是示出圖4H步驟之后的一個步驟的剖視圖。圖5A是示意性地示出在有源區(qū)中被電容膜覆蓋部分的形狀的一個示例的平面圖。圖5B是示意性地示出在有源區(qū)中被電容膜覆蓋部分的形狀的另外一個示例的平面圖。圖5C是示意性地示出在有源區(qū)中被電容膜覆蓋部分的形狀的另外一個示例的平面圖。
圖是示意性地示出在有源區(qū)中被電容膜覆蓋部分的形狀的另外一個示例的平面圖。圖5E是示意性地示出在有源區(qū)中被電容膜覆蓋部分的形狀的另外一個示例的平面圖。
具體實施例方式下述，本發(fā)明的實施例將參考附圖進行詳細的說明。圖I是示出根據(jù)本發(fā)明的一個實施例的半導體裝置的一部分配置的平面圖，且圖2是示出沿圖I的平面切線II-II的剖視圖。半導體裝置具有存儲單元陣列，所述存儲單元陣列包含在半導體基板(半導體層)I上形成的多個存儲單元M。如圖I所示，沿X方向和與X方向垂直的Y方向按矩陣形式配置多個存儲單元M。每個存儲單元M包含晶體管(晶體管元件)T和電容器(電容器元件)C。更具體 的是，通過擴散η型雜質(zhì)形成的η型半導體層(η型井)3在半導體基板I的表面層部分形成。η型半導體層3被元件隔離槽2電分離為多個有源區(qū)Α。每個元件隔離槽2被形成具有一定厚度，例如，約3,800人。每個有源區(qū)A包含一對矩形部11和12和連接所述一對矩形部11和12的連接部10，每個矩形部都有電容器，并且每個有源區(qū)A在X方向連續(xù)地延伸經(jīng)過一對相鄰的存儲單元Μ。在圖I所示的半導體基板I中，元件隔離槽2形成在不同于有源區(qū)A (每個包含矩形部11和12和連接部10)形成的區(qū)域。有源區(qū)A的每個矩形部11和12分別具有凹部Ila和12a，當從平面圖角度來看時，凹部Ila和12a在每個矩形部11和12的一邊上按矩形形狀向內(nèi)部形成。即，具有凹部Ila和12a的矩形部11和12的邊緣分別具有鋸齒形圖案。在本實施例中，在Y方向上一對相鄰的矩形部11或一對相鄰的矩形部12具有在其邊緣處形成的互相面對的凹部Ila或12a。連接部10按實質(zhì)上為直線形式沿X方向形成。多個有源區(qū)A沿X和Y方向按矩陣形式形成。每個矩形部11和12在X方向具有例如約400nm的長度，且在Y方向具有例如約260nm的長度。并且，每個凹部Ila和12a在X方向具有例如約140nm的長度，且在Y方向具有例如約140nm的長度。連接部10在Y方向上具有例如約120nm的寬度。兩個相鄰的矩形部11之間的距離(例如在Y方向上的距離)或在Y方向上兩個相鄰的矩形部12之間的距離，例如，約140nm。設(shè)置沿Y方向按帶狀形成的電容膜15以覆蓋在X方向上的一對相鄰的有源區(qū)A中的相鄰矩形部11和12。也就是說，電容膜15整體形成以覆蓋多對矩形部11和12。電容膜15由例如厚度是26A 36A的硅氧化膜形成。電容膜15具有覆蓋矩形部Ii的表面和與矩形部11相鄰的連接部10的部分表面的有源區(qū)覆蓋部16。此外，電容膜15具有覆蓋元件隔離槽2的側(cè)壁的側(cè)壁覆蓋部17。側(cè)壁覆蓋部17與有源區(qū)覆蓋部16接觸地連接。由于形成側(cè)壁覆蓋部17以覆蓋與矩形部11和12的每個邊緣對齊的元件隔離槽2的側(cè)壁，因此側(cè)壁覆蓋部17在具有凹部Ila和12a的鋸齒形邊緣上有較大的面積。此外，由導電多晶硅膜(例如，厚度約1800A)形成的電極膜18沿Y方向按帶狀形成以覆蓋電容膜15。更具體的是，形成電極膜18以實質(zhì)上覆蓋電容膜15的有源區(qū)覆蓋部16和側(cè)壁覆蓋部17的全部面積。在此實施例中，電容膜15和電極膜18相對于X方向按相同圖案形成。然而，在圖I中，為了理解的方便，在X方向上的電容膜15和電極膜18的末端互相不對齊且用不同形式的線來顯示(分別是實線和鏈雙虛線)。電極膜18相對于Y方向具有延伸出電容膜15的部分，且接觸位置14配置在電極膜18的延伸部上。接觸位置13實際配置在有源區(qū)A的連接部10的中間位置。如圖I所示，在接觸位置13和每個矩形部11和12之間，形成柵極21或22以在有源區(qū)A上方在Y方向上橫切連接部10。形成柵極21和22以分別具有接觸位置23和24，且橫跨在Y方向上與接觸位置23和24相鄰的一對有源區(qū)A以及在Y方向上與此相鄰的另外一對有源區(qū)A。柵極21和22由例如具有導電性的多晶硅膜形成。如圖2所示，在有源區(qū)A (連接部10)中，柵極21和22與η型半導體層3通過分別置于其中間的柵極絕緣膜28和29而相對。柵極絕緣膜28和29由例如厚度約為26Α 36Α的硅氧化膜形成。 在柵極21和22兩側(cè)的有源區(qū)A (連接部10)中，通過注入ρ型雜質(zhì)形成源-漏層25。在X方向上配置的一對相鄰存儲單元M中的兩個晶體管T共同使用柵極21和22之間的源-漏層25，且接觸位置13配置在共同使用的源-漏層25上。形成內(nèi)層絕緣膜30 (在圖I中未顯示)以覆蓋柵極21和22，且在內(nèi)層絕緣膜30的接觸位置13中形成接觸孔31。位線(BL，bit line)(在圖I中未顯示)通過接觸孔31與共同使用的源_漏層25連接。位線BL通常在沿X方向排列的多個存儲單元M的各個晶體管T的一側(cè)上與源-漏層25連接。此外，沿Y方向延伸的字線(未顯示)與各個柵極21和22的接觸位置23和24連接。字線通常與沿Y方向排列的多個存儲單元M的晶體管T的柵極連接。在上述結(jié)構(gòu)中，Y方向可被當作字線方向，且與Y方向垂直的X方向可被當作位線方向。在柵極21和22的兩個側(cè)壁和電極膜18的側(cè)壁上分別形成側(cè)壁絕緣膜26和27。在柵極21和22的兩個側(cè)壁的側(cè)壁絕緣膜26下方的半導體基板I中，形成與源-漏層25對齊的低雜質(zhì)濃度區(qū)域25a。上述配置形成輕摻雜漏極(LDD, Lightly Doped Drain)結(jié)構(gòu)。元件隔離槽2使用淺溝槽隔離(STI, Shallow Trench Isolation)結(jié)構(gòu)形成用于電隔離多個有源區(qū)A的元件隔離結(jié)構(gòu)。元件隔離槽2包括底表面2a和從底表面2a的周邊緣起向上延伸的側(cè)壁2b。在本實施例中，側(cè)壁2b在傾斜向上的方向上延伸，因此元件隔離槽2在元件隔離槽2的較淺部中具有較大的寬度。側(cè)壁2b被電容膜15的側(cè)壁覆蓋部17覆蓋。與側(cè)壁2b對齊的有源區(qū)A的表面被有源區(qū)覆蓋部16覆蓋。比電容膜15厚的絕緣層19嵌入到元件隔離槽2的底部以覆蓋底表面2a。厚的絕緣層19確保兩個相鄰的有源區(qū)A之間的電絕緣。絕緣層19由例如厚度約為丨200\的硅氧化膜形成。每個晶體管T和關(guān)聯(lián)的電容器C通過η型半導體層3互相電連接。特別的是，在面對電容膜15的源-漏層25的附近的部分η型半導體層3形成電容器C的一個電極，且層壓在電容膜15上的電極膜18形成電容器C的另外一個電極。因此，晶體管T和電容器C串聯(lián)形成存儲單元Μ。圖3是示出根據(jù)一個實施例的半導體裝置的一部分電結(jié)構(gòu)的電路圖。在Y方向上排列的多個存儲單元M中的晶體管T的柵極通常分別與字線WL(WL1，WL2, WL3)連接。字線WL和每個柵極在接觸位置23和24上連接(見圖I)。此外，在X方向上排列的多個存儲單元M中的晶體管T的漏極通常分別與位線BL(BL1，BL2)在接觸位置13上連接(見圖I)。在每個存儲單元M中，電容器C與晶體管T串聯(lián)。電容器C在與晶體管T相對的一側(cè)上與電極膜18連接。電極膜18連續(xù)地延伸穿過在Y方向上排列的多個存儲單元M中的電容器C。電極膜18可在接觸位置14(見圖I)與布線(wiring)(未顯示)連接?？赏ㄟ^元件隔離槽2和嵌入元件隔離槽2底部的絕緣層19來實現(xiàn)在X方向或Y方向上的兩個相鄰的電容器C之間的電隔離。根據(jù)此結(jié)構(gòu)，存儲單元陣列通過按矩陣形式配置在半導體基板I上的存儲單元M來形成，每個存儲單元M都含有I個晶體管-I個電容器結(jié)構(gòu)。圖4A至41是依次示出根據(jù)一個實施例的半導體裝置的制造步驟的剖視圖。首先，如圖4A所示，元件隔離槽2通過掘進半導體基板I中形成，且絕緣層19嵌入元件隔離槽2中，因此形成STI結(jié)構(gòu)。絕緣層19包括，例如，通過高密度等離子體化學氣象沉積(HDP，High Density Plasma Chemical Vapor Deposition)方法形成的娃氧化膜，將在隨后進行具體的介紹。在元件隔離槽2形成之前，在半導體基板I的表面上形成墊氧化膜(pad oxidefilm) 40，且在墊氧化膜40上形成氮化膜41(例如，氮化硅膜)。然后，在氮化膜41中形成與元件隔離槽2對齊的開口 41a。利用氮化膜41作為遮蔽物(mask)通過蝕刻形成元件隔離槽2，且絕緣層19嵌入元件隔離槽2中。在完成絕緣層19的嵌入后，在氮化膜41上形成光刻膠膜42，光刻膠膜42具有用于暴露元件隔離槽2的鄰近區(qū)域的開口 42a。 接著，如圖4B所示，通過干干式蝕刻，在元件隔離槽2中的絕緣層19變薄。結(jié)果是，在元件隔離槽2的底部形成具有預定厚度的絕緣層19。然后，分別通過灰化和硫酸/雙氧水混合(SPM, Sulfuric acid/hydrogen Peroxide Mixture)清洗來進行光刻膠膜 42 的剝離(peeling)和基板表面的清洗。接著，如圖4C所示，通過熱氧化在元件隔離槽2的側(cè)壁2b上形成犧牲氧化膜45。此外，如圖4D所示，氮化膜41被剝離，且然后，通過將η型離子注入和散開到半導體基板I上形成η型半導體層(η型井)3。接著，如圖4Ε所示，通過例如氫氟酸蝕刻剝離墊氧化膜40和犧牲氧化膜45。接著，如圖4F所示，通過熱氧化過程形成熱氧化膜47，熱氧化膜47形成柵極絕緣膜28和29以及電容膜15 (見圖2)。然后，如圖4G所示，在熱氧化膜47上形成通過摻雜ρ型雜質(zhì)具有導電性的多晶硅膜49。然后，如圖4Η所示，按柵極21和22以及電極膜18的圖案對多晶硅膜49進行蝕刻。在這種狀態(tài)下，利用柵極21和22以及電極膜18作為遮蔽物通過注入離子進行LDD注入。結(jié)果是，形成低雜質(zhì)濃度區(qū)域25a。接著，如圖41所示，利用柵極21和22以及電極膜18作為遮蔽物將熱氧化膜47圖案化，以分離成為柵極絕緣膜28和29以及電容膜15。進一步，在柵極21和22以及電極膜18的側(cè)壁上，形成側(cè)壁絕緣膜26和27。此外，利用側(cè)壁絕緣膜26和27作為遮蔽物通過將P型雜質(zhì)離子注入和散開到η型半導體層3中，形成源-漏層25。然后，通過形成內(nèi)層絕緣膜30等可獲得包含圖2所示的剖面結(jié)構(gòu)的半導體裝置。如上所述，根據(jù)本實施例，通過利用用于分離半導體基板I上的多個有源區(qū)A的元件隔離槽2的側(cè)壁形成電容膜15。因此，不需保證用于安放電容膜的額外區(qū)域就能增大電容膜15的面積。因此，不必要求電容器C占據(jù)的區(qū)域顯著增加，就能增大電容器C的電容，且可以提供高可靠性的半導體存儲裝置，其中存儲單元M高度集成且每個存儲單元M包含足夠電容的電容器C。進一步，有源區(qū)A在被電容膜15的有源區(qū)覆蓋部16覆蓋的矩形部11和12中包含鋸齒形邊緣。因此，可以增加有源區(qū)A的邊緣的長度，從而與所述邊緣對齊的元件隔離槽2的側(cè)壁面積也能夠變大。這樣能夠進一步增大電容器C的電容，因此能實現(xiàn)一種更可靠的半導體存儲裝置。圖5A至5E是示意性地示出在有源區(qū)A中被電容膜15的有源區(qū)覆蓋部16覆蓋的部分的變形例的平面圖。圖5A示出Y方向上一對相鄰矩形部12的凹部12b的示例。在本示例中，凹部12b相對于Y方向形成在矩形部12的面向外側(cè)的邊緣上。圖5B示出在Y方向上一對相鄰矩形部12的凹部12c的示例。在本示例中，兩個凹部12c相對于Y方向在一對矩形部12的面向內(nèi)側(cè)的邊緣上沿X方向按一定間隔而形成。這樣可容許元件隔離槽2的側(cè)壁的更大面積和電容器C的更大電容。圖5C示出在Y方向上一對相鄰矩形部12的凹部12d的示例。在本示例中，兩個凹部12d相對于Y方向在矩形部12的面向外側(cè)的邊緣上沿X方向按一定間隔而形成。圖和5E分別示出了凹部12e和12f的示例，其在沿Y方向配置的矩形部12的邊緣上沿X方向凹陷。在圖所示的結(jié)構(gòu)中在矩形部12的一個邊緣上形成一個凹部12e，在圖5E所示的結(jié)構(gòu)中在矩形部12的一個邊緣上形成兩個凹部12f。由于任一結(jié)構(gòu)在矩形部12的一側(cè)上具有鋸齒形邊緣，因此元件隔離槽2的側(cè)壁面積相應(yīng)地被增大。因此，能夠增大電容膜15的面積，也導致電容器C的電容增大。即使本發(fā)明的一些實施例如上已經(jīng)進行了描述，但本發(fā)明也可用其他實施例來實 現(xiàn)。例如，上述實施例示出了在有源區(qū)A被電容膜15覆蓋的區(qū)域具有鋸齒形邊緣的矩形部的結(jié)構(gòu)。然而，在其他實施例中，被電容膜15覆蓋的有源區(qū)A可具有與鋸齒形邊緣不同形狀邊緣的矩形部。此外，被有源區(qū)覆蓋部16覆蓋的有源區(qū)A的形狀不必一定是矩形。進一步，上述實施例示出了包含矩形部11和12的一個鋸齒形邊緣的示例?；蛘?，上述實施例可使用兩個或多個鋸齒形圖案化的邊緣而實現(xiàn)。此外，在上述實施例中，通過矩形凹部形成鋸齒形邊緣。然而，可通過任一形狀，例如，三角形，半圓形，半橢圓形等的凹部形成鋸齒形邊緣，且也可通過凸形形成鋸齒形邊緣。進一步，上述實施例已經(jīng)示出通過在η型半導體層3上形成P型源-漏層由P型通道MOSFET形成的晶體管T的示例。然而，可通過轉(zhuǎn)換每個層的導電形式由η型通道MOSFET形成晶體管Τ。此外，在權(quán)利要求范圍內(nèi)可進行多種設(shè)計變化。雖然對特定的實施例進行了描述，但這些實施例只是以示例的形式被呈現(xiàn)，且并不意圖來限制本發(fā)明的范圍。實際上，所述的新穎方法和裝置可按照多種其他的形式被具體實現(xiàn)，進一步，在不脫離本發(fā)明的精神下，所述實施例形式中的多種省略、替換和修改都是可以的。意于覆蓋這些形式或修改的附加權(quán)利要求和其等同要求都屬于本發(fā)明的保護范圍和精神之內(nèi)。
權(quán)利要求
1.一種半導體裝置，包括 半導體層，包含被元件隔離槽分離的多個有源區(qū)； 電容膜，包含覆蓋所述元件隔離槽的側(cè)壁的側(cè)壁覆蓋部；和 電極膜，層壓在所述電容膜上， 其中，所述半導體層、所述電容膜和所述電極膜形成所述半導體裝置的電容器元件。
2.如權(quán)利要求I所述的半導體裝置，其特征在于，所述電容膜包含覆蓋所述有源區(qū)的表面的有源區(qū)覆蓋部。
3.如權(quán)利要求I所述的半導體裝置，進一步包括形成在每個所述有源區(qū)中的晶體管元件，所述晶體管元件與所述電容器元件電連接。
4.如權(quán)利要求3所述的半導體裝置，其特征在于，多個存儲單元形成在所述半導體層上以組成存儲單元陣列，每個存儲單元包含所述晶體管元件和所述電容器元件。
5.如權(quán)利要求I所述的半導體裝置，其特征在于，所述元件隔離槽包含鋸齒形邊緣，且所述側(cè)壁覆蓋部沿所述鋸齒形邊緣形成在所述側(cè)壁上。
6.如權(quán)利要求2所述的半導體裝置，其特征在于，所述有源區(qū)包含被所述電容膜的所述有源區(qū)覆蓋部部分覆蓋的矩形部，且 其中，凹部形成在所述矩形部的至少一個邊緣上，當從所述半導體層的表面上方看時，所述凹部向內(nèi)部凹進。
7.如權(quán)利要求I所述的半導體裝置，其特征在于，每個所述有源區(qū)包括一對矩形部和連接所述一對矩形部的連接部，且 其中，所述電容膜被形成以覆蓋包含所述一對矩形部的區(qū)域。
8.如權(quán)利要求7所述的半導體裝置，其特征在于，晶體管元件形成在所述有源區(qū)的所述連接部中。
9.如權(quán)利要求8所述的半導體裝置，其特征在于，所述電容器元件形成在包含所述矩形部和沿所述矩形部形成的所述元件隔離槽的側(cè)壁的區(qū)域，且 其中，所述晶體管元件和所述電容器元件互相電連接。
10.如權(quán)利要求I所述的半導體裝置，進一步包括嵌入所述元件隔離槽底部的絕緣層，所述絕緣層比所述電容膜厚。
全文摘要
一種半導體裝置，包括半導體層，包含被元件隔離槽分離的多個有源區(qū)；電容膜，包含覆蓋所述元件隔離槽的側(cè)壁的側(cè)壁覆蓋部；和電極膜，層壓在所述電容膜上；并且所述半導體層、所述電容膜和所述電極膜形成電容器元件。
文檔編號H01L27/105GK102903718SQ20121026465
公開日2013年1月30日 申請日期2012年7月27日 優(yōu)先權(quán)日2011年7月27日
發(fā)明者田中文悟 申請人:羅姆股份有限公司