一種晶體管和晶體管陣列的制作方法
【專利摘要】本發(fā)明提供了一種晶體管，包括壓電體、第一電極和第二電極，其中，所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力；所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。相應地，本發(fā)明還提供一種晶體管陣列。在壓電體的一端的電極施加應變、應力或者壓強使壓電體發(fā)生相應的形變，產(chǎn)生的壓電電勢可以對壓電體材料和電極材料之間的界面勢壘進行有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用。本發(fā)明的晶體管或晶體管陣列，可以應用在微納機電系統(tǒng)、納米機器人、人機交互界面和可彎曲傳感器等領(lǐng)域。
【專利說明】—種晶體管和晶體管陣列
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉半導體器件領(lǐng)域，特別是涉及一種應用在微納機電系統(tǒng)、納米機器人、人機交互界面和可彎曲傳感器等領(lǐng)域的晶體管和晶體管陣列。
【背景技術(shù)】
[0002]傳統(tǒng)的基于半導體納米線的電子器件中研究最多的是單溝道場效應晶體管(FET)，其結(jié)構(gòu)示意圖參見圖1，其中源極I和漏極2位于納米線的兩端，纏繞納米線的柵極3施加電壓在納米線溝道上。在源極I和漏極2之間加一個外加電壓VDS，半導體器件中的載流子輸運過程通過柵極電壓來調(diào)控或觸發(fā)。這種基于半導體納米線的單溝道場效應晶體管，雖然利用了半導體納米線控制器件中的載流子輸運過程，但是，與傳統(tǒng)的單溝道場效應晶體管的工作原理一樣，仍然需要在柵極施加電壓。因此，現(xiàn)有的基于半導體納米線的單溝道場效應晶體管的結(jié)構(gòu)較復雜，在集成電路領(lǐng)域例如觸摸板上使用時，其設(shè)計和制造難度較高或不可實現(xiàn)。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的目的在于提供一種利用壓電材料在受應力、應變作用下產(chǎn)生壓電電勢對界面處載流子輸運進行調(diào)控的壓電電子學晶體管，可以方便地進行器件集成。
[0004]為實現(xiàn)上述目的，本發(fā)明提供一種晶體管，包括壓電體、第一電極和第二電極，其中，
[0005]所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力；
[0006]所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。
[0007]優(yōu)選地，所述壓電體為壓電薄膜或一維壓電結(jié)構(gòu)，所述第一電極和第二電極的連線基本平行于所述壓電薄膜的表面或一維壓電材料；
[0008]優(yōu)選地，所述壓電體為一個或多個平行排列的一維壓電結(jié)構(gòu)，所述第一電極和第二電極相對設(shè)置在所述一維壓電結(jié)構(gòu)的兩端。
[0009]優(yōu)選地,所述一維壓電結(jié)構(gòu)包括壓電納米線、納米絲、納米棒、納米柱或納米帶。
[0010]優(yōu)選地，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中。
[0011]優(yōu)選地，所述晶體管設(shè)置在基底上，所述第一電極和第二電極的連線基本平行于所述基底。
[0012]優(yōu)選地，所述壓電體為多個平行排列的一維壓電結(jié)構(gòu)，所述一維壓電結(jié)構(gòu)的軸線基本平行于所述基底表面。
[0013]優(yōu)選地，所述壓電體為壓電薄膜，所述壓電薄膜平行于所述基底，或者與所述基底之間有一夾角。
[0014]優(yōu)選地，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中；所述第一電極和/或第二電極被封裝在所述封裝層中。[0015]優(yōu)選地，所述晶體管設(shè)置在基底上，所述第一電極和第二電極的連線基本垂直于所述基底。
[0016]優(yōu)選地，所述壓電體為一個或多個平行排列的一維壓電結(jié)構(gòu)，所述一維壓電結(jié)構(gòu)的軸線基本垂直于所述基底表面。
[0017]優(yōu)選地，所述壓電體為壓電薄膜，所述壓電薄膜表面基本垂直于所述基底表面。
[0018]優(yōu)選地，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中；所述第一電極和/或第二電極被封裝在所述封裝層中。
[0019]優(yōu)選地，所述壓電體的材料為纖鋅礦結(jié)構(gòu)的材料、閃鋅礦結(jié)構(gòu)的材料、鈮酸鋰結(jié)構(gòu)的材料或具有半導體性能的材料。
[0020]優(yōu)選地，所述壓電體的材料為ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe 或 ZnSn03。
[0021]優(yōu)選地，所述封裝層為聚二甲硅氧烷或SU-8膠。
[0022]優(yōu)選地，所述第一電極和/或第二電極為選自銦錫金屬氧化物、石墨烯或銀納米線膜涂層中的一種，或者金、銀、鉬、鋁、鎳、銅、鈦、烙、硒或其合金中的一種。
[0023]優(yōu)選地,所述基底為娃、氮化鎵、導電金屬板、導電陶瓷或鍍有金屬電極的高分子聚合物材料。
[0024]相應地，本發(fā)明還提供一種晶體管陣列，在基底上包括多個晶體管單元，每個所述晶體管單元包括壓電體、第一電極和第二電極，其中，
[0025]所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力；
[0026]所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。
[0027]優(yōu)選地，所述晶體管單元的第一電極和第二電極的連線基本平行或垂直于所述基。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明具有的有益效果是:
[0029]本發(fā)明提供了一種晶體管及晶體管陣列，采用在應力或應變作用下產(chǎn)生壓電效應的壓電體的兩端各連接一個電極的結(jié)構(gòu)，利用了壓電體受應力作用產(chǎn)生壓電電勢的原理，當在壓電體的一端或兩端施加應變、應力或者壓強時，壓電體發(fā)生相應的形變，進而在壓電體內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢。產(chǎn)生的壓電電勢可以對晶體管中的壓電體材料和電極材料之間的界面勢壘有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用。因此，采用本發(fā)明的晶體管或晶體管陣列，通過加在晶體管上的應力應變可以對晶體管中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0030]另外，本發(fā)明提供的晶體管及晶體管陣列中的壓電體采用一維結(jié)構(gòu)的納米壓電材料，對應力、應變等反應靈敏，對于由空氣或水的流動，機器引擎的運轉(zhuǎn)轉(zhuǎn)動，人體運動、肌肉伸縮、呼吸、心跳或是血液流動等產(chǎn)生的機械振動信號作用產(chǎn)生的壓電電勢即可驅(qū)動晶體管工作，可以應用在微納機電系統(tǒng)、納米機器人、人機交互界面和可彎曲傳感器等領(lǐng)域。
【專利附圖】
【附圖說明】
[0031]通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。[0032]圖1為現(xiàn)有技術(shù)中基于半導體納米線的單溝道場效應晶體管結(jié)構(gòu)示意圖；
[0033]圖2為本發(fā)明的晶體管實施例一的結(jié)構(gòu)示意圖；
[0034]圖3為本發(fā)明的晶體管實施例二的結(jié)構(gòu)示意圖；
[0035]圖4為本發(fā)明的晶體管實施例三的結(jié)構(gòu)示意圖；
[0036]圖5為本發(fā)明的晶體管實施例四的結(jié)構(gòu)示意圖；
[0037]圖6a為計算獲得的外加力作用下ZnO納米線內(nèi)所產(chǎn)生的壓電電場；
[0038]圖6b為無外加應變時金屬-半導體(η-型ZnO)界面的能帶圖；
[0039]圖6c為施加外加應變時金屬-半導體(η-型ZnO)界面的能帶圖；
[0040]圖7為ZnO納米線在不同外加力的情況下實際測量的源漏極電流和外加電壓的關(guān)系O
【具體實施方式】
[0041]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述。顯然，所描述的實施例僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0042]其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。
[0043]傳統(tǒng)的基于半導體納米線的電子器件中研究最多的是單溝道場效應晶體管，但是這樣的晶體管工作時，仍然需要在柵極施加電壓來控制源極和漏極的導通，現(xiàn)有的基于半導體納米線的單溝道場效應晶體管的結(jié)構(gòu)較復雜，在集成電路領(lǐng)域例如觸摸板上使用時，其設(shè)計和制造難度較高或不可實現(xiàn)。本發(fā)明提供了一種新型的晶體管，利用壓電材料在受應力/應變作用下而產(chǎn)生的壓電電勢對源極和漏極的載流子輸運進行調(diào)控，從而獲得只有兩個電極的壓電電子學晶體管，這種晶體管可以應用在微納機電系統(tǒng)、納米機器人、人機交互界面和可彎曲傳感器等領(lǐng)域。
[0044]壓電效應是物質(zhì)在應力作用下發(fā)生形變而產(chǎn)生一內(nèi)部電勢的現(xiàn)象，壓電效應已經(jīng)廣泛應用于微機械傳感，器件驅(qū)動和能源領(lǐng)域。用來制備電子和光電子器件的壓電材料需要具有半導體特性，特別是纖鋅礦材料，例如ZnO、GaN、InN和ZnS等，它們同時具有壓電和半導體性質(zhì)。目前，同時利用壓電和半導體兩個性質(zhì)的耦合來制作器件的研究幾乎沒有。
[0045]以ZnO材料為例來闡釋壓電效應，ZnO是一種非中心對稱的晶體，Zn2+正離子和02_負離子形成正四面體結(jié)構(gòu)。無應力作用下，正電荷和負電荷中心重合，總偶極矩等于零。如果有應力加在正四面體的一個頂點上，正負離子的中心會相對錯位，從而在晶體中引入偶極矩，所有單元偶極矩的疊加會在晶體中沿應變方向形成宏觀的電勢差，這就是壓電電勢(壓電勢)。壓電勢是由非移動的不能消除的離子電荷引起的，只要應力存在，壓電勢就存在，不過其大小受摻雜濃度影響。本發(fā)明將這種效應應用在晶體管中，因為壓電勢具有極性，它可以將源極和漏極的肖特基勢壘有效高度往兩個相反方向調(diào)節(jié)，這是一種非對稱效應。
[0046]本發(fā)明的晶體管包括壓電體、第一電極和第二電極，所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力；所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。當在壓電體的一端施加應變、應力或者壓強使壓電體發(fā)生相應的形變時，在壓電體內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢。由于產(chǎn)生的壓電電勢可以對晶體管中的壓電體材料和電極材料之間的界面勢壘有效地調(diào)控，起到與傳統(tǒng)場效應晶體管中柵極電壓相似的作用。因此，采用本發(fā)明的晶體管，通過施加在晶體管上的應力應變可以對晶體管中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0047]本發(fā)明這的壓電體可以為體體材料、壓電薄膜或一維壓電結(jié)構(gòu)，特別是納米線、納米絲、納米棒、納米柱或納米帶。下面結(jié)合附圖詳細介紹本發(fā)明的實施例。
[0048]實施例一
[0049]本實施例中，晶體管設(shè)置在基底上，第一電極和第二電極的連線基本平行于所述基底，壓電體為體材料，參見圖2，晶體管設(shè)置在基底11上，基底11上包括晶體管的第一電極13、壓電體12和第二電極14,第一電極13和/或第二電極14用于對壓電體12施加應變、應力或壓強16。其中，壓電體12為體材料，可以為纖鋅礦結(jié)構(gòu)的體材料、閃鋅礦結(jié)構(gòu)的體材料、鈮酸鋰結(jié)構(gòu)的體材料或者具有半導體性能的體材料，如ZnO、GaN, CdS、InN、InGaN,CdTe、CdSe或ZnSnO3等材料。本實施例中，壓電體的制備方法為，通過半導體加工工藝中的光刻掩膜和薄膜淀積技術(shù)，在基底上按設(shè)計圖案選擇性地淀積壓電體的材料。
[0050]第一電極13和第二電極14的材料都可以為選自銦錫金屬氧化物、石墨烯或銀納米線膜涂層中的一種，或者金、銀、鉬、鋁、鎳、銅、鈦、烙、硒或其合金中的一種；第一電極13和第二電極14可以采用相同的材料，也可以采用不同的材料?？梢岳冒雽w加工工藝中的光刻掩膜和淀積技術(shù)，在制備完成的壓電體12的兩端掩膜淀積電極材料，完成具有導體-壓電體-導體結(jié)構(gòu)的新型晶體管的制備。通過半導體封裝技術(shù)為制得的晶體管中的第一電極和第二電極引出電氣通路至外部電路結(jié)構(gòu)。制備電極以及引出電氣通路的方法為現(xiàn)有半導體器件制備技術(shù)中的常規(guī)方法，在這里不做具體限定。
[0051]第一電極13和第二電極14分別為晶體管的源極和漏極，在源極和漏極之間施加電壓Vds15，當在第一電極13和/或第二電極14施加應力、應變或壓強16時，驅(qū)動壓電體12在力的作用下產(chǎn)生相應形變,進而在壓電體內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢場。產(chǎn)生的壓電電勢場可以對晶體管中源漏極之間(第一電極和第二電極之間)的壓電體和電極材料之間的界面勢壘有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用，可以通過加在晶體管上的應力應變等對器件中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0052]如圖2中所示，為了增強晶體管的機械強度、延長晶體管的工作壽命，本實施例中的晶體管還可以包括封裝層17，將壓電體12封裝在封裝層17中；還可以將第一電極13和/或第二電極14用引線引出后也封裝在封裝層17中。封裝層17可以為聚二甲硅氧烷(PDMS)或SU 8膠。優(yōu)選地，封裝層17采用彈性材料。
[0053]本實施例中，對第一電極13和/或第二電極14施加應力、應變或壓強的方向不限于圖2中所示的平行于基底的方向，也可以為其他方向的應力、應變或壓強。
[0054]本實施例中，基底11可以為諸如聚酰亞胺(polyimide)和聚對苯二甲酸乙二醇酯(PET)等任何柔性材料，也可以為硅片和陶瓷之類的非柔性材料。例如基底可以為硅、氮化鎵、導電金屬板、導電陶瓷或鍍有金屬電極的高分子聚合物材料。對于柔性材料的基底，對第一電極13和/或第二電極14施加應力、應變或壓強16還可以為彎折基底產(chǎn)生的應力、應變或壓強?；?1可以為導電基底，也可以為不導電基底，對于導電基底，第一電極13和/或第二電極14可以不進行引出電氣通路至外部電路結(jié)構(gòu)步驟。
[0055]實施例二:
[0056]本實施例與實施例一的區(qū)別在于，晶體管的壓電體為一維壓電結(jié)構(gòu)，所述所述一維壓電結(jié)構(gòu)可以包括壓電納米線、納米絲、納米棒、納米柱或納米帶。本實施例中并不限定一維壓電結(jié)構(gòu)的數(shù)量，可以為一個一維壓電結(jié)構(gòu)，例如一根納米線或納米棒，或者為多個平行排列的一維壓電結(jié)構(gòu)，例如多根平行排列的納米線或納米棒。參見圖3，壓電體121為平行排列的納米線或納米棒，第一電極13和第二電極14相對設(shè)置在所述納米線或納米棒的兩端，所述第一電極13和/或第二電極14用于對所述壓電體施加應變或應力；所述壓電體121的材料在所述應變或應力作用下產(chǎn)生壓電效應。壓電體121為納米線或納米棒，可以為纖鋅礦結(jié)構(gòu)的材料、閃鋅礦結(jié)構(gòu)的材料、鈮酸鋰結(jié)構(gòu)的材料或者具有半導體性能的材料，如ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe或ZnSnO3等一維納米材料。為了增強晶體管的機械強度、延長晶體管的工作壽命，本實施例中的晶體管還可以包括封裝層17，將壓電體的納米線或納米棒封裝在封裝層17中；還可以將第一電極13和/或第二電極14用引線引出后也封裝在封裝層17中。
[0057]當壓電體為單根納米線或納米棒時，第一電極和第二電極相對設(shè)置在納米線或納米棒的兩端，第一電極和第二電極的尺寸至少與納米線或納米棒的直徑相匹配，或者第一電極和第二電極的尺寸大于納米線或納米棒的直徑。本實施例中基底、晶體管的兩個電極、封裝層的材料和形成方法可以與實施例一中相同，在這里不再重復。對于壓電體為納米絲或納米柱的情況與納米線或納米棒的類似。
[0058]當壓電體121為壓電納米帶時，第一電極13和第二電極14的連線基本平行于所述壓電納米帶的表面，即第一電極13和第二電極14設(shè)置在壓電納米帶的長度延伸方向上的兩端，第一電極13和第二電極14的尺寸至少應該與所述壓電納米帶的厚度相當。優(yōu)選地，壓電納米帶的表面與基底11的表面基本平行，壓電納米帶的表面也可以與基底11之間有一個小的夾角，在這里不應該過分限定本發(fā)明的范圍。壓電納米帶的厚度可以為幾十納米到幾個微米。
[0059]第一電極13和第二電極14分別為晶體管的源極和漏極，在源極和漏極之間施加電壓Vds15，當在第一電極13和/或第二電極14施加應力、應變或壓強16時，驅(qū)動壓電體121中的納米線或納米棒在力的作用下產(chǎn)生相應形變，進而在納米線或納米棒內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢場。產(chǎn)生的壓電電勢場可以對晶體管中源漏極之間(第一電極和第二電極之間)的納米線或納米棒與電極材料之間的界面勢壘有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用，可以通過加在晶體管上的應力應變等對器件中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0060]實施例三:
[0061 ] 本實施例與實施例一和實施例二的區(qū)別在于晶體管的壓電體為壓電薄膜，參見圖4，壓電體122為壓電薄膜，圖中顯示的壓電體122為壓電薄膜截面。第一電極13和第二電極14相對設(shè)置在所述壓電薄膜或壓電納米帶的兩端。
[0062]壓電體122為壓電薄膜，第一電極13和第二電極14的連線基本平行于所述壓電薄膜的表面，第一電極13和第二電極14連接在壓電薄膜的兩個端面(即第一電極和第二電極之間的壓電薄膜為壓電體122)，第一電極13和第二電極14的尺寸至少應該與所述壓電薄膜的厚度相當。優(yōu)選地，壓電薄膜的表面與基底11的表面基本平行，壓電薄膜的表面也可以與基底11之間有一個小的夾角，在這里不應該過分限定本發(fā)明的范圍。壓電薄膜的厚度可以為2至3微米。
[0063]壓電體122為壓電薄膜，可以為纖鋅礦結(jié)構(gòu)的材料、閃鋅礦結(jié)構(gòu)的材料、鈮酸鋰結(jié)構(gòu)的材料或者具有半導體性能的材料，如ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe或ZnSnO3等薄膜材料。
[0064]為了增強晶體管的機械強度、延長晶體管的工作壽命，本實施例中的晶體管還可以包括封裝層17，將壓電體的壓電薄膜或壓電納米帶封裝在封裝層17中；還可以將第一電極13和/或第二電極14用引線引出后也封裝在封裝層17中。
[0065]本實施例中基底、晶體管的兩個電極、封裝層的材料和形成方法可以與實施例一中相同，在這里不再重復。
[0066]第一電極13和第二電極14分別為晶體管的源極和漏極，在源極和漏極之間施加電壓Vds15，當在第一電極13和/或第二電極14施加應力、應變或壓強16時，驅(qū)動壓電體122中的壓電薄膜在力的作用下產(chǎn)生相應形變，進而在壓電薄膜內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢場。產(chǎn)生的壓電電勢場可以對晶體管中源漏極之間(第一電極和第二電極之間)的壓電薄膜與電極材料之間的界面勢壘有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用，可以通過加在晶體管上的應力應變等對器件中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0067]實施例二和實施例三中，壓電體的制備方法為，通過半導體加工工藝中的光刻掩膜和薄膜淀積技術(shù)，在基底上按設(shè)計圖案選擇性地淀積籽晶材料，利用氣相法或者液相法在基底上淀積了籽晶層處沿水平方向生長出納米線、納米絲、納米棒、納米柱、納米帶或壓電薄膜材料。對于采用的壓電材料不適宜生長出水平方向的結(jié)構(gòu)，可以用微納操作臺或者諸如微流芯片和切變應力機械印刷等技術(shù)將預先通過其他方法制得的納米線、納米絲、納米棒、納米柱或納米帶等材料水平置于基底材料上。這些方法都是半導體工藝過程中常用的方法，在這里不作詳細說明。
[0068]在壓電體122與基底之間還可以包括封裝層材料，即壓電體的上下表面都被封裝層材料覆蓋。
[0069]實施例四:
[0070]本實施例中，晶體管設(shè)置在基底上，晶體管的結(jié)構(gòu)與實施例一、二或三中的相同，區(qū)別在于，本實施例中的晶體管垂直設(shè)置在基底上，即第一電極和第二電極的連線基本垂直于所述基底。參見圖5，在基底21上的晶體管包括:形成在基底上的第一電極22，第一電極22上的壓電體23，壓電體23上的第二電極24，其中，壓電體23可以為纖鋅礦結(jié)構(gòu)的材料、閃鋅礦結(jié)構(gòu)的材料、鈮酸鋰結(jié)構(gòu)的材料或者具有半導體性能的材料體材料、一維壓電結(jié)構(gòu)或壓電薄膜，所述一維壓電結(jié)構(gòu)包括壓電納米線、納米絲、納米棒納米柱、納米帶等。當壓電體23為一個或多個平行排列的一維壓電結(jié)構(gòu)例如納米線或納米棒時，納米線或納米棒的軸線基本垂直于基底21 ;當壓電體23為壓電薄膜時，壓電薄膜的表面與基底21的表面基本垂直。第一電極22和第二電極24分別為晶體管的源極和漏極，第二電極24用于施加作用于壓電體23的應力、應變或壓強26。為了增強晶體管的機械強度、延長晶體管的工作壽命，本實施例中的晶體管還可以包括封裝層27，將壓電體23和第一電極22封裝在封裝層27中，如圖5中所示，優(yōu)選地，封裝層27采用彈性材料，為彈性封裝層。
[0071]在本實施例中，基底、第一電極、壓電體、第二電極和封裝層的材料和形成方法都可以與實施例一中的相同，在這里不再復述。
[0072]晶體管的制備過程為，首先通過半導體加工工藝中的光刻掩膜和淀積技術(shù)，在基底21上按設(shè)計圖案選擇性地淀積第一電極22 (即晶體管的源極或漏極，也可稱為底電極)。然后通過半導體加工工藝中的光刻掩膜和薄膜淀積技術(shù)，在制得的第一電極22上按設(shè)計圖案選擇性地淀積籽晶材料，利用氣相法或者液相法在淀積了籽晶層處沿豎直方向生長出壓電體23。接著，利用半導體加工工藝中的甩膜技術(shù)在上述制得的器件上均勻甩上一層厚度合適的封裝材料，如聚二甲硅氧烷(PDMS)或SU 8膠，將封裝材料進行如加熱或曝光等處理，待其機械強度達到要求范圍后，利用等離子體干法刻蝕技術(shù)將封裝材料頂部均勻除去合適厚度形成封裝層27后，將制得的壓電體23 (納米線、納米棒、納米帶或納米薄膜)的頂部露出適當高度。最后，利用半導體加工工藝中的光刻掩膜和淀積技術(shù)，在露出的壓電體23的結(jié)構(gòu)頂部按設(shè)計圖案選擇性地淀積第二電極(即晶體管的漏極或源極，也可稱為頂電極)，使得頂電極與露出頂部的壓電體23形成電學接觸。至此，完成本實施例的晶體管的制備過程。晶體管包括封裝層27，能夠增強晶體管的機械強度、延長晶體管的工作壽命。通過半導體封裝技術(shù)為本實施例中的晶體管引出電氣通路至外部電路結(jié)構(gòu)，最后，在制備完成的晶體管表面覆蓋封裝層，以增強晶體管的機械強度、延長工作壽命。
[0073]優(yōu)選地，壓電體23采用一維壓電結(jié)構(gòu)，例如納米線或納米棒時，納米線或納米棒的軸線基本垂直于基底21 ;壓電體23采用壓電薄膜或壓電納米帶時，壓電薄膜或壓電納米帶的表面與基底21的表面基本垂直。
[0074]在源極和漏極之間施加電壓Vds 25，當在第二電極24施加應力、應變或壓強26時，驅(qū)動壓電體23在力的作用下產(chǎn)生形變，進而在材料內(nèi)部產(chǎn)生一端為正一端為負的壓電電勢場。產(chǎn)生的壓電電勢場可以對晶體管中源漏極之間(第一電極和第二電極之間)的壓電體和電極材料之間的界面勢壘有效地調(diào)控，起到與場效應晶體管中柵極電壓相似的作用，可以通過加在晶體管上的應力應變等對器件中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0075]本實施例中，對第一電極22和/或第二電極24施加應力、應變或壓強的方向不限于圖5中所示的垂直于基底的方向，也可以為其他方向的應力、應變或壓強，例如平行與基底方向的應力、應變或壓強。
[0076]本發(fā)明中使用壓電勢作為柵極電壓的這類晶體管稱為壓電電子學器件，下面詳細介紹本發(fā)明的晶體管的工作原理。
[0077]以壓電體采用ZnO納米線、第一電極和第二電極采用金屬為例，在ZnO納米線頂端外加一力f，ZnO納米線內(nèi)部就產(chǎn)生的壓電電勢，參見圖6a。ZnO納米線一端的壓電勢為正電位，另一端的壓電勢為負電位。施加在電極上的應力可有效地增加η型摻雜ZnO納米線和金屬接觸處的肖特基勢壘的高度，參見圖6b和圖6c，圖中左側(cè)為金屬電極的費米能級EF，右側(cè)為η型摻雜ZnO納米線(壓電體)的能級，從圖中可以看出，壓電電勢Epi_提高界面處的勢壘高度，即壓電電勢對η型摻雜ZnO納米線與金屬電極材料之間的界面勢壘進行了有效的調(diào)控，從而能夠精確調(diào)節(jié)晶體管中源極和漏極之間的電子傳輸特性。利用壓電效應產(chǎn)生的內(nèi)場，壓電勢可以起到晶體管柵極電壓相似的作用，這樣晶體管中載流子的輸運過程就可以通過外加在晶體管的壓電體上的應力進行調(diào)控或觸發(fā)。因此壓電勢具有與場效應晶體管中柵極電壓相似的作用，它可以對器件中源極和漏極之間的壓電材料和電極材料之間的界面勢壘有效地調(diào)控，從而通過加在晶體管上的應力應變對晶體管中的載流子產(chǎn)生、吸收和輸運過程進行有效地調(diào)控或觸發(fā)。
[0078]圖7為實際測量ZnO納米線的在不同外加壓縮應力的情況下，源漏極電流和外加源漏極電壓的關(guān)系，圖中曲線從左到右施加的壓縮應力逐漸增大，清楚的顯示了壓電電勢場在不斷的提高金屬-半導體界面處的勢壘高度。
[0079]壓電電子學晶體管就是綜合了壓電器件和電子學器件兩種不同性質(zhì)的器件于一體，利用納米壓電電子學效應實現(xiàn)其工作的全新功能器件。它和傳統(tǒng)的晶體管有三點不同:其一:取代了 FET用外加柵極電壓控制而用應力產(chǎn)生的內(nèi)電場來控制載流子輸運；其二:將外加電壓控制取代為應變控制，對于外加的力非常敏感；其三:把傳統(tǒng)的三極型晶體管改變成了雙極型晶體管。這些根本性的改變將帶來完全不同與傳統(tǒng)晶體管的重大應用。
[0080]實施例五:
[0081]本實施例提供一種晶體管陣列，在基底上包括多個晶體管單元，每個所述晶體管單元與實施例一至四中的晶體管相同，晶體管單元包括壓電體、第一電極和第二電極，所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力；所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。
[0082]本實施例中，基底、電極、壓電體的材料及其制備方法都可以與實施例一至四中的相同，在這里不再復述。
[0083]本實施例中的晶體管陣列中，每個晶體管單元的尺寸與晶體管單元的間距可以根據(jù)晶體管陣列的實際應用環(huán)境等設(shè)計，實現(xiàn)對于外界應力的靈敏反應，可以用于觸摸屏等器件中。優(yōu)選地，晶體管單元的第一電極和第二電極的連線基本平行或垂直于所述基底。
[0084]在本發(fā)明的所有實施例中，所述的基底是指任何可以在其上進行半導體器件制備的襯底或其他器件的表面等，例如集成電路制造中下層器件的上表面為上層器件的基底。本發(fā)明中所有實施例中的晶體管或晶體管單元的制備在基底上的方法不限于上述方法，還可以采用微納加工技術(shù)，將預先制備完成的晶體管或晶體管單元按照設(shè)計要求直接設(shè)置在所述的基底上。
[0085]本發(fā)明的晶體管和晶體管陣列中，壓電體采用納米壓電材料，如納米線、納米棒或納米帶等，壓電體對應力、應變等反應靈敏，對于由空氣或水的流動，機器引擎的運轉(zhuǎn)轉(zhuǎn)動，人體運動、肌肉伸縮、呼吸、心跳或是血液流動等產(chǎn)生的機械振動信號作用產(chǎn)生的壓電電勢即可驅(qū)動晶體管工作，可以應用在微納機電系統(tǒng)、納米機器人、人機交互界面和可彎曲傳感器等領(lǐng)域。
[0086]需要說明的是，本發(fā)明中所有實施例中第一電極和第二電極的連線基本平行或垂直于所述基底是指第一電極和第二電極之間最短的幾何連線基本平行或垂直于所述基底。第一電極和第二電極的連線并不是第一電極和第二電極的電連接的連線。
[0087]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【權(quán)利要求】
1.一種晶體管，其特征在于，包括壓電體、第一電極和第二電極，其中， 所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力； 所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。
2.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述壓電體為壓電薄膜或一維壓電結(jié)構(gòu)，所述第一電極和第二電極的連線基本平行于所述壓電薄膜的表面或一維壓電材料。
3.根據(jù)權(quán)利要求2所述的晶體管，其特征在于，所述壓電體為一個或多個平行排列的一維壓電結(jié)構(gòu)，所述第一電極和第二電極相對設(shè)置在所述一維壓電結(jié)構(gòu)的兩端。
4.根據(jù)權(quán)利要求2或3所述的晶體管，其特征在于，所述一維壓電結(jié)構(gòu)包括壓電納米線、納米絲、納米棒、納米柱或納米帶。
5.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中。
6.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述晶體管設(shè)置在基底上，所述第一電極和第二電極的連線基本平行于所述基底。
7.根據(jù)權(quán)利要求6所述的晶體管，其特征在于，所述壓電體為多個平行排列的一維壓電結(jié)構(gòu)，所述一維壓電結(jié)構(gòu)的軸線基本平行于所述基底表面。
8.根據(jù)權(quán)利要求6所述的晶體管，其特征在于，所述壓電體為壓電薄膜，所述壓電薄膜平行于所述基底，或者與所述基底之間有一夾角。
9.根據(jù)權(quán)利要求6所述的晶體管，其特征在于，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中；所述第一電極和/或第二電極被封裝在所述封裝層中。
10.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述晶體管設(shè)置在基底上，所述第一電極和第二電極的連線基本垂直于所述基底。
11.根據(jù)權(quán)利要求10所述的晶體管，其特征在于，所述壓電體為一個或多個平行排列的一維壓電結(jié)構(gòu)，所述一維壓電結(jié)構(gòu)的軸線基本垂直于所述基底表面。
12.根據(jù)權(quán)利要求10所述的晶體管，其特征在于，所述壓電體為壓電薄膜，所述壓電薄膜表面基本垂直于所述基底表面。
13.根據(jù)權(quán)利要求10所述的晶體管，其特征在于，所述晶體管還包括封裝層，所述壓電體被封裝在所述封裝層中；所述第一電極和/或第二電極被封裝在所述封裝層中。
14.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述壓電體的材料為纖鋅礦結(jié)構(gòu)的材料、閃鋅礦結(jié)構(gòu)的材料、鈮酸鋰結(jié)構(gòu)的材料或具有半導體性能的材料。
15.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述壓電體的材料為ZnO、GaN,CdS、InN、InGaN, CdTe, CdSe 或 ZnSn03。
16.根據(jù)權(quán)利要求5、9或13所述的晶體管，其特征在于，所述封裝層為聚二甲硅氧烷或SU-8 膠。
17.根據(jù)權(quán)利要求1所述的晶體管，其特征在于，所述第一電極和/或第二電極為選自銦錫金屬氧化物、石墨烯或銀納米線膜涂層中的一種，或者金、銀、鉬、鋁、鎳、銅、鈦、烙、硒或其合金中的一種。
18.根據(jù)權(quán)利要求6或10所述的晶體管，其特征在于，所述基底為硅、氮化鎵、導電金屬板、導電陶瓷或鍍有金屬電極的高分子聚合物材料。
19.一種晶體管陣列，其特征在于，在基底上包括多個晶體管單元，每個所述晶體管單兀包括壓電體、第一電極和第二電極，其中， 所述第一電極和第二電極相對設(shè)置在所述壓電體的兩端，所述第一電極和/或第二電極用于對所述壓電體施加應變或應力； 所述壓電體的材料在所述應變或應力作用下產(chǎn)生壓電效應。
20.根據(jù)權(quán)利要求19所述的晶體管，其特征在于，所述晶體管單元的第一電極和第二電極的連線基本平行或垂直于所述基底。
【文檔編號】H01L41/08GK103579490SQ201210259427
【公開日】2014年2月12日 申請日期:2012年7月18日 優(yōu)先權(quán)日:2012年7月18日
【發(fā)明者】王中林 申請人:國家納米科學中心