專利名稱：Sram單元的制備法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制備方法，尤其涉及一種靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)單元的形成方法、以及所述方法制備的SRAM器件。
背景技術(shù)：
隨著微電子技術(shù)的不斷發(fā)展，存儲(chǔ)器呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢(shì)。 相比于DRAM，靜態(tài)隨機(jī)讀寫存儲(chǔ)器(SRAM)不需要刷新電路即能保存內(nèi)標(biāo)存儲(chǔ)的數(shù)據(jù)，而且，不像DRAM那樣每隔一段時(shí)間需要固定刷洗充電，否則內(nèi)部數(shù)據(jù)會(huì)消失，因此，SRAM具有更好的性能。作為存儲(chǔ)器大家庭中的一員，SRAM近年來得到了長(zhǎng)足的發(fā)展，作為半導(dǎo)體存儲(chǔ)器中的一類重要產(chǎn)品，在計(jì)算機(jī)、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。但是SRAM集成度較低，與相同容量的DRAM相比，需要很大的體積，因此，SRAM的一個(gè)重要指標(biāo)就是其面積。為了節(jié)約面積，目前90nm以下工藝代中，基本都采用如圖I所示的SRAM的結(jié)構(gòu)。圖I為SRAM單元的版圖，包括有源區(qū)I、多晶硅柵2、和接觸孔這三個(gè)層次，為了節(jié)約面積，90nm以下工藝代中，都采用了共享接觸孔這一技術(shù)，通過縮短連線以達(dá)到節(jié)約面積的目的。共享接觸孔31與普通接觸孔32的大小不同，且為長(zhǎng)方形，把多晶硅柵 2和有源區(qū)I直接相連。共享接觸孔雖然可以節(jié)省SRAM的面積，但會(huì)帶來工藝上的問題。沿圖I中切線 (箭頭)做截面圖對(duì)所帶來的問題進(jìn)行解釋，截面如圖2所示。圖2A為接觸孔刻蝕前的截面圖，在多晶硅柵2兩側(cè)的部分有源區(qū)上，覆蓋有側(cè)墻6，側(cè)墻6通常為氮化硅；側(cè)墻6外側(cè)有源區(qū)由注入形成重?fù)诫s區(qū)域7 ;側(cè)墻6下面的有源區(qū)由注入形成輕摻雜區(qū)域8 ;多晶硅柵2、 側(cè)墻6、以及有源區(qū)I之上覆蓋有接觸孔刻蝕停止層9和層間介質(zhì)10，接觸孔刻蝕停止層9 通常為氮化硅薄膜；接下來進(jìn)行接觸孔刻蝕，以及鎢填充和鎢平坦化工藝，形成共享接觸孔 31，其截面如圖2B所示。如果工藝未進(jìn)行優(yōu)化，則側(cè)墻6會(huì)被完全刻蝕掉，共享接觸孔31 會(huì)停在輕摻雜區(qū)域8之上，由于輕摻雜區(qū)域8結(jié)深較淺，從而很容易引起漏電的問題。目前集成電路設(shè)計(jì)中，50%以上的SOC芯片面積是由SRAM占據(jù)，存儲(chǔ)器功耗占整個(gè) SOC芯片的25°/Γ50%，隨著工藝的不斷進(jìn)步，這個(gè)比例還將越來越大，因此，SRAM功耗問題越來越引起人們的關(guān)注，其中，漏電流功耗占SRAM總功耗的比重隨著CMOS工藝的進(jìn)步越來越大，因此,減小SRAM的漏電非常重要。

發(fā)明內(nèi)容
針對(duì)目前漏電問題，本發(fā)明提出了一種新的SRAM單元的制備方法，該方法可以減小靜態(tài)隨機(jī)存儲(chǔ)器的漏電流。本發(fā)明的第一個(gè)方面是提供一種SRAM單元的制備方法，步驟包括
步驟1，提供襯底，襯底中包括有源區(qū)、淺溝槽和摻雜區(qū)，淺溝槽與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極；摻雜區(qū)包括重?fù)诫s區(qū)和靠近多晶硅柵極的輕摻雜區(qū)；
在多晶硅柵極的至少靠近摻雜區(qū)的一側(cè)沉積一層第一刻蝕阻擋層(作為沉積接觸孔刻蝕停止層)，使所述第一刻蝕阻擋層覆蓋輕摻雜區(qū)上方；
多晶硅柵極兩側(cè)形成側(cè)墻；
步驟2，在襯底、多晶硅柵極以及側(cè)墻上方依次沉積第二刻蝕阻擋層和層間介質(zhì)；
步驟3，在多晶硅柵極和摻雜區(qū)上方進(jìn)行接觸孔刻蝕工藝，形成共享接觸孔，刻蝕過程中，第二刻蝕阻擋層與第一刻蝕阻擋層刻蝕速度比大于I (高第二刻蝕阻擋層/第一刻蝕阻擋層選擇比)，使共享接觸孔刻蝕停止在第一刻蝕阻擋層、多晶硅柵極、和摻雜區(qū)上表面。其中
所述第一刻蝕阻擋層優(yōu)選為碳化硅。所述第二刻蝕阻擋層優(yōu)選為氮化硅。所述側(cè)墻優(yōu)選為氮化硅。本發(fā)明的第二個(gè)方面是提供一種SRAM單元，包括襯底，襯底中包括有源區(qū)、淺溝槽和摻雜區(qū)，淺溝槽與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極，摻雜區(qū)包括重?fù)诫s區(qū)和靠近多晶硅柵極的輕摻雜區(qū)。在多晶硅柵極和摻雜區(qū)上方有共享接觸孔，在共享接觸孔與輕摻雜區(qū)之間有第一刻蝕阻擋層。多晶硅柵極不與共享接觸孔接觸的一側(cè)形成有側(cè)墻，側(cè)墻與多晶硅柵極之間可以有第一刻蝕阻擋層，也可以沒有第一刻蝕阻擋層。在共享接觸孔兩側(cè)的襯底以及多晶硅柵極和側(cè)墻上方依次沉積有第二刻蝕阻擋層、和層間介質(zhì)。在共享接觸孔下方可以沒有側(cè)墻，但是也可以有側(cè)墻存在。第一刻蝕阻擋層還可以覆蓋多晶硅柵極接觸共享接觸孔的一側(cè)。其中
所述第一刻蝕阻擋層優(yōu)選為碳化硅。所述第二刻蝕阻擋層優(yōu)選為氮化硅。所述側(cè)墻優(yōu)選為氮化硅。本發(fā)明的第三個(gè)方面是提供一種減小SRAM漏電流的方法，采用上述SRAM單元的制備方法在摻雜區(qū)、多晶硅柵極上方形成共享接觸孔，并且享接觸孔下方通過第一刻蝕阻擋層與輕摻雜區(qū)隔開，使共享接觸孔不與輕摻雜區(qū)接觸。 本發(fā)明SRAM單元的制備方法，在側(cè)墻薄膜沉積之前，先沉積一層特殊接觸孔刻蝕停止層(如碳化硅薄膜)，然后再進(jìn)行通常的側(cè)墻薄膜沉積，使得形成側(cè)墻后，在側(cè)墻底部以及側(cè)墻與多晶硅柵側(cè)壁之間仍然保留有特殊接觸孔刻蝕停止層。在之后進(jìn)行的接觸孔刻蝕工藝過程中，由于有特殊接觸孔刻蝕停止層的存在，共享接觸孔不會(huì)直接停在輕摻雜區(qū)域之上,從而減小了 SRAM的漏電。


圖I為現(xiàn)有技術(shù)SRAM單元版圖2A為現(xiàn)有技術(shù)SRAM單元接觸孔刻蝕前的截面圖2B為現(xiàn)有技術(shù)SRAM單元接觸孔刻蝕后的截面圖3為本發(fā)明SRAM單元制備方法中，共享接觸孔刻蝕前的截面圖；圖4為本發(fā)明SRAM接觸孔形成方法中，共享接觸孔刻蝕后的SRAM單元截面圖。
具體實(shí)施例方式本發(fā)明提供了一種SRAM單元的制備方法，以及一種減小SRAM單元漏電流的方法， 在側(cè)墻薄膜沉積之前，先沉積一層特殊接觸孔刻蝕停止層(如碳化硅薄膜)，然后再進(jìn)行通常的側(cè)墻薄膜沉積，使得形成側(cè)墻后，在側(cè)墻底部以及側(cè)墻與多晶硅柵側(cè)壁之間仍然保留有特殊接觸孔刻蝕停止層。在之后進(jìn)行的接觸孔刻蝕工藝過程中，由于有特殊接觸孔刻蝕停止層的存在，共享接觸孔不會(huì)直接停在輕摻雜區(qū)域之上，從而減小了 SRAM的漏電。在此基礎(chǔ)上，本發(fā)明還提供了一種上述方法制備的SRAM單元。下面參照附圖，通過具體實(shí)施例對(duì)本發(fā)明SRAM單元的制備方法、減小SRAM單元漏電流的方法以及所述方法制備的SRAM單元進(jìn)行詳細(xì)的介紹和描述，以使更好的理解本發(fā)明內(nèi)容，但是應(yīng)當(dāng)理解的是，下述實(shí)施例并不限制本發(fā)明范圍。實(shí)施例I 步驟I
參照?qǐng)D3，提供襯底，襯底中包括有源區(qū)I、淺溝槽5和摻雜區(qū)，淺溝槽5與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極2 ;摻雜區(qū)包括重?fù)诫s區(qū)7和靠近多晶硅柵極的輕摻雜區(qū) 8。在多晶硅柵極的兩側(cè)分別沉積一層碳化硅薄膜11 (作為沉積接觸孔刻蝕停止層)， 碳化硅薄膜11為L(zhǎng)型，覆蓋在輕摻雜區(qū)8的上方以及多晶硅柵極2的側(cè)壁。多晶硅柵極2的兩側(cè)形成側(cè)墻6 ;側(cè)墻6與多晶硅柵極2之間有碳化硅薄膜11。步驟2
參照?qǐng)D3，在襯底、多晶硅柵極2以及側(cè)墻6的上方依次沉積碳化硅層9和層間介質(zhì)10。步驟3
參照?qǐng)D4，在多晶硅柵極2和摻雜區(qū)8上方進(jìn)行接觸孔刻蝕工藝，形成共享接觸孔31， 刻蝕過程中，采用高碳化硅/氮化硅選擇比的刻蝕方法，使共享接觸孔刻蝕停止在碳化硅薄膜11、多晶硅柵極2、和重?fù)诫s區(qū)7的上表面。 如圖4所示，本實(shí)施例制備的SRAM單元中，包括襯底，襯底中包括有源區(qū)I、淺溝槽 5和摻雜區(qū)，淺溝槽5與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極2，摻雜區(qū)包括重?fù)诫s區(qū) 7和靠近多晶硅柵極的輕摻雜區(qū)8。在多晶硅柵極2和摻雜區(qū)上方有共享接觸孔31，在共享接觸孔31與輕摻雜區(qū)8之間有碳化硅薄膜11。多晶硅柵極2不與共享接觸孔31接觸的一側(cè)形成有側(cè)墻6，側(cè)墻6與多晶硅柵極 2之間也有碳化硅薄膜11。在共享接觸孔31下方?jīng)]有側(cè)墻，而是通過氮化硅薄膜11與輕摻雜區(qū)隔開。在共享接觸孔31兩側(cè)的襯底以及多晶硅柵極和側(cè)墻上方依次沉積有氮化硅9、和層間介質(zhì)10。由于有特殊接觸孔刻蝕停止層11的存在，共享接觸孔31不會(huì)直接停在輕摻雜區(qū)域8之上，從而減小了 SRAM的漏電。實(shí)施例2步驟I
參照?qǐng)D3，提供襯底，襯底中包括有源區(qū)I、淺溝槽5和摻雜區(qū)，淺溝槽5與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極2 ;摻雜區(qū)包括重?fù)诫s區(qū)7和靠近多晶硅柵極的輕摻雜區(qū) 8。在多晶硅柵極的靠近摻雜區(qū)的一側(cè)沉積一層碳化硅薄膜11 (作為沉積接觸孔刻蝕停止層)，碳化硅薄膜11為L(zhǎng)型，覆蓋在輕摻雜區(qū)8的上方以及多晶硅柵極2的側(cè)壁。多晶硅柵極2的兩側(cè)形成側(cè)墻6 ;靠近摻雜區(qū)的側(cè)墻與多晶硅柵極2之間有碳化硅薄膜11。步驟2
參照?qǐng)D3，在襯底、多晶硅柵極2以及側(cè)墻6的上方依次沉積碳化硅層9和層間介質(zhì)10。步驟3
參照?qǐng)D4，在多晶硅柵極2和摻雜區(qū)8上方進(jìn)行接觸孔刻蝕工藝，形成共享接觸孔31， 刻蝕過程中，采用高碳化硅/氮化硅選擇比的刻蝕方法，使共享接觸孔刻蝕停止在碳化硅薄膜11、多晶硅柵極2、和重?fù)诫s區(qū)7的上表面。 如圖4所示，本實(shí)施例制備的SRAM單元中，包括襯底，襯底中包括有源區(qū)I、淺溝槽 5和摻雜區(qū)，淺溝槽5與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極2，摻雜區(qū)包括重?fù)诫s區(qū) 7和靠近多晶硅柵極的輕摻雜區(qū)8。在多晶硅柵極2和摻雜區(qū)上方有共享接觸孔31，在共享接觸孔31與輕摻雜區(qū)8之間有碳化硅薄膜11。多晶硅柵極2不與共享接觸孔31接觸的一側(cè)形成有側(cè)墻6，在共享接觸孔31下方?jīng)]有側(cè)墻，而是通過氮化硅薄膜11與輕摻雜區(qū)隔開。在共享接觸孔31兩側(cè)的襯底以及多晶硅柵極和側(cè)墻上方依次沉積有氮化硅9、和層間介質(zhì)10。由于有特殊接觸孔刻蝕停止層11的存在，共享接觸孔31不會(huì)直接停在輕摻雜區(qū)域8之上，從而減小了 SRAM的漏電。以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何對(duì)本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種SRAM單元的制備方法，其特征在于，步驟包括步驟1，提供襯底，襯底中包括有源區(qū)、淺溝槽和摻雜區(qū)，淺溝槽與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極；摻雜區(qū)包括重?fù)诫s區(qū)和靠近多晶硅柵極的輕摻雜區(qū)；在多晶硅柵極的至少靠近摻雜區(qū)的一側(cè)沉積一層第一刻蝕阻擋層(作為沉積接觸孔刻蝕停止層)，使所述第一刻蝕阻擋層覆蓋輕摻雜區(qū)上方；多晶硅柵極兩側(cè)形成側(cè)墻；步驟2，在襯底、多晶硅柵極以及側(cè)墻上方依次沉積第二刻蝕阻擋層和層間介質(zhì)；步驟3，在多晶硅柵極和摻雜區(qū)上方進(jìn)行接觸孔刻蝕工藝，形成共享接觸孔，刻蝕過程中，第二刻蝕阻擋層與第一刻蝕阻擋層刻蝕速度比大于I (高第二刻蝕阻擋層/第一刻蝕阻擋層選擇比)，使共享接觸孔刻蝕停止在第一刻蝕阻擋層、多晶硅柵極、和摻雜區(qū)上表面。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，第二刻蝕阻擋層為氮化硅。
3.根據(jù)權(quán)利要求I或2所述的方法，其特征在于，第一刻蝕阻擋層為碳化硅。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述側(cè)墻為氮化硅。
5.一種根據(jù)權(quán)利要求I所述方法制備的SRAM單元，其特征在于，襯底中包括有源區(qū)、淺溝槽和摻雜區(qū)，淺溝槽與摻雜區(qū)不接觸；在襯底上形成有多晶硅柵極，摻雜區(qū)包括重?fù)诫s區(qū)和靠近多晶硅柵極的輕摻雜區(qū)；在多晶硅柵極和摻雜區(qū)上方有共享接觸孔，在共享接觸孔與輕摻雜區(qū)之間有第一刻蝕阻擋層；多晶硅柵極不與共享接觸孔接觸的一側(cè)形成有側(cè)墻，在共享接觸孔兩側(cè)的襯底以及多晶硅柵極和側(cè)墻上方依次沉積有第二刻蝕阻擋層、和層間介質(zhì)。
6.根據(jù)權(quán)利要求5所述的SRAM單元，其特征在于，第二刻蝕阻擋層為氮化硅。
7.根據(jù)權(quán)利要求5所述的SRAM單元，其特征在于，第一刻蝕阻擋層為碳化硅。
8.根據(jù)權(quán)利要求5所述的SRAM單元，其特征在于，所述側(cè)墻為氮化硅。
9.一種減小SRAM漏電流的方法，其特征在于，采用權(quán)利要求I所述的SRAM單元的制備方法在摻雜區(qū)、多晶硅柵極上方形成共享接觸孔，并且享接觸孔下方通過第一刻蝕阻擋層與輕摻雜區(qū)隔開，使共享接觸孔不與輕摻雜區(qū)接觸。
全文摘要
本發(fā)明提供了一種SRAM單元的制備方法，以及一種減小SRAM單元漏電流的方法，在此基礎(chǔ)上，本發(fā)明還提供了一種上述方法制備的SRAM單元。在側(cè)墻薄膜沉積之前，先沉積一層特殊接觸孔刻蝕停止層，然后再進(jìn)行通常的側(cè)墻薄膜沉積，使得形成側(cè)墻后，在側(cè)墻底部以及側(cè)墻與多晶硅柵側(cè)壁之間仍然保留有特殊接觸孔刻蝕停止層。在之后進(jìn)行的接觸孔刻蝕工藝過程中，由于有特殊接觸孔刻蝕停止層的存在，共享接觸孔不會(huì)直接停在輕摻雜區(qū)域之上，從而減小了SRAM的漏電。
文檔編號(hào)H01L27/11GK102593058SQ201210047389
公開日2012年7月18日 申請(qǐng)日期2012年2月28日 優(yōu)先權(quán)日2012年2月28日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司