專利名稱：場效應晶體管的制作方法
技術領域：
本發(fā)明涉及一種包含氧化物半導體的場效應晶體管(FET)。
背景技術：
場效應晶體管(FET)是一種元件，其中被稱為源區(qū)及漏區(qū)的區(qū)域設置在半導體中，每個區(qū)域都設置有電極，對該電極施加電位，并通過絕緣膜或肖特基勢壘使用被稱為柵極的電極對半導體施加電場而控制半導體的狀態(tài)，以便控制流過在源區(qū)和漏區(qū)之間的電流。作為半導體，可以舉出諸如硅和鍺等的IV族元素(也稱為第十四族元素)；諸如鎵砷、銦磷和氮化鎵等的III- V族化合物；諸如硫化鋅和鎘碲等的II-VI族化合物；等等。近年,有關于使用氧化銦(專利文獻I)、氧化鋅(專利文獻2和4)和銦鎵鋅氧化 物系化合物(專利文獻3)等的氧化物作為半導體的FET的報告。在包含這些氧化物半導體的FET中，能夠得到較高的遷移率。這些材料具有大于或等于3eV的較寬的帶隙，所以將包含氧化物半導體的FET應用于顯示器和功率器件等的研討在進行中。尤其，有如下報告，即，雖然包含氧化鋅或銦鎵鋅氧化物系化合物的FET的場效應遷移率最大為20cm2/Vs，但是包含氧化銦作為主要組分的FET的場效應遷移率為50cm2/Vs以上。根據經驗可知隨著氧化物中的銦的比例增加，能夠獲得更高的場效應遷移率。一般來說，至今為止沒有關于包含鋅或銦作為主要組分的(在此，“主要組分”是指在氧化物半導體中具有原子序數11以上的在全元素中占據50原子％以上的元素)并且呈現P型導電性的氧化物半導體的報告。因此，沒有關于如包含硅的FET那樣的利用PN接合的FET的報告。如專利文獻I至4所示，為了形成源區(qū)和漏區(qū)，通常利用金屬-半導體接合，其中導電電極與η型或i型氧化物半導體接觸(在本說明書中，“i型半導體”是指具有低于或等于IXlO1Vcm3的載流子濃度的半導體)。圖7A示出包含氧化物半導體的常規(guī)的FET的例子。在此，柵絕緣膜14設置為與包含氧化物半導體的半導體層11的一個表面接觸，并且柵極15設置在所述柵絕緣膜14上。源電極13a和漏電極13b設置在該半導體層11的另一個表面上。在很多情況下，從來沒有特別考慮過半導體層11的厚度。另外，作為柵絕緣膜14的材料，通常使用氧化硅、氮化硅等等，對該柵絕緣膜14的厚度也沒有給予特別的關心。源電極13a和漏電極13b的材料也沒有引起特別的關心，僅有使用鈦和鑰等作為其材料的報
生口 ο在實際上，如圖7B所示，保護絕緣膜16設置為接觸到半導體層11。作為保護絕緣膜16的材料，可以使用能夠用于柵絕緣膜14的材料。一般來說，在FET中，優(yōu)選在源電極和半導體層之間的接合部分或者在漏電極和半導體層之間的接合部分形成歐姆接合。為此，源電極13a和漏電極13b的材料優(yōu)選為具有低于用于半導體層11的氧化物半導體的電子親和力的功函數的材料。例如，鈦和鑰都具有低于氧化銦的電子親和力(大約為4. 8eV)的功函數，因此，從形成歐姆接合的方面來看，是優(yōu)選的。
另外，在金屬與半導體層11接觸的部分中，電子從金屬注入到半導體層11而引起半導體層11中的電子濃度的增加，尤其對具備O. 3 μ m以下的溝道長度(源電極13a和漏電極13b之間的距離)的短溝道FET而言，這導致具有高電子濃度的區(qū)域的連接，而且成為FET特性降低的原因(例如，閾值電壓的負漂移、S值的增加以及當截止狀態(tài)時電流也流過在源區(qū)和漏區(qū)之間的現象(截止狀態(tài)電流))。 在源區(qū)和漏區(qū)由金屬-半導體接合形成的FET中，半導體的載流子濃度越高，截止狀態(tài)電流越大。換句話說，即使將柵源電壓(下面，稱為柵極電壓)設定為0V，相當大的電流(下面，稱為漏極電流)也流過在源區(qū)和漏區(qū)之間(這樣FET特性被稱為“常導通”)。因此，優(yōu)選通過減少半導體中的載流子濃度以將半導體形成為i型半導體，來降低截止狀態(tài)電流，并優(yōu)選將當柵極電壓為OV時的漏極電流為1X10_9A以下，更優(yōu)選為1X10_12以下，進一步優(yōu)選為IXlO-15A以下。但是，在氧化銦或者包含銦作為主要組分的氧化物半導體中，容易產生氧缺陷，通常難以將載流子濃度設定為IXlO18Cm/3以下。所以，雖然包括包含銦作為主要組分的氧化 物半導體的FET具有較高的遷移率，但是其是常導通，而且隨著銦濃度的增大，這種趨勢會更顯著。例如，當使用氧化銦時，除非將柵極電壓設定為-IOV以下，不能將漏極電流成為1Χ1(Γ9Α 以下。[參考文獻][權利文獻][權利文獻I]日本專利申請公開平5-251705號公報[權利文獻2]美國專利申請公開2005/0199879號公報[權利文獻3]美國專利申請公開2007/0194379號公報[權利文獻4]美國專利申請公開2009/0283763號公報

發(fā)明內容
本發(fā)明至少實現如下記載的目的之一。本發(fā)明的目的之一是提供一種FET，其包括包含銦作為主要組分的氧化物半導體，且具有高遷移率和常截止特性(閾值電壓為OV以上)或近于常截止特性的特性。另一個目的是提供包含氧化物半導體的FET，其中在氧元素之外的全元素中銦所占的比例為50%以上，優(yōu)選為75%以上，并且該FET具有常截止特性或近于常截止特性的特性。另一個目的是提供如下記載中的任何一個具有金屬-半導體接合，并且包含銦作為主要組分的新穎FET ;具有金屬-半導體接合，并且包含銦作為主要組分的新穎半導體裝置；上述新穎FET的制造方法；以及上述新穎半導體裝置的制造方法。注意，這些目的的每個并不妨礙其他目的的存在。此外，本發(fā)明的一個方式并不需要實現所有的上述目的。再者，從說明書、附圖、權利要求書等的記載這些目的以外的目的是顯然的，而可以從說明書、附圖、權利要求書等的記載中抽出上述以外的目的。以下對本發(fā)明進行說明；對在本說明書中使用的用詞進行簡單的說明。在本說明書中沒有定義的詞語(包括用于科學和技術的詞語，例如技術術語或學術術語)可以作為具有與本領域技術人員所理解的一般含義同樣的含義的詞語而使用。優(yōu)選的是，由詞典等所定義的詞語被解釋為與相關技術的背景含義一致。本發(fā)明的一個方式不應被解釋為受限于術語的解釋。
關于在本說明書中的FET的源區(qū)及漏區(qū)，在η溝道型FET中將被施加高電位的一個端子稱為漏區(qū)而將另一個端子稱為源區(qū)，且在P溝道型FET中將被施加低電位的一個端子稱為漏區(qū)而將另一個端子稱為源區(qū)。當相同電位施加于兩個端子時，將其中的一個稱為源區(qū)而將另一個稱為漏區(qū)。另外，有時使用用詞“第一電極、第二電極”代替用詞“源電極、漏電極”。在此情況下，不根據電位的高低改變名稱。另外，在本說明書中，“主要組分”是指在對象的具有原子序數11以上的全元素中占50原子％以上的元素。例如，在形式上的組成式由Ga3Al2In5O12N2表示的情況下，氧(O)是占據該化合物中的最大組分的元素；但是，氧僅有原子序數8，因此不可視為主要組分。同樣，氮元素(N)也不成為主要組分。鎵(Ga)、鋁(Al)或銦(In)能夠成為主要組分，它們的比例如下Ga:Al:In=3:2:5。換句話說，在能夠成為主要組分的整個元素中，鎵、鋁和銦的百分比分別為30原子％、20原子％和50原子％。所以，根據上述定義，銦為主要組分，而鎵和鋁都不是主要組分。形式上的組分比例、具有該形式上的組分比例的化合物以及形式上的化學式(或者，形式上的組分式)分別是指在某個領域中存在的元素的比例、具有該元素比例的化合物 以及根據該元素比例的化學式，而都不是通過考慮到微觀性或局部性的比例、化學上的意義或化學穩(wěn)定性等來定義的詞語。在上述例子中，這些元素可以形成上述比例的固溶體，或者Ga2O的一個分子、AlN的兩個分子、In2O3的兩個分子以及InGaO3的一個分子可以形成混晶或混合物。注意，在本說明書等中，第一、第二、第三等詞句是用來區(qū)分描述各種元素、構件、區(qū)域、層、領域的詞句。因此，第一、第二、第三等這些詞不限定元素、構件、區(qū)域、層、領域等的個數或順序。本發(fā)明的一個方式是一種FET，該FET包含包含含有銦作為主要組分的第一氧化物半導體的第一半導體層；包含具有寬于所述第一氧化物半導體的帶隙的i型第二氧化物半導體，并且與所述第一半導體層的一個表面接觸的第二半導體層；用作柵電極，并且與所述第一半導體層的另一個表面相鄰的導電層；以及可以用作柵絕緣膜，并且設置在所述導電層和第一半導體層之間的絕緣層。所述第二氧化物半導體的真空能級和第二氧化物半導體的費米能級之間的能量差大于所述第一氧化物半導體的真空能級和第一氧化物半導體的費米能級之間的能量差。本發(fā)明的另一個方式是一種FET，該FET包含包含含有銦作為主要組分的第一氧化物半導體的第一半導體層；包含含有鎵作為主要組分，并且具有寬于所述第一氧化物半導體的帶隙的i型第二氧化物半導體且與所述第一半導體層的一個表面接觸的第二半導體層；可以用作柵電極，并且與所述第一半導體層的另一個表面相鄰的導電層；以及用作柵絕緣膜，并且設置在所述導電層和第一半導體層之間的絕緣層。本發(fā)明的另一個方式是一種FET，該FET包含包含含有銦作為主要組分的第一氧化物半導體的第一半導體層；包含在氧之外的整個元素中鎵的百分比為80%以上的i型第二氧化物半導體，并且與所述第一半導體層的一個表面接觸的第二半導體層；以及用作柵電極，并且與所述第一半導體層的另一個表面相鄰的導電層?？梢杂米鳀沤^緣膜的絕緣層設置在所述導電層和第一半導體層之間。在每個方式中，所述第一半導體層的厚度因為如下所述的理由優(yōu)選為大于或等于O. Inm且小于或等于lOOnm。所述第二半導體層的厚度優(yōu)選為大于或等于IOnm且小于或等于 lOOnm。此外，可以將包含含有鋁作為主要組分且具有SeV以上的帶隙的氧化物的絕緣膜設置為與所述第二半導體層的表面接觸，其中該第二半導體層的該表面與接觸于所述第一半導體層的表面彼此相反。再者，可以將包含含有鋁作為主要組分且具有SeV以上的帶隙的氧化物的絕緣膜設置為與所述第一半導體層的表面接觸，其中該第一半導體層的該表面與接觸于所述第二半導體層的表面彼此相反。第一氧化物半導體可以使用含有銦作為主要組分的氧化物。例如，可以使用以整個元素中90原子％以上，優(yōu)選95原子％以上的濃度含有選自銦、鎵、鋁、鋅和氧中的元素，并且形式上的組成式由InaGabAlcZndOe (在此，a+b+c+d=2，a彡1，2. 5〈e < 3. 5)表示的材料。注意，為了提高遷移率，銦的濃度優(yōu)選為高，a優(yōu)選為大于1.6。由于同樣的目的，鎵的濃度優(yōu)選為高于鋁的濃度，b優(yōu)選為大于C，進一步優(yōu)選為大于10c。 第一氧化物半導體還可以使用含有銦作為主要組分，并且包含I X IO1Vcm3以上的氧缺陷的氧化物半導體。第二氧化物半導體可以使用各種氧化物。例如，可以使用以整個元素中90原子％以上，優(yōu)選95原子％以上的濃度含有選自銦、鎵、鋁、鋅和氧中的元素，并且形式上的組成式由 InaGabAlcZndOe (在此，a+b+c+d=2，b 彡 I, 2. 5〈e < 3. 5)表示的材料。為了形成 i 型第二氧化物半導體，銦或鋅的濃度優(yōu)選低于鋁的濃度；c優(yōu)選大于a，更優(yōu)選大于10a，c優(yōu)選大于d，更優(yōu)選大于10d。另外，第二氧化物半導體的帶隙優(yōu)選為6eV以下。當所述第一氧化物半導體和第二氧化物半導體是具有上述組成的材料時，第二氧化物半導體的帶隙寬于第一氧化物半導體的帶隙。此外，由于具有上述組成的第一氧化物半導體為η型，因此其費米能級實際上位于與傳導帶的下端相同的能級上。所以，真空能級和費米能級之間的能量差幾乎相同于第一氧化物半導體的電子親和力。另一方面，由于所述第二氧化物半導體為i型，因此其費米能級實際上位于傳導帶和價電子帶的中間。當第一氧化物半導體和第二氧化物半導體是具有上述組成的材料時，滿足如下關系第二氧化物半導體的功函數高于第一氧化物半導體的電子親和力。如圖IA所示，在本發(fā)明的一個方式中，包含第一氧化物半導體的第一半導體層I夾在包含第二氧化物半導體的第二半導體層2和可以用作柵絕緣膜的絕緣膜4之間。在此，第一半導體層I必須接觸于第二半導體層2。第一半導體層I不一定需要與絕緣膜4接觸，但是，當第一半導體層I與絕緣膜4接觸時，能夠獲得后述的效應。另外，絕緣膜4夾在用作柵極的導電層5和第一半導體層I之間，而且可用作柵絕緣膜。再者，用作源電極和漏電極的第一電極3a和第二電極3b設置為與第一半導體層I接觸。關于第一氧化物半導體和第二氧化物半導體，可以使用上述材料。第一半導體層I的厚度可以設定為大于或等于0. Inm且小于或等于lOOnm，第二半導體層2的厚度可以設定為大于或等于IOnm且小于或等于lOOnm。對絕緣膜4而言，可以使用以整個元素中90原子％以上，優(yōu)選98原子％以上的濃度含有選自鋁、硼、氮以及氧中的元素，并且形式上的組成式由 SiaAlbBcNdOe (在此，優(yōu)選滿足如下關系0. 9〈(4a+3b+3c)/(3d+2e)〈l. I, b > a)表示的材料；例如，可以使用氧化硅、氧氮化硅、氧化鋁、氧氮化鋁或氮化鋁等。當第一半導體層I與絕緣膜4接觸時，優(yōu)選滿足如下關系b > 5a。如圖IB所示，第二半導體層2可以夾在第一半導體層I和絕緣膜6之間。在此，絕緣膜6優(yōu)選接觸于第二半導體層2。關于絕緣膜6，可以使用以整個元素中90原子％以上，優(yōu)選98原子％以上的濃度含有選自鋁、硼、氮以及氧中的元素，并且其形式上的組成式由 SiaAlbBcNdOe (在此，優(yōu)選滿足如下關系0. 9<(4a+3b+3c)/(3d+2e)<l. I, b > 10a，d〈5e)表示的材料；例如，可以使用氧化硅、氧氮化硅、氧化鋁、氧氮化鋁或氮化鋁等。通過使用滿足上述條件的材料，可以使帶隙為SeV以上。如圖IC所示，第一半導體層I可以夾在第二半導體層2a和包含第三氧化物半導體的第三半導體層2b之間。圖IC與圖IA不同之處在于如下一點第三半導體層2b夾在第一半導體層I和絕緣膜4之間。在此，第三半導體層2b不一定需要與絕緣膜4接觸，但是需要接觸到第一半導體層I。對第三氧化物半導體而言，可以使用合適于第二氧化物半導 體的材料，也可以使用與第二氧化物半導體的材料相同的材料。另外，第三半導體層2b的厚度可以為大于或等于O. Inm且小于或等于lOOnm，優(yōu)選為大于或等于O. Inm且小于或等于20nmo如圖2A所示，在本發(fā)明的一個方式中，包含第一氧化物半導體的第一半導體層I夾在包含第二氧化物半導體的第二半導體層2和可以用作柵絕緣膜的絕緣膜4之間。在此，第一半導體層I不一定需要與絕緣膜4接觸，但是需要接觸到第二半導體層2。絕緣膜4夾在用作柵極的導電層5和第一半導體層I之間，且可以用作柵絕緣膜。另外，第一半導體層I接觸到具有導電性的區(qū)域，其導電性通過對第一氧化物半導體進行摻雜處理而增大(摻雜區(qū)域8a和Sb)。摻雜區(qū)域8a和Sb設置有可以用作源電極和漏電極的第一電極3a和第二電極3b。通過對第二氧化物半導體進行摻雜而形成的區(qū)域7a和7b接觸到第二半導體層2。作為第一氧化物半導體、第二氧化物半導體以及絕緣膜4的材料，可以使用上述材料。另夕卜，第一半導體層I和第二半導體層2的厚度可以分別為上述的范圍內。如圖2B所示，第一電極3a和第二電極3b可以設置在與設置有絕緣膜4的表面相反的摻雜區(qū)域8a和8b的表面上。如果摻雜區(qū)域7a和7b具有足夠的導電性，第一電極3a和第二電極3b則可以設置為接觸于摻雜區(qū)域7a和7b。另外，還可以采用其他結構，其中第一半導體層I夾在第二半導體層2和包含第三氧化物半導體的第三半導體層(未圖示)之間。此外，如圖2C所示，第二半導體層2可以夾在第一半導體層I和絕緣膜6之間。在此，絕緣膜6優(yōu)選與第二半導體層2接觸。上述材料可以用于絕緣膜6。在圖2A到2C中，如果滿足特定的條件，則不需要設置摻雜區(qū)域7a、7b、8a以及8b。例如，如圖2D所示，如果第一電極3a和導電層5之間的距離(或者，第二電極3b和導電層5之間的距離)X為50nm以下，則不需要設置摻雜區(qū)域7a、7b、8a以及8b。參照圖3A到3C，對通過采用上述結構能夠形成具備常截止特性或近于常截止特性的特性的FET的理由進行說明。首先，對滿足上述條件的第一氧化物半導體和第二氧化物半導體之間的接合進行考慮。圖3A示出未彼此接合的第一氧化物半導體的狀態(tài)(能帶圖)和第二氧化物半導體的狀態(tài)(能帶圖)。在圖3A中，左邊的圖為第一氧化物半導體的能帶圖，右邊的圖為第二氧化物半導體的能帶圖。第一氧化物半導體是如氧化銦那樣的一種典型的η型半導體，其中用作載流子的電子被供給到傳導帶，以便將費米能級位置于傳導帶的正下。在圖中，夸大表示傳導帶和費米能級之間的能量差，但是它們之間的能量差在實際上只有幾毫伏特。根據分析可知在有些情況下費米能級可能位置在傳導帶的下端之上。氧化銦的帶隙大約為3. 7eV。第二氧化物半導體是如氧化鎵那樣的具有大帶隙的典型的i型半導體，其中幾乎不存在載流子，因此費米能級實際上位置于價電子帶和傳導帶的中間?？捎^察單晶氧化鎵的帶隙為4. 8eV，而非晶氧化鎵的薄膜的帶隙為4. 2eV。在此，第一氧化物半導體的電子親和力(真空能級和傳導帶的下端之間的能量差)需要高于第二氧化物半導體的電子親和力。優(yōu)選的是，前者的電子親和力和后者的電子親和力之間的差異為O. 3eV以上。例如，氧化銦的電子親和力為4. 8eV，而單晶氧化鎵的電子親和力為3. 5eV，非晶氧化鎵的電子親和力為4. 3eV至4. 5eV。所以，氧化銦的電子親和力高于氧化鎵的電子親和力，并兩者之間的差異為O. 3eV以上。
·
另外，第二氧化物半導體的功函數優(yōu)選高于第一氧化物半導體的電子親和力。優(yōu)選的是，前者的功函數和后者的電子親和力之間的差異為O. 5eV以上。例如，單晶氧化鎵的功函數為5. 5eV，非晶氧化鎵的功函數為6. 4eV至6. 6eV ;兩者都高于氧化銦的電子親和力，并兩者之間的差異為O. 7eV以上。當將如上述那樣具備不同性質的第一氧化物半導體和第二氧化物半導體彼此接合時，載流子轉移使得第一氧化物半導體和第二氧化物半導體的費米能級位置在同一能級上，因而，如圖3B示出那樣，能帶在接合的近旁會轉彎。換句話說，在接合的近旁第一化合物半導體的傳導帶遠離費米能級，相反，第一化合物半導體的價電子帶靠近費米能級。如上述那樣的與原來的狀態(tài)不同的區(qū)域被稱為過渡區(qū)。離接合表面越遠，能帶狀態(tài)越靠近第一氧化物半導體或第二氧化物半導體的原來特性的狀態(tài)。在圖3B中，盡管能帶的轉彎僅在過渡區(qū)中由直線表示，但是載流子的轉移的影響實際上會涉及到相當遠的地方，而且能帶的轉彎也不是線性的。然而，其性質在接合表面附近的區(qū)域中會顯著地受到影響。因此，過渡區(qū)之外的區(qū)域的半導體性質可以視為其原來的性質。過渡區(qū)的寬度取決于第一氧化物半導體和第二氧化物半導體的電子親和力、帶隙和相對介電常數以及第一氧化物半導體的電子濃度等。例如，當假設第一氧化物半導體為具有IXlO1Vcm3的電子濃度的氧化銦，并且第二氧化物半導體為i型氧化鎵時，視為過渡區(qū)的區(qū)域是第一氧化物半導體中的從接合表面起大約50nm以內的部分。該過渡區(qū)通過如下過程而形成第一氧化物半導體的接合表面附近的電子轉移，其中的電子濃度減少，由此這個區(qū)域接受耗盡化。因此，過渡區(qū)中的接合表面附近的部分具有較低電子濃度且為準i型。此外，由于任何載流子電子幾乎不存在于第二氧化物半導體中，因而這個區(qū)域內的電子轉移可以忽視。能帶的轉彎主要會發(fā)生在第一氧化物半導體中。例如，在圖3B的例子中，第一氧化物半導體的傳導帶的下端和接合表面上的費米能級之間的能量差大約為1.3eV。這個能量差足夠大，因此可以忽視在室溫下熱激發(fā)的電子。即，在接合表面的附近，電子濃度極小。
上述能帶的轉彎取決于第二半導體層2的功函數和第一半導體層I的電子親和力。優(yōu)選的是，通過從前者的功函數減去后者的電子親和力所得到的差異為O. 5eV以上，更有選的是，前者的功函數和后者的電子親和力之間的差異為IeV以上。當第一氧化物半導體的電子親和力高于第二氧化物半導體的電子親和力時，如圖3B所示，不連續(xù)點(間隙或臺階)產生在第一氧化物半導體和第二氧化物半導體之間的接合表面的傳導帶中。當使用第一氧化物半導體作為FET的溝道時，由于這個不連續(xù)點，第一氧化物半導體中的電子難以轉移到第二氧化物半導體。所以，當使用過渡區(qū)中的接合表面的附近作為溝道時，不需要對轉移到第二氧化物的電子的流過進行考慮。假定在這個過渡區(qū)的接合表面上不發(fā)生化學反應，則可以認為除了低電子濃度的性質之外，第一氧化物半導體會維持包括場效應遷移率的主要性質。所以，當使用具有高場效應遷移率的材料作為第一氧化物半導體時，能夠獲得電子濃度低且場效應遷移 率高的過渡區(qū)的特征。在圖3B中示出一個例子，其中第一氧化物半導體具有足夠的厚度。即使將第一氧化物半導體減薄到等于或小于過渡區(qū)的厚度，如何變化也不發(fā)生，而準i型區(qū)域形成在接合表面的附近。換句話說，通過使第一氧化物半導體的厚度為等于或小于過渡區(qū)的厚度，能夠減小第一氧化物半導體中的電子濃度。此外，能夠獲得起源于第一氧化物半導體的高場效應遷移率。因此，利用以上述結構而制造的FET能夠實現高場效應遷移率以及常截止特性或近于常截止特性的特性。圖3C為圖IB的FET中的從點A到點B的截面的能帶的略圖。這里所圖示的是一種情況，其中作為形成第一半導體層I的第一氧化物半導體使用氧化銦，作為形成第二半導體層2的第二氧化物半導體使用氧化鎵，作為絕緣膜4和絕緣膜6使用氧化鋁，以及作為導電層5使用鎢。如圖3C所示，即便使用如氧化銦那樣η型氧化物半導體而形成第一半導體層I，第一半導體層I中的幾乎所有的部分也能夠成為準i型區(qū)域。準i型區(qū)域中的電子濃度難以直接觀察，但是在計算上是IXlO1Vcm3以下。所以，具有這種結構的FET能夠實現相當高的閾值電壓。換句話說，能夠得到具有常截止特性或近于常截止特性的特性的FET。根據對圖3C的詳細的觀察，第一半導體層I中的能帶的轉彎也可以看到在與絕緣膜4的界面的附近。這起因于跟過渡區(qū)域如何形成在氧化鎵和氧化銦之間的接合表面附近相同的原因。在具有這種能帶的轉彎的TFT中，載流子流過在傳導帶的下端的附近。因此，載流子流過在離第一半導體層I和絕緣膜4之間的界面有一些距離的部分內(典型的距離為大于或等于Inm且小于或等于10nm)。在常規(guī)的MISFET中，陷阱能級等會產生在柵絕緣膜和半導體之間的界面而導致FET特征的降低；但是，通過采用使載流子流過僅在離開柵絕緣膜的部分內的結構(埋入溝道結構)，能夠減小界面的影響。由于同樣的理由，在具有圖3C所示的能帶圖的結構的FET中，能夠減小絕緣膜4和第一半導體層I之間的界面的影響。上述能帶的轉彎取決于絕緣膜4的功函數(因為絕緣膜4可視為i型，所以其功函數相當于真空能級和費米能級之間的差異)和第一半導體層I的電子親和力之間的差異。為了形成如圖3C所示出那樣的轉彎，前者的功函數優(yōu)選高于后者的電子親和力，更優(yōu)選的是，前者的功函數和后者的電子親和力之間的差異為IeV以上。η型氧化銦的電子親和力大約為4. 8eV，氧化鋁的功函數為5. 7eV，氧化硅的功函數為5. leV。因此，氧化鋁更合適于上述的條件。另外，非晶氧化鎵的功函數為6. 4eV至6.6eV，其比氧化銦的電子親和力高1.6eV到I. 8eV，所以是很優(yōu)選的。因而，如圖IC所示，可以將氧化銦等的第一半導體層I夾在氧化鎵等的第二半導體層2a和第三半導體層2b之間。


在附帶的圖中圖IA到IC示出本發(fā)明的FET的例子；圖2A到2D示出本發(fā)明的FET的例子；圖3A到3C示出本發(fā)明的FET的原理；圖4A到4F示出實施方式I的FET的制造工序；圖5A到5E示出實施方式2的FET的制造工序；圖6A到6D示出實施方式3的FET的制造工序；以及圖7A和7B示出常規(guī)的FET的例子。
具體實施例方式以下，將參考附圖來描述實施方式。但是，以下所記載的實施方式可以以各種模式·來實現。對本領域技術人員而言易于理解的是在不脫離本發(fā)明的精神和范圍的情況下可以以各種方式來改變模式及細節(jié)。因此，本發(fā)明不應當被解釋成僅限于實施方式的描述。注意，在以下說明的本發(fā)明的結構中，在不同的附圖之間使用共同的附圖標記來顯示相同的部分或具有相似功能的部分，并且，省略這些部分的詳細說明。(實施方式I)在本實施方式中，參照圖4A至圖4F對FET的制造方法進行說明。首先，如圖4A所示，在襯底101上形成導電層102。作為襯底101的例子，可以舉出各種襯底，但是襯底101需要具有能夠承受之后的處理的物性。另外，襯底101的表面優(yōu)選具有絕緣性。就是說，襯底101優(yōu)選是單一的絕緣體；或其表面設置有絕緣層的絕緣體、金屬、半導體；等等。作為絕緣體，可以使用各種玻璃、藍寶石、石英、陶瓷、塑料等。作為金屬，可以使用鋁、銅、不銹鋼、銀等。作為半導體，可以使用硅、鍺、碳化硅、氮化鎵等。在本實施方式中，作為襯底101使用鋇硼硅酸鹽玻璃。導電層102的一部分用作柵極，導電層102的材料可以為如鉬、金、鎢等的具有高功函數的金屬。導電層102既可以含有上述材料之一的單體，又可以具有多層結構，在該多層結構中與之后設置的半導體層的表面接觸的部分含有上述材料的任何一種。在本實施方式中，通過濺射法在IOOnm的厚度的鈦膜上形成IOOnm的厚度的鎢膜，并進行蝕刻，來形成導體層102。接著，如圖4B所示，形成絕緣膜103和第一氧化物半導體膜104。該絕緣膜103也可以作為柵絕緣膜起作用。例如，可以使用氧化硅、氧化鋁、氧氮化硅、氮化鋁、氧氮化鋁、氧化鉿、氧化鑭、氧化釔等。絕緣膜103的厚度主要通過考慮工序的情況和用于FET的電壓而決定，但是優(yōu)選盡量為小，以便獲得常截止的FET特性或近于常截止特性的特性。例如，其厚度可以為大于或等于IOnm且小于或等于200nm。作為絕緣膜103的成膜方法，使用CVD法或濺射法；優(yōu)選盡量減少混入到該膜中的氫。作為第一氧化物半導體膜104的材料，使用氧化銦。當然也可以使用含有銦作為主要組分的其他種類的氧化物半導體。第一氧化物半導體膜104的成膜方法可以為濺射法。另外，優(yōu)選盡量減少混入到該膜中的氫。其厚度可以為大于或等于IOnm且小于或等于50nm。注意，從改善絕緣膜103和第一氧化物半導體膜104之間的界面的清潔度的方面來看，優(yōu)選的是，以不將絕緣膜103的表面暴露于大氣的方式形成第一氧化物半導體膜104。在所述第一氧化物半導體膜104上形成第二氧化物半導體膜。作為第二氧化物半導體膜的材料，使用氧化鎵。當然也可以使用含有鎵作為主要組分的其他種類的氧化物半導體。第二氧化物半導體膜的成膜方法可以為濺射法。另外，優(yōu)選盡量減少混入到該膜中的氫。使用盧瑟福背散射法對由濺射法形成的氧化鎵膜進行組成分析而得到的結果顯示稱過剩的氧存在于形式上的組成中。S卩，在Ga203+x的組成中，X大于或等于O. 01且小于或等于 O. 15。 第二氧化物半導體膜的厚度可以為大于或等于IOnm且小于或等于lOOnm。作為蝕刻終止層起作用的材料的膜可以形成在第二氧化物半導體膜上?；蛘撸米鲗娱g絕緣物的絕緣膜也可以形成在第二氧化物半導體膜上。注意，從改善第一氧化物半導體膜104和第二氧化物半導體膜之間的界面的清潔度的方面來看，優(yōu)選的是，以不將第一氧化物半導體膜104的表面暴露于大氣的方式形成第二氧化物半導體膜。另外，優(yōu)選連續(xù)地形成絕緣膜103、第一氧化物半導體膜104以及第二氧化物半導體膜，以便改善它們之間的界面的清潔度。接著，對第二氧化物半導體膜選擇性地進行蝕刻而形成島狀的第二半導體層105。如圖4C所示，第二半導體層105的一部分優(yōu)選形成在導電層102上。雖然未圖示，第二半導體層105的另一部分可以以與導電層102不重疊的方式而設置。此外，如果第二半導體層105形成在導電層102與上層布線交叉的區(qū)域中，則第二半導體層105也能夠用作層間絕緣物?；蛘撸攲⑤^厚的絕緣膜另行形成在第二氧化物半導體膜上，并且將其還留在第二半導體層105上時，該較厚的絕緣膜在導電層102與上層布線交叉的區(qū)域中可以用作層間絕緣物。第二半導體層105還用作蝕刻終止層。注意，當蝕刻第二氧化物半導體膜時，可以使用堿溶液(例如，氨和過氧化氫的混合物等)。由于堿溶液中的氧化銦的溶解度極小，所以當使用氧化銦作為第一氧化物半導體膜104的材料時，能夠選擇性地蝕刻第二氧化物半導體膜。接著，將導電膜106形成在第一氧化物半導體膜104和第二半導體層105上(參照圖4D)。由于導電膜106以后需要被用作FET的源電極和漏電極，所以以適應于這個目的的方式選擇導電膜106的材料。例如，可以舉出鈦、鑰、氮化鈦、氮化鑰以及鎢。導電膜106既可以含有上述材料之中的單一的材料，又可以具有多層結構，在該多層結構中與第一半導體層接觸的部分含有上述材料中的任何一種。接著，通過選擇性地蝕刻導電膜106，形成導電層106a和導電層106b。該蝕刻工程可為濕蝕刻或干蝕刻。在任何情況下都需要不過剩地蝕刻第二半導體層105。由此，蝕刻終止層優(yōu)選設置在第二半導體層105上。在該蝕刻過程當中，還可以蝕刻第一氧化物半導體膜104。當在上述蝕刻過程中第一氧化物半導體膜104不被蝕刻時，使用不同的蝕刻方法等連續(xù)地進行蝕刻。在此，采用第一氧化物半導體膜104的蝕刻速率大于第二半導體層105的蝕刻速率的條件進行蝕刻。例如，如果采用濕法蝕刻作為該蝕刻過程，可以使用含有草酸或磷酸的蝕刻劑。這樣，如圖4E示出，形成具有島形狀的第一半導體層104a。接著，如圖4F示出，將氧化物絕緣膜107形成在整個表面上。作為氧化物絕緣膜107的材料，可以使用氧化硅、氧化鋁、氧氮化硅、氮化鋁、氧氮化鋁、氧化鉿、氧化鑭、氧化釔等。其厚度可以為大于或等于IOnm且小于或等于I μ m。當氧化物絕緣膜107必要用作保 護膜時，優(yōu)選以較大的厚度而形成氧化物絕緣膜107。(實施方式2)在這個實施方式中，參照圖5A至5E說明FET的制造方法。如圖5A示出，導電膜202、絕緣膜203、第一氧化物半導體膜204、第二氧化物半導體膜205以及氧化物絕緣膜206都疊在襯底201上。為了使上述膜之間的界面保持為清潔，優(yōu)選以途中不暴露于大氣的方式連續(xù)形成上述膜。另外，為了使多層膜中的氫濃度成為小于或等于I X IO18原子/cm3，優(yōu)選小于或等于IX IO16原子/cm3，連續(xù)地形成上述膜也是很有效的。襯底201、導電膜202、絕緣膜203、第一氧化物半導體膜204、第二氧化物半導體膜205以及氧化物絕緣膜206分別可以以合適于實施方式I中表示的襯底101、導電層102、絕緣膜103、第一氧化物半導體膜104、第二氧化物半導體膜以及氧化物絕緣膜107的材料、厚度以及成膜方法而形成。接著，如圖5A示出，在氧化物絕緣膜206上涂敷抗蝕劑，然后，利用半色調掩模而形成具有兩個厚度水平的抗蝕劑掩模207。利用該抗蝕劑掩模207對導電膜202、絕緣膜203、第一氧化物半導體膜204、第二氧化物半導體膜205以及氧化物絕緣膜206進行蝕刻而形成導電層202a、絕緣層203a、第一半導體層204a、第二半導體層205a以及氧化物絕緣層206a (參照圖5B)。作為上述蝕刻工序，各向異性干蝕刻方法是優(yōu)選的，但是，也可以使用濕蝕刻方法或各向同性干蝕刻方法。接著，使抗蝕劑掩模207灰化而變薄，以便形成抗蝕劑掩模207a (參照圖5C)。然后，利用抗蝕劑掩模207a對絕緣層203a、第一半導體層204a、第二半導體層205a以及氧化物絕緣層206a進行蝕刻而形成具有幾乎相同的形狀且形成為島形狀的絕緣層203b、第一半導體層204b、第二半導體層205b以及氧化物絕緣層206b (參照圖OT)。作為該蝕刻工序，使用各向異性干蝕刻方法是優(yōu)選的，但是，也可以使用濕蝕刻方法或各向同性干蝕刻方法。不一定需要蝕刻導電層202a ;但是，在上述蝕刻工序中難以找到完全不使導電層202a蝕刻的條件。所以，即使蝕刻量有些偏差，導電層202a也會被蝕刻而形成為其表面的一部分被蝕刻的導電層202b。尤其，當不能獲得十分高的蝕刻選擇性時，導電膜202優(yōu)選形成為足夠厚。例如，導電膜202的厚度可以為大于或等于200nm且小于或等于I μ m。導電膜202的厚度可以設定為大于或等于絕緣膜203、第一氧化物半導體膜204、第二氧化物半導體膜205以及氧化物絕緣膜206的總厚度的50%且小于或等于該總厚度的500%。當導電膜202具有這樣足夠大的厚度時，即使在某些程度上發(fā)生過蝕刻的現象，還能夠確保必要的厚度。在這個實施方式中，即使導電膜202為厚，對之后層疊的薄膜的形狀的影響也很小，而相反，卻帶來降低導電層202b的電阻的優(yōu)點。接著，去除掉抗蝕劑掩模207a。為了去除掉抗蝕劑掩模，可以使用剝離劑；選擇出的剝離劑的氫濃度必須合適地控制，因為氧化鎵具有對堿溶液的可溶性。或者，抗蝕劑掩模207a也可以通過灰化方法而去除。在采用灰化的方法時，其殘渣有時會產生問題。但是，在這個實施方式中，即使發(fā)生殘渣，其還存在于氧化物絕緣層206b上。所以，通過將氧化物絕緣層206b形成為足夠厚，可以減少對FET特性的影響。由于在這個實施方式中氧化物絕緣層206b也具有作為層間絕緣物的功能，所以以足夠的厚度形成氧化物絕緣層206b，是特別優(yōu)選的。
然后，形成具有平坦表面的層間絕緣物208，對層間絕緣物208、氧化物絕緣層206b以及第二半導體層205b進行蝕刻而形成到達第一半導體層204b的開口部。該開口部以與絕緣層203b重疊的方式而形成。該開口部優(yōu)選以其外圍部分和絕緣層203b的外圍部分離開200nm以上，更優(yōu)選離開I μ m以上的方式而形成。該開口部可以由濕法蝕刻方法或干法蝕刻方式來形成。注意，在上述任何蝕刻方式中，第一半導體層204b有時因蝕刻受到化學性的影響。接著，形成導電膜，對該導電膜進行蝕刻而加工為所希望的形狀，以便形成導電層209a和導電層209b。上述導電膜可以以合適于實施方式I的導電膜106的材料、厚度以及成膜方式而形成。導電層209a和209b中的與第一半導體層204b接觸的部分用作FET的源電極和漏電極。這個制造階段顯示在圖5E中。導電層209a和209b中的與第一半導體層204b接觸的部分之間的距離為FET的溝道長度。注意，當在形成導電層209a和209b之后進行400° C或更高溫度處理時，包含在導電層209a和209b中的元素有可能擴散到第一半導體層204b，對第一半導體層204b的特性帶來有害的影響。所以，優(yōu)選的是，在形成導電層209a和20%之后避免進行這樣的高溫處理。注意，由于導電層209a和20%在FET的制造工序的最后階段中形成，因此在形成導電層209a和209b之后幾乎不需要進行這樣高溫處理。此外，在很多情況下，第一半導體層204b的末端區(qū)域(外圍區(qū)域)的特性是不優(yōu)選的。該區(qū)域通常具有高于其他部分的導電性，會成為在具有如圖4F所示那樣的形狀的FET中發(fā)生泄漏電流的原因之一。這是因為在具有如圖4F所示那樣的形狀的FET中，第一半導體層104a的末端區(qū)域接觸到用作源電極和漏電極的導電層106a和導電層106b。但是，在圖5E所示的FET中，用作源電極和漏電極的導電層209a和209b如上述那樣不與第一半導體層204b的末端區(qū)域重疊。所以，即使第一半導體層204b的末端區(qū)域具有高導電性，泄漏電流也不會流過在導電層209a和20%之間。因此，能夠得到具有足夠小的截止電流的FET。從圖5E可以明顯看出，第一半導體層204b在平坦的表面上形成。例如，如圖4F所示的第一半導體層104a那樣，半導體層的臺階會影響到FET的特性。均勻地形成多個具有上述臺階的元件是很難的，這就會引起FET特性的偏差。例如，在圖4E中，導電層106a和106b都對第一半導體層104a和導電層102左右對稱地設置；但是，難以以所有的元件都具有上述形狀的方式而形成。僅僅導電層106a和106b因安排掩模時的錯誤向圖中的右側(或左側)平行地稍微移動，導電層106a和106b以及第一半導體層104a的彎曲部分之間的位置關系就會成為彼此不同，并有時導致FET特性的變化。S卩，有可能產生FET特性的偏差。尤其，當第一半導體層含有一種晶體組分時，有該偏差增大的趨勢。這是因為晶體方位、晶體尺寸等的大差異存在于第一半導體層的平坦部分和彎曲部分之間。對氧化銦而言，即使在較低溫度下對氧化銦進行退火，也生產上述晶體組分。與此相反，在平坦表面上均勻地形成平坦的半導體層是很容易的。即使圖5E中的導電層209a和20%因安排掩模時的錯誤向圖中的右側(或左側)平行地僅稍微移動，第一半導體層204b以及導電層209a和209b之間的位置關系也沒有變化。S卩，FET特性的偏差很少。 所以，這個實施方式中所記載的FET的特性偏差小于包含大臺階的半導體層的FET0這樣的FET合適于其閾值電壓的偏差必須小的電路。例如，在有源矩陣型有機電致發(fā)光顯示裝置中，為了防止顯示的不均勻，驅動晶體管的閾值電壓的偏差優(yōu)選小。再者，為了減少電阻損失，呈現高場效應遷移率的FET是作為驅動晶體管很優(yōu)選的。為了達到這些目的，優(yōu)選采用具有圖5E所示的結構且以將含有銦作為主要組分的氧化物半導體包含在氧化物半導體層內的方式制造的FET。這樣的FET可以呈現諸如50cm2/V以上，更優(yōu)選70cm2/V以上的場效應遷移率。另外，在這個實施方式中，第一半導體層204b和絕緣層203b設置在平坦的表面上；所以，不需要考慮這些膜的臺階覆蓋性等。因此，第一半導體層204b和絕緣層203b可以以盡可能小的厚度而形成。為了防止FET的閾值電壓的負漂移以及降低截止電流，減少第一半導體層204b和絕緣層203b的厚度是很有效的。尤其，在具有O. 3μπι以下的溝道長度的FET中，第一半導體層204b和絕緣層203b的厚度要求很薄。為了防止FET的閾值電壓的負漂移，如下所示的關系必須滿足(溝道長度)>5X(第一半導體層204b的厚度+ (絕緣層203b的厚度)X (相對介電常數的比例))。在此，相對介電常數的比例是指通過將第一半導體層204b的相對介電常數除以絕緣層203b的相對介電常數而得到的值。例如，當溝道長度為0.3 μ m、第一半導體層204b以30nm的厚度由氧化銦(相對介電常數18)形成、絕緣層203b由氧化硅(相對介電常數4)形成時，絕緣層203b的厚度必須為IOnm以下。將這樣的薄膜以優(yōu)良的覆蓋性形成在不平坦的表面上是很難的，也會導致收率的降低。與此相反，這樣薄膜可以容易地形成在平坦的表面上。從這個觀點來看，具有這個實施方式中所示的結構的FET是很有利的。注意，根據這個實施方式中所示的制造工序，安排掩模的次數為2，其少于圖4A至4F所示的方法(安排掩模的次數為3)。因此，為了減少因安排失措而產生的缺陷的概率和改善收率，這個實施方式所示的制造工序是很有效的。
(實施方式3)在這個實施方式中，參照圖6A至6D說明FET的制造方法。如圖6A所示，氧化物絕緣膜302、第二氧化物半導體膜303、第一氧化物半導體膜304以及絕緣膜305疊在襯底301上。為了保持這些膜之間的界面為清潔，優(yōu)選的是以途中不暴露于大氣的方式進行這些膜的形成。例如，可以使用硅片作為襯底301，使用200nm厚的氧化硅膜作為氧化物絕緣膜302，使用50nm厚的氧化鎵膜作為第二氧化物半導體膜303，使用Inm厚的氧化銦膜作為第一氧化物半導體膜304,使用2nm厚的氧化娃膜作為絕緣膜305。氧化物絕緣膜302可以通過對襯底301進行熱氧化處理而形成。第二氧化物半導體膜303、第一氧化物半導體膜304以及絕緣膜305可以由原子層沉積(atomiclayer ceposition:ALD)法而形成。這些膜也可以在成膜裝置內連續(xù)地形成。
然后，對第二氧化物半導體膜303、第一氧化物半導體膜304以及絕緣膜305選擇性地進行蝕刻而形成為第二半導體層303a、第一半導體層304a以及絕緣層305a。再者，形成具有大于或等于IOOnm且小于或等于500nm的厚度的氧化硅等的膜作為絕緣物306，以便覆蓋絕緣層305a的外圍區(qū)域。然后，形成導電層307(參照圖6B)。導電層307的材料和形成方法可以參考實施方式I中的導電層102的記載而決定。導電層307的厚度優(yōu)選為大于或等于第一半導體層304a的厚度和絕緣層305a的厚度的總和的兩倍。雖然未圖示，導電層307在絕緣層305a的外圍區(qū)域上越過絕緣物306。所以，導電層307不直接接觸于第一半導體層304a。由于導電層307用作FET的柵極，因此導電層307的寬度決定FET的溝道長度。在此，當導電層307的寬度為第一半導體層304a的厚度以及絕緣層305a的厚度乘以第一半導體層304a和絕緣層305a之間的相對介電常數的比例(第一半導體層304a的相對介電常數/絕緣層305a的相對介電常數)的數值的總和的五倍以上，優(yōu)選為該總和的十倍以上時，能夠防止閾值電壓的負漂移，而且還能夠降低截止電流。例如，由于氧化銦的相對介電常數大約為18，氧化硅的相對介電常數大約為4 (這些數值根據成膜方法會靈敏地變化)，因此相對介電常數的比例大約為4. 5。通過將上述的厚度適用于計算，能夠獲得導電層307的寬度，其優(yōu)選為由如下通式得到的數值的五倍以上，更優(yōu)選為十倍以上(第一半導體層304a的厚度(Inm))+(絕緣層305a的厚度(2nm))X(相對介電常數的比例(4. 5))。S卩，導電層307的寬度優(yōu)選為大于或等于50nm，更優(yōu)選為大于或等于lOOnm。根據上述計算明顯地可知，當將高相對介電常數的材料用于絕緣層305a時，導電層307的寬度可以較小。例如，如果使用如氧化鉿那樣的具有大約30的相對介電常數的材料作為絕緣層305a的材料，導電層307的寬度可以設定為IOnm以上，優(yōu)選設定為20nm以上。與使用硅半導體的常規(guī)的MOSFET不相同，即便將如氧化鉿那樣的不同種類的材料形成為與含有銦作為主要組分的氧化物半導體接觸，第一半導體層304a和絕緣層305a之間的界面的缺陷能級也幾乎不會影響FET的特性。尤其，當使用氧化鉿時，由于其功函數(5. 7eV)高于氧化銦的電子親和力(4. 8eV),因此氧化銦的能帶轉彎，能夠得到如埋入溝道那樣的形狀。所以，第一半導體層304a和絕緣層305a之間的界面的影響變?yōu)樾　?br> 接著，執(zhí)行具有高還原性的離子的照射(參照圖6C)。此時，離子的能量的峰值可以設定為位于第一半導體層304a和第二半導體層303a之間的界面以及第二半導體層303a和氧化物絕緣膜302之間的界面之間。在這個條件下，離子不穿過導電層307 ;從而，通過使用導電層307作為掩模，能夠將離子以自對準的方式輸入第一半導體層304a和第二半導體層303a。如果將具有高還原性的離子輸入到含有氧化銦作為主要組分的氧化物半導體，該離子就和氧結合，以便氧化物半導體被還原。其結果是，輸入離子的部分的電子濃度增加，因此導電性增高。輸入的離子量可以根據所希望的導電性而決定。離子可以以2X102°/cm3以上的濃度包含在第一半導體層304a中。
作為具有高還原性的離子，可以使用如硼、碳、磷、硅、鋁或鎵那樣的其氧化物帶有強于氧化銦的結合力的元素的離子。其中，磷和硼較容易地使用，因為這些元素在通常的半導體工序中使用。注意，在輸入上述離子的同時，不應該輸入氫。因而，不優(yōu)選使用氫化物(諸如，乙硼烷(B2H6)或磷化氫(PH3))作為離子源。如果對氧化物半導體輸入氫，電子濃度就上升；但是，氫會移動在氧化物半導體內，而且會發(fā)生FET特性的變化，導致更低的可靠性。氫濃度優(yōu)選為I原子％以下。在輸入離子時，離子也輸入到第二半導體層303a，以便氧化鎵也被該離子還原。因此，具有高導電性的區(qū)域303b和303c形成在第二半導體層303a內。在此，當第二半導體層303a的厚度(即，第二氧化物半導體膜303的厚度)極小時，即使第二半導體層303a的導電性高，電阻也無法足夠地減少。所以，第二半導體層303a的厚度優(yōu)選設定為合適的厚度。為了形成退化(degenerated)半導體，輸入到第二半導體層303a的離子的濃度優(yōu)選為高于輸入到第一半導體層304a的離子的濃度。例如，離子可以以5 X IO2Vcm3的濃度包含在第二半導體層303a中。接著，通過等離子體CVD法等，使用氮化硅等，以大于或等于200nm且小于或等于
Iμ m的厚度形成保護絕緣膜308。在此，保護絕緣膜308可以是對第一半導體層304a能夠予以壓縮應力的膜。第一半導體層被這種應力所壓縮，而且氧化銦中的銦原子之間的距離也變短。其結果是，能夠改善第一半導體層的傳輸性質(典型的是場效應遷移率)。再者，以大于或等于200nm且小于或等于2 μ m的厚度沉積氧化硅等，并且通過化學機械拋光(CMP)進行平坦化，以便得到具有平坦表面的層間絕緣物309。另外，對層間絕緣物309、保護絕緣膜308以及絕緣層305a進行蝕刻而形成到達第一半導體層304a或第二半導體層303a的開口部。然后，形成導電層310a和導電層310b，以便埋入該開口部(參照圖 6D)。如上所記載那樣，由于第一半導體層304a的厚度為lnm，因此該開口部因過蝕刻可能會穿過第一半導體層304a。但是，在此情況下第二半導體層303a的導電性足夠，所以，導電層3IOa和3IOb都能夠用作FET的電極。換句話說，電流由如下渠道流過導電層310a、第二半導體層中的具有高導電性的區(qū)域303b、第一半導體層304a、第二半導體層中的具有高導電性的區(qū)域303c以及導電層310b。另外，為了達成防止過蝕刻第二半導體層303a的目的，第二半導體層303a優(yōu)選形成為具有合適的厚度。盡管這個實施方式中的第二半導體層303a具有50nm的厚度，但是只要30nm以上，便是優(yōu)選的。(實施方式4)上述實施方式I至3所示的半導體裝置可以用于各種各樣的電子設備。例如，可以用于液晶顯示器、EL顯示器以及FE (場致發(fā)射)顯示器等的顯示器；上述顯示器等的驅動電路；圖像傳感器的驅動電路；半導體存儲器；微處理器；等等。此外，上述實施方式I至3所示的半導體裝置也可以用于各種各樣的電子設備，其包含如下顯示器中的任何一種，諸如電視、個人計算機、手機等通訊設備、電子筆記本、攜帶音樂播放器等。附圖標記說明I :第一半導體層；2 :第二半導體層；2a :第二半導體層；2b :第三半導體層；3a 第一電極；3b :第二電極；4 :絕緣膜；5 :導電層；6 :絕緣膜；7a :摻雜區(qū)域；7b :摻雜區(qū)域； 8a:摻雜區(qū)域；8b :摻雜區(qū)域；11 :半導體層，13a:源電極，13b :漏電極，14 :柵絕緣膜，15 柵極，16 :保護絕緣膜，101 :襯底，102 :導電層，103 :絕緣膜，104 :第一氧化物半導體膜，104a :第一半導體層，105 :第二半導體層，106 :導電膜，106a :導電層，106b :導電層，107 氧化物絕緣膜，201 :襯底，202 :導電膜，202a :導電層，202b :導電層，203 :絕緣膜，203a :絕緣層,203b :絕緣層,204 :第一氧化物半導體膜,204a :第一半導體層,204b :第一半導體層，205 :第二氧化物半導體膜，205a :第二半導體層，205b :第二半導體層，206 :氧化物絕緣膜，206a :氧化物絕緣層，206b :氧化物絕緣層，207 :抗蝕劑掩模，207a :抗蝕劑掩模，208 :層間絕緣物,209a :導電層，209b :導電層，301 :襯底，302 :氧化物絕緣膜，303 :第二氧化物半導體膜，303a :第二半導體層，303b :具有高導電性的區(qū)域，303c :具有高導電性的區(qū)域，304 第一氧化物半導體膜，304a :第一半導體層，305 :絕緣膜，305a :絕緣層，306 :絕緣物，307 導電層，308 :保護絕緣膜，309 :層間絕緣物，310a :導電層，310b :導電層。本申請基于2010年6月16日提交到日本專利局的日本專利申請No. 2010-136705，通過引用將其完整內容并入在此。
權利要求
1.一種場效應晶體管,包括 包含第一氧化物半導體的第一半導體層，其中，該第一氧化物半導體含有銦作為主要組分； 與上述第一半導體層的一個表面接觸的第二半導體層，其中，該第二半導體層包含第二氧化物半導體，該第二氧化物半導體為i型氧化物半導體，以及該第二氧化物半導體的帶隙寬于上述第一氧化物半導體的帶隙； 與上述第一半導體層的另一個表面相鄰的導電層；以及 在上述導電層和上述第一半導體層之間的絕緣層， 其中，上述第二氧化物半導體的真空能級和第二氧化物半導體的費米能級之間的能量差大于上述第一氧化物半導體的真空能級和第一氧化物半導體的費米能級之間的能量差。
2.根據權利要求I的場效應晶體管， 其中，上述第一半導體層具有大于或等于O. Inm且小于或等于IOOnm的厚度。
3.根據權利要求I的場效應晶體管， 其中，上述第二半導體層具有大于或等于IOnm且小于或等于IOOnm的厚度。
4.根據權利要求I的場效應晶體管， 其中，上述第二半導體層夾在上述第一半導體層和包含含有鋁作為主要組分的氧化物的絕緣膜之間，并且接觸于上述第一半導體層和上述絕緣膜，以及其中，上述氧化物具有SeV以上的帶隙。
5.根據權利要求I的場效應晶體管， 其中，上述第一半導體層夾在上述第二半導體層和包含含有鋁作為主要組分的氧化物的絕緣膜之間，并且接觸于上述第二半導體層和上述絕緣膜，以及其中，上述氧化物具有SeV以上的帶隙。
6.根據權利要求I的場效應晶體管， 其中，第二氧化物半導體具有6eV以下的帶隙。
7.根據權利要求I的場效應晶體管， 其中，上述導電層用作柵電極，以及 其中，上述絕緣層用作柵絕緣膜。
8.—種場效應晶體管,包括 包含第一氧化物半導體的第一半導體層，其中，該第一氧化物半導體含有銦作為主要組分； 與上述第一半導體層的一個表面接觸的第二半導體層，其中，該第二半導體層包含第二氧化物半導體，該第二氧化物半導體為i型氧化物半導體，該第二氧化物半導體含有鎵作為主要組分，以及該第二氧化物半導體的帶隙寬于上述第一氧化物半導體的帶隙；與上述第一半導體層的另一個表面相鄰的導電層；以及在上述導電層和上述第一半導體層之間的絕緣層。
9.根據權利要求8的場效應晶體管， 其中，上述第一半導體層具有大于或等于O. Inm且小于或等于IOOnm的厚度。
10.根據權利要求8的場效應晶體管， 其中，上述第二半導體層具有大于或等于IOnm且小于或等于IOOnm的厚度。
11.根據權利要求8的場效應晶體管， 其中，上述第二半導體層夾在上述第一半導體層和包含含有鋁作為主要組分的氧化物的絕緣膜之間，并且接觸于上述第一半導體層和上述絕緣膜，以及其中，上述氧化物具有SeV以上的帶隙。
12.根據權利要求8的場效應晶體管， 其中，上述第一半導體層夾在上述第二半導體層和包含含有鋁作為 主要組分的氧化物的絕緣膜之間，并且接觸于上述第二半導體層和上述絕緣膜，以及 其中，上述氧化物具有SeV以上的帶隙。
13.根據權利要求8的場效應晶體管， 其中，第二氧化物半導體具有6eV以下的帶隙。
14.根據權利要求8的場效應晶體管， 其中，上述導電層用作柵電極，以及 其中，上述絕緣層用作柵絕緣膜。
15.—種場效應晶體管,包括 包含第一氧化物半導體的第一半導體層，其中，該第一氧化物半導體含有銦作為主要組分； 與上述第一半導體層的一個表面接觸的第二半導體層，其中，該第二半導體層包含第二氧化物半導體，該第二氧化物半導體為i型氧化物半導體，以及在上述第二氧化物半導體中，相對于除了氧之外的所有的元素中的鎵的比例為80%以上； 與上述第一半導體層的另一個表面相鄰的導電層；以及 在上述導電層和上述第一半導體層之間的絕緣層。
16.根據權利要求15的場效應晶體管， 其中，上述第一半導體層具有大于或等于O. Inm且小于或等于IOOnm的厚度。
17.根據權利要求15的場效應晶體管， 其中，上述第二半導體層具有大于或等于IOnm且小于或等于IOOnm的厚度。
18.根據權利要求15的場效應晶體管， 其中，上述第二半導體層夾在上述第一半導體層和包含含有鋁作為主要組分的氧化物的絕緣膜之間，并且接觸于上述第一半導體層和上述絕緣膜，以及其中，上述氧化物具有SeV以上的帶隙。
19.根據權利要求15的場效應晶體管， 其中，上述第一半導體層夾在上述第二半導體層和包含含有鋁作為主要組分的氧化物的絕緣膜之間，并且接觸于上述第二半導體層和上述絕緣膜，以及其中，上述氧化物具有SeV以上的帶隙。
20.根據權利要求15的場效應晶體管， 其中，第二氧化物半導體具有6eV以上的帶隙。
21.根據權利要求15的場效應晶體管， 其中，上述導電層用作柵電極，以及 其中，上述絕緣層用作柵絕緣膜。
全文摘要
將絕緣膜設置在包含含有銦作為主要組分的第一氧化物半導體的第一半導體層的一個表面上，并且將包含i型第二氧化物半導體的第二半導體層以與第一半導體層的另一個表面接觸的方式設置在上述另一個表面上。第二氧化物半導體的真空能級和費米能級之間的能量差大于第一氧化物半導體的該能量差。在第一半導體層中，與滿足上述條件的第二氧化物半導體的結合表面近旁的區(qū)域為具有極低載流子濃度的區(qū)域(準i型區(qū)域)。通過利用該區(qū)域作為溝道，能夠降低截止電流。另外，FET的漏極電流穿過具有高遷移率的上述第一氧化物半導體；因此，能夠取出大量的電流。
文檔編號H01L29/786GK102934232SQ201180028198
公開日2013年2月13日 申請日期2011年6月9日 優(yōu)先權日2010年6月16日
發(fā)明者竹村保彥 申請人:株式會社半導體能源研究所