專利名稱：封裝器件及封裝多個集成電路的組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，并且更具體地，涉及集成電路的封裝。
技術(shù)背景
通常封裝集成電路芯片，以便提供與其它組件諸如電路板的更方便并且更可靠的連接，以防止集成電路損壞等。最初，每種集成電路芯片被容納在其自己的封裝(package， 或稱“封裝器件”)內(nèi)，該封裝被焊接或以其它方式被電氣并且物理連接到電路板上，其中在該電路板上還連接有其它集成電路(每個集成電路在其自己的封裝內(nèi))和其它電子組件。
更近以來，已經(jīng)使用層疊封裝連接(package-on-package connection)以便減小包括集成電路的器件的大小。在這種情況下，第一集成電路被封裝在包括連接電路板的引腳并且還包括與另一個集成電路的引腳相匹配的安裝點的封裝內(nèi)。另一個集成電路可被通過安裝點安裝到第一集成電路上。
正在開始使用的另一種策略是疊層芯片封裝(chip-on-chip package)。在疊層芯片封裝中，多個集成電路芯片被堆疊在一起，并且彼此直接連接(例如，沒有介于中間的封裝)。在疊層芯片(chip-on-chip)方案中，芯片以相同取向被堆疊(即，“面向上”)。疊層中的最大芯片在底部，并且從最大芯片的頂部沿著較小芯片的側(cè)面向上，例如，在較小芯片的側(cè)面之上，通過從較小芯片上的焊盤延伸的絲焊環(huán)(wire bond loop)形成連接。堆疊的芯片被包括在用于連接到其它組件的單個封裝內(nèi)。疊層芯片封裝提供了比層疊封裝方案更小的整體體積。
每種封裝方案同樣具有相關(guān)聯(lián)的風(fēng)險。層疊封裝技術(shù)具有比將單獨封裝的電路安裝到電路板上更大的風(fēng)險(例如，在部件操作不正確并且必須在制造時被去除的方面，在由于較新技術(shù)中尚未顯現(xiàn)的缺陷引起的過早失效方面，在由于單個芯片失效引起的部件過早失效方面等)。疊層芯片封裝也具有比層疊封裝技術(shù)更大的風(fēng)險。因此，在考慮產(chǎn)品組件的封裝時，產(chǎn)品設(shè)計者要在風(fēng)險和產(chǎn)品目標(biāo)之間進(jìn)行權(quán)衡。發(fā)明內(nèi)容
在一個實施例中，提供了一種用于應(yīng)用集成電路(IC)和一個或多個其它IC的封裝方案。該封裝方案可以支持應(yīng)用IC(倒裝芯片連接(flip-chip connection)到封裝基底)和其它IC (非倒裝芯片取向)的疊層芯片封裝。該封裝方案還可以支持應(yīng)用IC和其它IC的層疊封裝式封裝。封裝基底可以包括與應(yīng)用IC相鄰的第一組焊盤，以便支持與其它IC的疊層芯片連接。這些焊盤可被連接到在應(yīng)用IC之下延伸的導(dǎo)線，以便連接到倒裝芯片安裝的應(yīng)用IC。第二組焊盤可被連接到用于層疊封裝方案的封裝引腳。如果疊層芯片方案證明是可靠的，可以消除對層疊封裝方案的支持，并且可以減小封裝基底的大小。


下面的詳細(xì)描述參考了附圖，現(xiàn)在簡要描述這些附圖。圖1是示出了集成電路的一個實施例的方框圖；圖2是用于該集成電路的封裝的一個實施例的方框圖；圖3是經(jīng)封裝的集成電路的一個實施例的側(cè)視圖；圖4是該集成電路和兩個其它集成電路的疊層芯片封裝的一個實施例的方框圖；圖5是該集成電路和兩個其它集成電路的層疊封裝式封裝的一個實施例的方框圖；圖6是該集成電路和兩個其它集成電路的疊層芯片封裝的另一個實施例的方框圖；圖7是封裝該集成電路的一個實施例的流程圖；圖8是一種系統(tǒng)的一個實施例的方框圖。雖然容易對本發(fā)明進(jìn)行各種修改和各種形式的替換，在附圖中以示例的方式示出了特定實施例，并且此處將對這些特定實施例進(jìn)行詳細(xì)說明。然而，應(yīng)當(dāng)理解，附圖和詳細(xì)說明不旨在將本發(fā)明局限于公開的特定形式，而是相反，本發(fā)明覆蓋落在由所附權(quán)利要求限定的本發(fā)明的精神和范圍內(nèi)的所有修改、等同物和替換方案。此處使用的標(biāo)題僅用于組織目的，并且不意味著被用于限制描述的范圍。如本申請中使用的，單詞“可以”被用于許可含義(即，意味著具有可能)，而不是強制含義(即，意味著必須)。類似地，單詞“包括”(“includW'including”和“includes”)意味著包括但不限于僅僅包括。各種單元、電路或其它組件可被描述為“配置為”執(zhí)行一種任務(wù)或多個任務(wù)。在這種上下文中，“配置為”是對這樣的結(jié)構(gòu)的寬泛表述，該結(jié)構(gòu)一般意味著“具有這樣的電路”， 該電路在操作過程中執(zhí)行該任務(wù)或多個任務(wù)。從而，即使當(dāng)該單元/電路/組件當(dāng)前未被接通時，該單元/電路/組件也可被配置為執(zhí)行該任務(wù)。一般地，構(gòu)成相應(yīng)于“配置為”的結(jié)構(gòu)的電路可以包括硬件電路和/或存儲可以執(zhí)行以便實現(xiàn)所述操作的程序指令的存儲器。存儲器可以包括諸如靜態(tài)或動態(tài)隨機訪問存儲器的易失存儲器和/或諸如光盤或磁盤存儲設(shè)備、閃存、可編程只讀存儲器等的非易失存儲器。類似地，出于描述方便起見，各種單元/ 電路/組件可被描述為執(zhí)行任務(wù)或多個任務(wù)。這種描述應(yīng)當(dāng)被解釋為包括短語“配置為”。 單元/電路/組件配置為執(zhí)行一種或多種任務(wù)的表述在表述上不旨在涉及35U. S. C. § 112 第6段對單元/電路/組件的解釋。
具體實施例方式在一個實施例中，一種封裝方案可以支持疊層芯片封裝(chip-on-chip packaging)，并且還可以保持對用于相同芯片的層疊封裝式封裝(package-on-package packaging)的支持。層疊封裝實現(xiàn)可以是經(jīng)證實的技術(shù)(與疊層芯片實現(xiàn)相比)，并且因此其風(fēng)險因子可能低于疊層芯片實現(xiàn)。疊層芯片實現(xiàn)可以具有更高的風(fēng)險因子，但是還可以減小整個封裝器件的大小。如果疊層芯片實現(xiàn)證實是可靠的，可以去除對層疊封裝方案的支持，并且可以減小封裝器件大小。在另一方面，如果疊層芯片實現(xiàn)證實不可靠，在層疊封裝方案中可以使用相同的封裝將疊層底部的集成電路與其它集成電路的單獨封裝實例(instance)封裝在一起。因此，通過使用相同的封裝基底保持對層疊封裝實現(xiàn)的支持，此處描述的封裝方案可以允許疊層芯片封裝，同時彌補疊層芯片封裝的風(fēng)險。
在某些實施例中，可以使用該封裝方案支持任意一種封裝選擇。例如，疊層芯片實現(xiàn)可能更昂貴，并且因此可能希望用于這種費用可能是合理的終端產(chǎn)品中。其它終端產(chǎn)品可能不支持較高成本，但是可能對空間較不敏感，并且可以使用層疊封裝實現(xiàn)。
在一個實施例中，該封裝方案可以支持底部集成電路的倒裝芯片附接，以及兩個或更多個集成電路在底部集成電路上面的堆疊。該封裝方案可以包括具有連接到集成電路的倒裝芯片連接的導(dǎo)線的封裝基底。該導(dǎo)線可以從所述集成電路之下向外延伸，并且可以包括靠近所述集成電路側(cè)面的第一組焊盤。這些焊盤可用于連接堆疊在該集成電路頂部上的芯片。所述導(dǎo)線還可以延伸到第二組焊盤，提供這些焊盤以便連接封裝引腳。封裝引腳可以支持該封裝方案的層疊封裝部分。
在一個實施例中，所述導(dǎo)線可以包括連接到底部集成電路上的兩個物理層接口電路的兩組導(dǎo)線。這兩個物理層接口電路可被沿著所述集成電路的兩個相鄰邊物理定位，并且用于所述兩組導(dǎo)線的相應(yīng)焊盤可被分別定位在這兩個邊附近。堆疊在頂部的集成電路芯片可以在集成電路的一個邊上具有焊盤，并且可以與封裝基底上的焊盤對齊。通過以彼此正交的取向堆疊集成電路，可以形成兩組獨立的連接。
例如，在一個實施例中，堆疊在頂部的集成電路芯片可以是諸如動態(tài)隨機存取存儲器(DRAM)、靜態(tài)RAM(SRAM)、閃存等的存儲器集成電路。所述物理層接口電路可以是用于對接這些存儲器的物理層(例如，驅(qū)動地址和控制信號，并且根據(jù)操作驅(qū)動或接收數(shù)據(jù)信號)。底部集成電路(此處被稱為應(yīng)用集成電路)中可以存在相應(yīng)的存儲器控制器。
下面將使用具有堆疊存儲器集成電路的應(yīng)用集成電路作為例子。然而，可以使用集成電路的任意集合。在一個實施例中，應(yīng)用集成電路可以具有堆疊在頂部的兩個或更多個集成電路(例如，存儲器集成電路，或可被連接到應(yīng)用集成電路的任意其它類型的集成電路)。堆疊的集成電路可以具有彼此相同的類型，并且可以與應(yīng)用集成電路不同。
現(xiàn)在轉(zhuǎn)到圖1，圖1示出了應(yīng)用集成電路(IC)IO的一個實施例的方框圖。在示出的實施例中，應(yīng)用IC 10包括核心電路12、存儲器控制器14A-14B和存儲器控制器物理層接口(PHY)電路16A-16B。如圖1所示，核心電路12耦接到存儲器控制器14A-14B，存儲器控制器14A-14B分別耦接到PHY電路16A-16B?？煽厮菪酒B接(controlled collapse chip connection) (C4)凸點(bump)位于PHY電路16A-16B之上，諸如PHY電路16A之上的 C4凸點18A-18B以及PHY電路16B之上的C4凸點18C-18D。
物理層接口電路一般可包括在信號線上通信以便形成接口的電路。一般地，該接口可以包括在信號線上驅(qū)動和接收的信號，以及對驅(qū)動/接收這些信號的電氣要求和用于使用這些信號進(jìn)行通信的協(xié)議的集合。例如，在通用接口上通常使用總線或分組協(xié)議?？梢远x定制接口以便與特定類型的芯片或其它設(shè)備通信(例如，用于與存儲器芯片通信的存儲器接口)。該接口可以具有任意定義和協(xié)議，并且信號線的整體傳輸執(zhí)行所述協(xié)議并且提供所述通信。物理層接口電路可以至少執(zhí)行驅(qū)動和接收所述信號的電氣要求，包括定時要求。如果使用線編碼(例如，Sb-IOb編碼)，則物理層還可以執(zhí)行編碼和解碼。
PHY電路16A-16B可以是用于存儲器接口的物理層接口電路。因此，PHY電路 16A-16B被配置為將存儲器接口的信號傳遞到要在封裝中堆疊在應(yīng)用IC 10之上(或如下面更詳細(xì)描述的，被連接到在層疊封裝實現(xiàn)內(nèi))的存儲器IC。
圖1的實施例旨在示出PHY電路16A-16B沿著應(yīng)用IC 10的邊的物理位置。PHY 電路16A-16B可以不占據(jù)所述邊的整個長度，但是沿著所述邊被定位。具體地，PHY電路 16A-16B被沿著應(yīng)用IClO的相鄰邊定位。IC的相鄰邊可以是終止于公共點的邊。以另一種方式看，如果使用方形或矩形IC 10，則相鄰邊可以彼此正交。因此在圖1中，左邊與上邊和下邊相鄰，并且上邊和下邊還和右邊相鄰。如圖1所示，PHY電路16A-16B被定位在右邊和上邊上。然而，上下左右全都相對于特定視角，在這個例子中為圖1所示的取向。
在各種情況下，將PHY電路16A-16B連接到封裝器件的信號線的C4凸點位于相應(yīng)的PHY電路16A-16B之上。因此，相應(yīng)于兩個存儲器接口的C4凸點也沿著相鄰邊被定位。 圖1示出了兩行C4凸點，但是一般可以提供任意數(shù)目的行，以便提供用于存儲器接口的連接。C4凸點可被應(yīng)用于應(yīng)用IC 10的頂面(圖1中可見的表面)，并且與應(yīng)用IC 10內(nèi)的最后一層金屬接觸。信號數(shù)目取決于存儲器接口定義，并且它們一般可以包括地址線、控制線和數(shù)據(jù)線。圖中示出的C4凸點的數(shù)目(并且類似地，如下面更詳細(xì)討論的其它焊盤的數(shù)目)不旨在表示信號線的完整數(shù)目。
存儲器控制器14A-14B和核心電路12可以不必如圖1所示那樣被物理定位。存儲器控制器14A-14B可被耦接到相應(yīng)的PHY電路16A-16B，并且一般可以包括與核心電路 12通過接口連接以便接收存儲器請求的電路、用于存儲所述存儲器請求的隊列、用于選擇將被傳輸?shù)恼埱蟮碾娐返?。核心電?2執(zhí)行為應(yīng)用IC 10設(shè)計好的操作。一般地，可以針對任意操作集合設(shè)計應(yīng)用IC。例如，在一個實施例中，應(yīng)用IC 10可以包括被配置為執(zhí)行在一種指令集體系內(nèi)定義的指令的一個或多個處理器核心。應(yīng)用IC 10可以是芯片級系統(tǒng) (S0C)，并且除了處理器核心之外，可以實現(xiàn)各種外圍電路(例如，音頻和/或視頻處理、圖形、直接存儲器訪問(DMA)引擎、輸入/輸出橋電路等)。在其它實施例中，應(yīng)用IC 10可以是不包括處理器的固定功能的集成電路。
集成電路一般可以包括形成在單個半導(dǎo)體基底上的任意電路。其上形成有電路的基底也被稱為芯片。通過在半導(dǎo)體基底的一個平面附近向基底注入雜質(zhì)，并且在該平面上構(gòu)造諸如鋁、銅、多晶硅等的導(dǎo)電材料層，以便形成晶體管和其它組件并且將它們連接在一起，可以在半導(dǎo)體基底的一個平面上形成電路。還可以應(yīng)用絕緣層，以便提供導(dǎo)電材料之間的絕緣。集成電路的邊可以是所述平面上靠近該集成電路外圍的區(qū)域。
現(xiàn)在轉(zhuǎn)到圖2，圖2示出了封裝基底20的一部分的方框圖。封裝基底20與封裝引腳并且可能還有塑料封裝保護(hù)層(或金屬蓋)一起形成應(yīng)用IC 10 (以及如果適用，包括在疊層芯片封裝內(nèi)的堆疊IC)的封裝。應(yīng)用IC 10在封裝基底20上的覆蓋區(qū)(footprint) 以虛線框22表示。雖然為了方便繪圖，該覆蓋區(qū)被示出為在圖2中的一側(cè)上，在某些實施例中，封裝基底20實際上可以從應(yīng)用IC 10的每個邊延伸相等距離。該覆蓋區(qū)一般可以指當(dāng)封裝基底20安裝在應(yīng)用IC 10上時應(yīng)用IC 10將位于封裝基底20上的面積。在倒裝芯片安裝的實施例中，該覆蓋區(qū)包括將連接應(yīng)用IC 10的C4凸點的端點。
封裝基底20包括布置為當(dāng)應(yīng)用IC 10被以倒裝芯片的取向安裝在封裝基底20上時，連接應(yīng)用IC 10上的C4凸點的導(dǎo)線集合。導(dǎo)線對，例如，可以連接到PHY電路16A中的 C4凸點，并且導(dǎo)線沈可以連接到PHY電路16B中的C4凸點。由于C4凸點在應(yīng)用IC 10的頂面上并且在應(yīng)用IC 10的外圍之內(nèi)，導(dǎo)線對和沈在應(yīng)用IC 10的覆蓋區(qū)下延伸。每個7導(dǎo)線M和沈包括連接到應(yīng)用IC 10上的C4凸點的端點觀。如下所述，端點觀可以是焊
ο導(dǎo)線M和沈在應(yīng)用IC 10的覆蓋區(qū)下從端點28向外延伸。緊挨著應(yīng)用IC 10 的覆蓋區(qū)的外側(cè)，在導(dǎo)線M和26上形成一組焊盤30。因此，焊盤30靠近(或鄰近)應(yīng)用IC 10的兩個相鄰側(cè)。在某些情況下，焊盤30可以接觸應(yīng)用IC 10的覆蓋區(qū)，或甚至可以略微延伸到該覆蓋區(qū)之下。由于焊盤30將被用于接觸連接到疊層芯片安裝內(nèi)的堆疊IC 的導(dǎo)線，可能希望焊盤30盡可能靠近該覆蓋區(qū)。導(dǎo)線M和沈還從焊盤30向外延伸到封裝基底20上的第二組焊盤32。焊盤32 被形成為具有連接封裝器件的封裝引腳的尺寸。具體地，焊盤32和相應(yīng)的封裝引腳被布置為在層疊封裝配置中連接到經(jīng)封裝的IC。在示出的實施例中，層疊封裝配置包括封裝基底 20頂面的邊附近的引腳(如圖2所示)。取決于封裝的IC的大小，還可以向著封裝基底20 的頂面的內(nèi)部提供引腳。還可以提供封裝基底20的頂面除圖2所示的邊之外的其它邊上的引腳。在這些實施例中，導(dǎo)線M和沈可以從焊盤30布線到其它邊。因此，圖2的封裝基底20支持疊層芯片(使用焊盤30)和層疊封裝方案(使用焊盤32)兩者?？梢允褂媚硞€數(shù)目的原始部件驗證疊層芯片方案，并且如果該技術(shù)證明可靠， 可以通過去除焊盤32和從焊盤30延伸到焊盤32的導(dǎo)線，然后減小封裝基底的大小來減小封裝基底20 (并且從而減小封裝器件大小)。如果疊層芯片方案證明不可靠(例如，正確操作的部件的產(chǎn)量太低，部件壽命太低等)，則封裝基底20已經(jīng)支持更加確定的層疊封裝方案，并且可以使用封裝基底20生產(chǎn)層疊封裝部件。在驗證疊層芯片方案時發(fā)現(xiàn)/執(zhí)行的對封裝基底20的任意調(diào)試/修改被反映在層疊封裝方案使用的封裝基底20內(nèi)，并且從而可以用相同的封裝基底20立刻開始生產(chǎn)。除了連接到導(dǎo)線M和沈的端點28之外，封裝基底20還可以包括其它端點34以便連接到應(yīng)用IC 10的其它C4凸點。與這些C4凸點相關(guān)聯(lián)的信號線可用于連接未包括在利用應(yīng)用IC 10實施的疊層芯片或?qū)盈B封裝方案中的其它組件。S卩，應(yīng)用IC 10到這些其它組件的連接可以通過電路板或其它常規(guī)連接機制。端點32可被通過封裝基底20的各種層耦接到封裝基底20的底面(與圖2中可見的面的相對)。封裝器件可以包括用于連接電路板或其它互連結(jié)構(gòu)的封裝基底20底面處的封裝引腳。雖然在一個實施例中，類似于應(yīng)用于封裝基底20的可見的面的引腳，該封裝引腳也是焊料球，底面處的封裝引腳不必與頂面處的封裝引腳相同。因此，封裝基底20可以包括導(dǎo)線層和絕緣體層，以便允許將端點34連接到封裝基底20底面上的正確引腳。封裝基底20內(nèi)的層數(shù)可以基于將C4凸點連接到正確引腳時遇到的布線擁塞(wiring congestion)數(shù)量，每個導(dǎo)線所需的電流容量等而改變。封裝基底 20可以類似于較小規(guī)模的印刷電路板技術(shù)。封裝基底20中使用的導(dǎo)電材料(包括導(dǎo)線M 和26)可以包括銅、金、鋁、任意前面材料彼此的合金以及任意前面材料和其它材料的合金等中的一個或多個。絕緣層可由任意絕緣材料制成(例如，塑料、陶瓷等)。一般地，可以用以附圖標(biāo)記36指示的絕緣層覆蓋圖2中可見的封裝基底20的頂面。該絕緣層可以覆蓋大部分導(dǎo)線M和沈。然而，在端點觀和34以及焊盤30和32處在絕緣層32中形成開口。這些開口允許到端點/焊盤的電連接。焊盤一般可以為平面，可以相對于該平面形成電連接。焊盤可以簡單地就是所述開口，或該開口可被填充有諸如上述任意導(dǎo)電材料的導(dǎo)電材料。焊盤可以比導(dǎo)線大(例如，導(dǎo)線對和沈)，以便簡化連接焊盤的機械處理。
如此處使用的，封裝引腳一般可以是可用于形成封裝的集成電路和諸如電路板的其它組件之間的電氣連接以及至少部分機械連接的任意導(dǎo)體?？梢允褂酶鞣N封裝引腳，諸如上述的焊料球(以及由其它導(dǎo)電的并且機械穩(wěn)定的材料形成的球)。封裝引腳還可以是諸如在引腳柵格陣列(PGA)上使用的相對直的金屬引腳，這些引腳可被焊接到其它組件或被插入插槽內(nèi)。其它引腳可能不是直的(例如，用于表面安裝的鷗翼或勾腳(J lead)設(shè)計)。封裝引腳還可以包括導(dǎo)電焊盤，諸如在焊區(qū)柵格陣列(LGA)封裝中使用的導(dǎo)電焊盤。
如前所述，在這個實施例中，針對應(yīng)用IC 10的倒裝芯片安裝設(shè)計封裝基底20。 即，如圖1所示IClO的頂面面對封裝基底20的頂面，并且頂面上的C4凸點與端點觀和34 電連接。因此，如果應(yīng)用IC 10被安裝到圖2中的封裝基底20上，從圖2的視角可以看到應(yīng)用IC 10的背面(與圖1中可見的表面相對的表面)。C4凸點可由焊料制成，雖然其它替換方案可以包括金球或模壓支線(molded stud)、導(dǎo)電塑料、電鍍凸點等。倒裝芯片安裝與“面向上”絲焊技術(shù)形成對照。
圖3是封裝的應(yīng)用IC 10的一個實施例的側(cè)視圖。在這個實施例中封裝器件40 包括封裝基底20、封裝引腳42和用于層疊封裝安裝的封裝引腳44。例如，如果疊層芯片方案被認(rèn)為可靠，其它實施例可以不包括封裝引腳44。在這個實施例中封裝引腳42和44都是焊料球，但是其它實施例可以為引腳42和/或44實現(xiàn)其它引腳。為了避免使得圖3中的IClO模糊不清，未示出全部封裝引腳44。在某些實施例中，如果需要，引腳44可以沿著封裝基底20的長度和/或繞著封裝基底20的表面區(qū)域延伸，以便與將在層疊封裝配置中附接到引腳44的封裝的IC中的引腳匯合。
如圖3所示，焊料球44的高度高于應(yīng)用IC 10，以便支持層疊封裝安裝。這種高度差異一般足以確保在焊料球回流以便連接其它IC(例如，在一個實施例中，存儲器IC)之后，可以在封裝器件40和其它IC的封裝之間形成堅固的機械和電連接。在某些實施例中， 可以給應(yīng)用IC 10應(yīng)用粘合材料，以便幫助形成機械連接。
圖3中未示出塑封，但是其可被可選擇地用于某些實施例中，可以給封裝基底20 的頂面和附加在該頂面上的應(yīng)用IC 10應(yīng)用塑封。塑封可以保護(hù)應(yīng)用IC 10不被損壞。在這些實施例中，焊料球44的高度可以大于應(yīng)用IC 10和該塑封。
如圖3所示，引腳42—般可以布置在應(yīng)用IC 10之下。在某些實施例中，引腳42 可以延伸出應(yīng)用IC 10的覆蓋區(qū)，但是可以集中在該覆蓋區(qū)周圍，以便允許如果以后消除層疊封裝選項，減小封裝基底20。
圖4示出了封裝基底20的視圖，其中應(yīng)用IC 10倒裝芯片安裝在封裝基底20上， 并且兩個IC50和52 (例如，存儲器IC)堆疊在應(yīng)用IC 10上。IC50和52可被以“面向上” 的取向堆疊(例如，與應(yīng)用IC 10的倒裝芯片取向相反)。
在示出的實施例中，IC50和52沿著IC50和52的一個邊包括相應(yīng)的焊盤M和 56。焊盤M和56布置為當(dāng)IC50和52被堆疊在IClO上時與封裝基底20上的焊盤30對齊。這種配置可以允許疊層芯片方案與IClO以及IC50和52的相對大小無關(guān)。在某些實施例中(例如，如果當(dāng)改進(jìn)IClO的設(shè)計時改變了 IClO的大小)，這種無關(guān)性是有用的。
在示出的實施例中，IC50和52被以彼此正交的取向堆疊。如此處關(guān)于IC的取向所使用的，術(shù)語正交一般可以指它們在近似平行于IC50和52的在其上形成有IC電路(以及焊盤討和56)的表面的平面內(nèi)相差大約90度地定向。術(shù)語正交一般可以包括由于機械公差、定位不精確等引起的略微偏離90度取向。以另一種方式看，正交取向名義上可被視為垂直90度，但是允許由于IC機械定位不完美而在特定實例中產(chǎn)生的改變。在示出的實施例中，IC52在IC50的頂部上錯開，暴露出用于連接的焊盤M。其它實施例可以應(yīng)用從焊盤討向外延伸的絲焊環(huán)路，可以使用絲焊環(huán)路形成與焊盤30的連接， 并且從而不需要錯開的堆疊。采用如圖4所示堆疊的IC50和52 (以及以IC50和52之間以及IC50和應(yīng)用IC 10之間的絕緣粘合層保持到位)，可以分別應(yīng)用導(dǎo)線以便將焊盤30連接到焊盤M和56。 例如，導(dǎo)線58將焊盤30連接到IC50上的焊盤54，并且導(dǎo)線60將焊盤30連接到IC52上的焊盤56。導(dǎo)線58或60可被連接到焊盤30，并且當(dāng)向著相應(yīng)焊盤M或56抬離封裝基底 20的表面時，可貼附在IC10、50和52的側(cè)面上。然后導(dǎo)線可以“彎折”，以便形成從圖4的立體圖中看到的到IC50和52頂面上的相應(yīng)焊盤M和56的電連接。導(dǎo)線58和60可以在大體垂直的方向上抬離封裝基底20的平坦表面，沿著IC50和52的側(cè)面向上，然后水平形成與焊盤討和56的連接。可以用任意方式形成導(dǎo)線58和60。例如，可以通過從適合的高精度濺射設(shè)備濺射導(dǎo)電環(huán)氧樹脂形成導(dǎo)線58和60，所述高精度濺射設(shè)備諸如是可從Asymtek (Carlskid， CA)獲得的Axiom分配器。例如，該處理可以類似于Vertical Circuits公司(kotts Valley, CA)使用的處理。注意，雖然圖4示出了兩個IC50和52，但在其它實施例中，可以在IClO上堆疊更多的IC。例如，如果IC50和52是存儲器IC，可以堆疊附加的存儲器IC50和52，它們的取向與IC50和IC52的取向形成交替?？梢赃B接與IC50在相同方向上定向的IC，以便形成存儲器控制器14A-14B之一的存儲器通道?？梢赃B接與IC50在相同方向上定向的IC，以便形成另一個存儲器控制器14A-14B的存儲器通道。存儲器通道可以包括形成存儲器IC群組以便提供到/來自IClO的更寬的數(shù)據(jù)傳輸寬度、交錯存儲器IC以便提供更低延遲的存取和/或形成存儲器IC組。如果堆疊多于兩個IC，堆疊還可以包括類似于圖4所示的錯開IC，以便暴露每個 IC用于連接的焊盤。對于并聯(lián)連接的信號線，導(dǎo)線58和60可以分別連接到焊盤M和56， 并且然后可以在用于避免與IC的頂面電連接的絕緣粘合物之上水平跨越IC50和52的頂面延伸(分別)，然后垂直沿著堆疊IC的側(cè)面向上延伸到下一個焊盤?？商鎿Q地，如果使用絲焊環(huán)路，堆疊可以如前所述那樣錯開。對于非并聯(lián)信號線，可以用類似方式形成導(dǎo)線，但是可以使用絕緣粘合物以便避免在堆疊中連接到較低IC上的焊盤。在某些實施例中，可以給封裝基底20的頂面、應(yīng)用IC 10、IC50和52以及導(dǎo)線58 和60應(yīng)用封裝物(例如，塑料)，以便保護(hù)該組件不受損害。注意，每個焊盤30可被通過導(dǎo)線58或60連接到相應(yīng)的焊盤M或56。為了附圖的簡單性，圖4中未示出所有導(dǎo)線58和 60。圖5是如圖3所示的封裝器件40中的封裝后的應(yīng)用IC 10的側(cè)視圖，其中具有層疊封裝方案中的附加的封裝存儲器IC70和72。在這種情況下，存儲器IC70和72是DRAM， 但是其它實施例可以實現(xiàn)任意存儲器IC。另外，可以使用不是存儲器IC的其它IC。
圖6示出了消除了對層疊封裝方案的支持的已經(jīng)減小了封裝基底20的實施例。例如，如果斷定疊層芯片方案可靠到足以消除層疊封裝方案，可以執(zhí)行這種減小。在示出的實施例中，封裝基底20被減小到支持焊盤30的大小。在其它實施例中，封裝基底20底部上的引腳42可以是控制數(shù)量或減小的因素。即，可以在仍然支持封裝基底20底部上的引腳 42以及封裝基底20頂部上的焊盤30的同時，盡可能地減小封裝基底20。
圖7是示出了使用上述封裝方案封裝應(yīng)用IC 10的一個實施例的流程圖。雖然為了易于理解以特定順序示出了這些方框，但是可以使用其它順序。還可以并行執(zhí)行這些方框。圖7中的流程圖示出了一個封裝IClO的創(chuàng)建，并且可以重復(fù)以便產(chǎn)生附加的封裝 IClOo
可以提供在應(yīng)用IC的相鄰邊處具有存儲器控制器PHY電路的應(yīng)用IC (方框80)。 例如，可以提供類似于圖1所示的應(yīng)用IC 10。附加地，可以提供沿著IC的一個邊包括焊盤的存儲器IC(方框82)。例如，可以提供類似于IC50和52的具有焊盤的存儲器IC。存儲器IC供應(yīng)商可以將其IC設(shè)計為具有可針對所希望的引腳輸出進(jìn)行定制的重新分配層。可以指示存儲器IC供應(yīng)商定制該重新分配層，以便沿著一個邊提供焊盤。可以提供包括用于疊層芯片封裝的垂直導(dǎo)線的焊盤，并且還包括用于層疊封裝的焊料球或其它封裝引腳的焊盤的封裝基底(方框84)。例如，可以提供類似于圖2所示的封裝基底20的封裝基底。應(yīng)用IC可以被倒裝芯片安裝到封裝基底上(方框86)。
如果使用疊層芯片封裝將應(yīng)用IC與存儲器IC封裝在一起(判斷框88的“是”分支)，兩個或更多個存儲器IC (沒有封裝)可被正交地堆疊在應(yīng)用IC上(方框90)。存儲器IC可被連接到封裝基底上的應(yīng)用IC的側(cè)面附近的焊盤(方框9 。如果不選擇疊層芯片封裝(判斷框88的“否”分支)，則兩個或更多個封裝的存儲器IC可被附加到層疊封裝方案的封裝基底頂部上的焊料球(方框94)。
在積累關(guān)于疊層芯片方案的可靠性的統(tǒng)計量之后，該方法可以包括確定疊層芯片封裝是否可靠(判斷框96)。在各種實施例中，可以基于可測量的統(tǒng)計量的任意閾值進(jìn)行這種可靠性確定。如果確定疊層芯片封裝可靠(判斷框96的“是”分支)，則可以修改封裝基底設(shè)計，以便去除用于層疊封裝方案的焊盤，并且根據(jù)封裝引腳和用于疊層芯片方案的焊盤縮小封裝基底(方框98)。如果疊層芯片封裝不能提供足夠的可靠性(判斷框96的 “否”分支)，則可以使用層疊封裝方案而不用對已有的封裝基底進(jìn)行任何修改(方框100)。
現(xiàn)在轉(zhuǎn)到圖8，圖8示出了系統(tǒng)110的一個實施例的方框圖。在示出的實施例中， 系統(tǒng)110包括應(yīng)用IC 10的至少一個實例112和耦接到一個或多個外設(shè)114的存儲器IC50 和52 (或是疊層芯片封裝或是層疊封裝)。在某些實施例中，可以包括應(yīng)用IC和存儲器IC 的多于一個的實例。
取決于系統(tǒng)110的類型，外設(shè)114可以包括任意所希望的電路。例如，在一個實施例中，系統(tǒng)Iio可以是移動設(shè)備，并且外設(shè)114可以包括用于各種類型的無線通信的設(shè)備， 諸如wifi、藍(lán)牙、蜂窩、全球定位系統(tǒng)等。外設(shè)114還可以包括附加的存儲設(shè)備，包括RAM存儲設(shè)備、固態(tài)存儲設(shè)備或盤存儲設(shè)備。外設(shè)114可以包括用戶接口設(shè)備，諸如包括觸摸顯示屏或多點觸摸顯示屏的顯示屏、鍵盤或其它按鍵、麥克風(fēng)、揚聲器等。
根據(jù)一個實施例，提供了一種集成電路，包括相應(yīng)于第一接口的第一物理層接口電路，所述集成電路被配置為通過所述第一接口與所述集成電路外部通信，其中所述第一物理層接口電路包括在形成第一接口的每個導(dǎo)線上通信的電路，并且其中所述第一物理層接口電路沿著所述集成電路的第一邊被物理定位；和相應(yīng)于第二接口的第二物理層接口電路，所述集成電路被配置為通過所述第二接口與所述集成電路外部通信，其中所述第二物理層接口電路包括在形成第二接口的每個導(dǎo)線上通信的電路，并且其中所述第二物理層接口電路沿著所述集成電路的第二邊被物理定位，其中第二邊與第一邊相鄰。在所述集成電路中，第一接口和第二接口是相同接口的實例。其中所述相同接口是連接到一個或多個存儲器集成電路的存儲器接口，并且其中所述集成電路包括耦接到第一物理層接口電路的第一存儲器控制器以及耦接到第二物理層接口電路的第二存儲器控制器。所述集成電路還包括布置在第一物理層接口電路之上的第一多個可控塌陷芯片連接凸點，以及布置在第二物理層接口電路之上的第二多個可控塌陷芯片連接凸點，其中所述第一多個可控塌陷芯片連接凸點和所述第二多個可控塌陷芯片連接凸點為第一接口和第二接口提供到所述集成電路的封裝的倒裝芯片連接。其中所述第一多個可控塌陷芯片連接凸點布置在一個或多個第一行內(nèi)，并且其中所述第二多個可控塌陷芯片連接凸點布置在與所述一個或多個第一行正交的一個或多個第二行內(nèi)。根據(jù)一個實施例，提供了一種用于集成電路的封裝器件，該封裝器件包括封裝基底，所述封裝基底包括第一多個導(dǎo)線和形成所述封裝基底的第一表面的絕緣層，其中所述第一多個導(dǎo)線中的每一個包括第一端點，其中所述第一端點被布置為當(dāng)所述集成電路被安裝到所述封裝基底上時，以倒裝芯片配置連接到所述集成電路，并且其中所述絕緣層包括用于每個第一端點的開口 ；和其中所述第一多個導(dǎo)線中的每一個延伸到所述封裝基底的第一表面上的各自相應(yīng)的第一焊盤，形成各自相應(yīng)的第一焊盤與封裝引腳的連接；和其中所述第一多個導(dǎo)線中的每一個包括當(dāng)所述集成電路被安裝在所述封裝基底上時鄰近所述集成電路的第一側(cè)的各自相應(yīng)的第二焊盤，并且其中所述絕緣層包括用于每個各自相應(yīng)的第二焊盤的開口。在所述封裝器件中，所述封裝基底還包括第二多個導(dǎo)線，其中所述第二多個導(dǎo)線中的每一個包括布置為當(dāng)所述集成電路被安裝到所述封裝基底上時，以倒裝芯片配置連接到所述集成電路的第一端點，并且其中所述絕緣層包括用于每個第一端點的開口 ；和其中所述第二多個導(dǎo)線中的每一個延伸到所述封裝基底的第一表面上的各自相應(yīng)的第一焊盤， 形成各自相應(yīng)的第一焊盤與封裝引腳的連接；和其中所述第二多個導(dǎo)線中的每一個包括當(dāng)所述集成電路被安裝在所述封裝基底上時鄰近所述集成電路的第二側(cè)的各自相應(yīng)的第三焊盤，并且其中第二邊與第一邊正交，并且其中所述絕緣層包括用于每個各自相應(yīng)的第三焊盤的開口。所述封裝器件還包括附接到各自相應(yīng)的第一焊盤上的封裝引腳，其中所述封裝引腳在層疊封裝配置中總體地提供用于一個或多個經(jīng)封裝的集成電路的安裝點。其中所述封裝引腳是焊料球。所述封裝器件還包括附接到所述封裝基底的與第一側(cè)相對的第二側(cè)的第二組封裝引腳，其中所述第二組封裝引腳提供到電路板的連接。根據(jù)一個實施例，還提供了一種用于封裝多個集成電路的組件，包括如上所述的封裝器件；倒裝芯片安裝到所述封裝基底上的第一集成電路，其中所述封裝基底包括鄰近第一集成電路的第一側(cè)的第一多個焊盤，以及鄰近第一集成電路的第二側(cè)的第二多個焊盤；第二集成電路，沿著第二集成電路的一個邊具有第三多個焊盤，所述第二集成電路堆疊在所述第一集成電路上，所述第三多個焊盤和所述第一多個焊盤對齊；第三集成電路，沿著第三集成電路的一個邊具有第四多個焊盤，所述第三集成電路以與第二集成電路正交的取向堆疊在所述第二集成電路上，并且所述第四多個焊盤和所述第二多個焊盤對齊；和多個導(dǎo)線，將所述第一多個焊盤中的每一個連接到所述第三多個焊盤中的相應(yīng)一個，并且將所述第二多個焊盤中的每一個連接到所述第四多個焊盤中的相應(yīng)一個。
其中所述第二集成電路和所述第三集成電路以非倒裝芯片取向安裝。
其中所述第二集成電路和所述第三集成電路是相同集成電路的實例。
其中所述第三集成電路相對于所述第二集成電路偏離，以便暴露所述第二多個焊ο
其中所述第二集成電路和所述第三集成電路是存儲器集成電路。
其中所述第一多個焊盤連接到相應(yīng)于所述第一集成電路中的第一存儲器控制器的第一存儲器接口，并且其中所述第二多個焊盤連接到相應(yīng)于所述集成電路中的第二存儲器控制器的第二存儲器接口。
其中所述第一多個焊盤和所述第二多個焊盤還連接到第五多個焊盤中的相應(yīng)的一個，所述第五多個焊盤被連接到多個封裝引腳。
其中所述多個封裝引腳中的每一個是焊料球。
根據(jù)一個實施例，還提供了一種用于封裝多個集成電路的方法，包括提供用于集成電路的封裝器件，所述封裝器件包括封裝基底，所述封裝基底包括連接到所述集成電路的第一多個導(dǎo)線和第二多個導(dǎo)線，所述第一多個導(dǎo)線中的每一個包括鄰近所述集成電路的第一側(cè)的第一焊盤，并且所述第二多個導(dǎo)線中的每一個包括鄰近所述集成電路的第二側(cè)的第二焊盤，其中第二側(cè)與第一側(cè)相鄰，并且其中所述第一多個導(dǎo)線和所述第二多個導(dǎo)線中的每一個延伸到第二多個焊盤，封裝引腳連接到所述第二多個焊盤；為兩個或更多個集成電路中的第一集成電路使用第一導(dǎo)線上的第一焊盤，并且為所述集成電路中的第二集成電路使用第二導(dǎo)線上的第二焊盤，使用疊層芯片封裝連接所述兩個或更多個集成電路，其中所述第一集成電路被定向為與所述第二集成電路正交；確定所述疊層芯片封裝是可靠的； 和通過消除所述第二多個焊盤和所述第一多個導(dǎo)線和第二多個導(dǎo)線到所述第二多個焊盤的延伸，為后續(xù)集成電路減小封裝基底。
所述方法還包括提供所述封裝的第二實例；和以層疊封裝配置將兩個或更多個經(jīng)封裝的集成電路連接到所述封裝弓I腳。
—旦完全理解了上述公開，本領(lǐng)域的技術(shù)人員將明了各種變形和修改。下面的權(quán)利要求旨在被解釋為包含所有這些變形和修改。1權(quán)利要求
1.一種用于集成電路的封裝器件，該封裝器件包括封裝基底，所述封裝基底包括第一多個導(dǎo)線和形成所述封裝基底的第一表面的絕緣層，其中所述第一多個導(dǎo)線中的每一個包括第一端點，其中所述第一端點被布置為當(dāng)所述集成電路被安裝到所述封裝基底上時，以倒裝芯片配置連接到所述集成電路，并且其中所述絕緣層包括用于每個第一端點的開口；其中所述第一多個導(dǎo)線中的每一個延伸到所述封裝基底的第一表面上的相應(yīng)的第一焊盤，形成相應(yīng)的第一焊盤與封裝引腳的連接；和其中所述第一多個導(dǎo)線中的每一個包括當(dāng)所述集成電路被安裝在所述封裝基底上時鄰近所述集成電路的第一邊的相應(yīng)的第二焊盤，并且其中所述絕緣層包括用于每個相應(yīng)的第二焊盤的開口；在所述第一表面上的第一組封裝引腳，其中所述第一組封裝引腳中的每一個封裝引腳與一個第一焊盤連接，并且其中所述第一組封裝引腳在層疊封裝配置中總體地提供用于一個或多個經(jīng)封裝的集成電路的安裝點；附接到所述封裝基底的與所述第一表面相對的第二表面的第二組封裝引腳，其中所述第二組封裝引腳提供到電路板的連接；以及在所述第一表面上的第二組端點，所述第二組端點中的每一個端點通過所述封裝基底連接至所述第二組封裝引腳的一個相應(yīng)的引腳，并且所述第二組端點被布置為與第一端點分離地連接至所述集成電路。
2.如權(quán)利要求1所述的封裝器件，其中所述封裝基底還包括第二多個導(dǎo)線，其中所述第二多個導(dǎo)線中的每一個包括布置為當(dāng)所述集成電路被安裝到所述封裝基底上時，以倒裝芯片配置連接到所述集成電路的第一端點，并且其中所述絕緣層包括用于每個第一端點的開口 ；和其中所述第二多個導(dǎo)線中的每一個延伸到所述封裝基底的第一表面上的相應(yīng)的第一焊盤，形成相應(yīng)的第一焊盤與封裝引腳的連接；和其中所述第二多個導(dǎo)線中的每一個包括當(dāng)所述集成電路被安裝在所述封裝基底上時鄰近所述集成電路的第二邊的相應(yīng)的第二焊盤，并且其中第二邊與第一邊正交，并且其中所述絕緣層包括用于每個相應(yīng)的第二焊盤的開口。
3.如權(quán)利要求1所述的封裝器件，其中所述封裝引腳是焊料球。
4.一種組件，包括如權(quán)利要求2所述的封裝器件； 倒裝芯片安裝到所述封裝基底上的集成電路；第二集成電路，沿著第二集成電路的一個邊具有第三多個焊盤，所述第二集成電路堆疊在所述第一集成電路上，所述第三多個焊盤沿著所述第一邊和相應(yīng)的第二焊盤對齊；第三集成電路，沿著第三集成電路的一個邊具有第四多個焊盤，所述第三集成電路以與第二集成電路正交的取向堆疊在所述第二集成電路上，并且所述第四多個焊盤沿著所述第二邊和相應(yīng)的第二焊盤對齊；和多個導(dǎo)線，將所述相應(yīng)的第二焊盤中的每一個沿著所述第一邊連接到所述第三多個焊盤中的相應(yīng)一個，并且將所述相應(yīng)的第二焊盤中的每一個沿著所述第二邊連接到所述第四多個焊盤中的相應(yīng)一個。
5.如權(quán)利要求4所述的組件，其中所述第二集成電路和所述第三集成電路以非倒裝芯片取向安裝。
6.如權(quán)利要求4所述的組件，其中所述第二集成電路和所述第三集成電路是相同集成電路的實例。
7.如權(quán)利要求6所述的組件，其中所述第三集成電路相對于所述第二集成電路偏離， 以便暴露所述第三多個焊盤。
8.如權(quán)利要求6所述的組件，其中所述第二集成電路和所述第三集成電路是存儲器集成電路。
9.如權(quán)利要求8所述的組件，其中所述第一多個焊盤連接到相應(yīng)于所述第一集成電路中的第一存儲器控制器的第一存儲器接口，并且其中所述第二多個焊盤連接到相應(yīng)于所述集成電路中的第二存儲器控制器的第二存儲器接口。
10.如權(quán)利要求4所述的組件，其中所述第一多個焊盤和所述第二多個焊盤還連接到第五多個焊盤中的相應(yīng)的一個，所述第五多個焊盤被連接到多個封裝引腳。
11.如權(quán)利要求10所述的組件，其中所述多個封裝引腳中的每一個是焊料球。
12.一種方法，包括提供用于集成電路的封裝器件，所述封裝器件包括封裝基底，所述封裝基底包括連接到所述集成電路的第一多個導(dǎo)線和第二多個導(dǎo)線，所述第一多個導(dǎo)線中的每一個包括鄰近所述集成電路的第一側(cè)的第一焊盤，并且所述第二多個導(dǎo)線中的每一個包括鄰近所述集成電路的第二側(cè)的第二焊盤，其中第二側(cè)與第一側(cè)相鄰，并且其中所述第一多個導(dǎo)線和所述第二多個導(dǎo)線中的每一個延伸到第二多個焊盤，封裝引腳連接到所述第二多個焊盤；使用疊層芯片封裝連接所述兩個或更多個集成電路，其中為所述兩個或更多個集成電路中的第一集成電路使用第一導(dǎo)線上的第一焊盤，并且為所述兩個或更多個集成電路中的第二集成電路使用第二導(dǎo)線上的第二焊盤，其中所述第一集成電路被定向為與所述第二集成電路正交；確定所述疊層芯片封裝是可靠的；和通過消除所述第二多個焊盤和所述第一多個導(dǎo)線和第二多個導(dǎo)線到所述第二多個焊盤的延伸，為后續(xù)集成電路減小封裝基底。
13.如權(quán)利要求12所述的方法，還包括提供所述封裝的第二實例；和以層疊封裝配置將兩個或更多個經(jīng)封裝的集成電路連接到所述封裝引腳。
全文摘要
本發(fā)明涉及封裝器件及封裝多個集成電路的組件。在一個實施例中，集成電路包括相應(yīng)于第一接口的第一物理層接口電路，集成電路通過第一接口與外部通信，第一物理層接口電路包括在形成第一接口的每個導(dǎo)線上通信的電路，并沿著所述集成電路的第一邊被物理定位；和相應(yīng)于第二接口的第二物理層接口電路，集成電路通過第二接口與外部通信，第二物理層接口電路包括在形成第二接口的每個導(dǎo)線上通信的電路，并沿著集成電路的第二邊被物理定位，第二邊與第一邊相鄰。應(yīng)用集成電路(IC)和其它IC的封裝方案，可以支持應(yīng)用IC和其它IC的疊層芯片封裝以及應(yīng)用IC和其它IC的層疊封裝兩者。消除了對層疊封裝方案的支持并減小了封裝基底的大小。
文檔編號H01L25/065GK102522393SQ201110405070
公開日2012年6月27日 申請日期2010年3月12日 優(yōu)先權(quán)日2009年3月12日
發(fā)明者V·R·萬卡納爾 申請人:蘋果公司