專利名稱：提高鈦硅化物方塊電阻的片上均勻性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體來說，本發(fā)明涉及一種提高鈦硅化物方塊電阻的片上均勻性的方法。
背景技術(shù)：
利用鈦的硅化物(Ti Salicide)來減小亞微米集成電路工藝的接觸電阻是一種常見的做法。但是由于鈦自身的材料特性，在小線寬圖形上形成的鈦硅化物的方塊電阻要比大線寬圖形上的方塊電阻大2 3倍。其主要原因是，小線寬圖形上的鈦硅化物從高阻值的C49相向低阻值的CM相變化比較困難。故現(xiàn)有技術(shù)中通常在鈦金屬淀積之前，往硅襯底表面打一次大劑量的離子注入(用硅原子)，在硅襯底表面制造晶格損傷就能改善這一特性。由于鈦硅化物會無選擇性地在所有硅襯底表面形成，所以會增加1道光刻/刻蝕的工藝，在某些特殊區(qū)域(比如高阻值多晶硅電阻區(qū)域)形成一層介質(zhì)保護(hù)。對此，如果使用純二氧化硅作保護(hù)，則在刻蝕的時候會因為過刻蝕(Over Etch)的原因損失很多場氧化物(Field Oxide)，從而減小場氧的隔離能力。因此，一般選用二氧化硅/氮化硅的雙層結(jié)構(gòu)作保護(hù)會比較理想?，F(xiàn)有技術(shù)中利用干法刻蝕氮化硅，再用殘留的二氧化硅(100A左右) 做硅原子的離子注入屏蔽層(Screen Layer)，最后用濕法刻蝕法去除殘留的二氧化硅，這種方法對場氧的過刻蝕很少。圖1至圖4為現(xiàn)有技術(shù)中一種形成鈦硅化物接觸的過程的剖面結(jié)構(gòu)示意圖，下面結(jié)合附圖加以說明。如圖1所示，提供硅襯底100，其上依次形成有二氧化硅層101和氮化硅層102，其中二氧化硅層101用作離子注入屏蔽層(Screen Layer)，氮化硅層102用作介質(zhì)保護(hù)層。 在氮化硅層102上旋涂光刻膠層103，并將光刻膠層103圖形化，露出刻蝕窗口 104。如圖2所示，以光刻膠層103為掩模，依次干法刻蝕刻蝕窗口 104中的氮化硅層 102和二氧化硅層101，該刻蝕過程可以停止于二氧化硅層101上，對二氧化硅層101可能會有一定的過刻蝕(Over Etch)。然后，還是以光刻膠層103為掩模，對晶圓表面進(jìn)行大劑量的硅原子離子注入。在刻蝕窗口 104中，硅原子105穿透屏蔽層101進(jìn)入硅襯底100中，在硅襯底100表面造成晶格損傷。但是，該些硅原子105在硅襯底100中的注入深度106是不均勻的。如圖3所示，以灰化法去除光刻膠層103，再以濕法刻蝕法去除刻蝕窗口 104中剩余的二氧化硅層101，直至露出硅襯底100。如圖4所示，最后以普通硅化物工藝在刻蝕窗口 104中的硅襯底100上形成鈦硅化物接觸107。在上述方法中，由于硅原子離子注入的屏蔽層101是干法刻蝕介質(zhì)保護(hù)層(氮化硅層)102后殘留的二氧化硅層101，因此殘留的二氧化硅層101在硅襯底100上的厚度是不均勻的(通常是中心薄，邊緣厚)。由此在硅襯底100中硅原子離子注入的深度106也因此是不均勻的，造成的后果是鈦硅化物接觸107的方塊電阻也不均勻，無法統(tǒng)一地減小亞微米集成電路工藝的接觸電阻。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種提高鈦硅化物方塊電阻的片上均勻性的方法，能夠改善集成電路工藝中鈦硅化物方塊電阻的片上均勻性。為解決上述技術(shù)問題，本發(fā)明提供一種提高鈦硅化物方塊電阻的片上均勻性的方法，包括步驟提供硅襯底，其上形成有屏蔽層；對晶圓表面進(jìn)行大劑量的硅原子離子注入，所述硅原子穿透所述屏蔽層進(jìn)入所述硅襯底中，在所述硅襯底表面造成晶格損傷；在所述屏蔽層上依次淀積介質(zhì)保護(hù)層和旋涂光刻膠，并將所述光刻膠圖形化，露出刻蝕窗口；以所述光刻膠為掩模，依次干法刻蝕所述介質(zhì)保護(hù)層和屏蔽層，所述刻蝕過程停止于所述屏蔽層上；濕法刻蝕所述刻蝕窗口中剩余的屏蔽層，直至露出所述硅襯底；以普通硅化物工藝在所述刻蝕窗口中的所述硅襯底上形成鈦硅化物接觸?？蛇x地，所述屏蔽層為二氧化硅，所述介質(zhì)保護(hù)層為氮化硅。可選地，所述屏蔽層的厚度為150 250A,而所述介質(zhì)保護(hù)層的厚度為250~350入?？蛇x地，所述刻蝕窗口中剩余的屏蔽層是用氫氟酸緩沖液(BOE)去除的?？蛇x地，所述在硅襯底上形成鈦硅化物接觸的步驟包括在晶圓表面淀積鈦，在所述刻蝕窗口中的所述硅襯底上形成所述鈦硅化物接觸之后，用王水將其它位置的鈦去除。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明利用硅襯底上的屏蔽層還未經(jīng)過干法刻蝕的時候，就先進(jìn)行大劑量的硅原子離子注入。此時硅襯底上的屏蔽層的厚度是非常均勻的，因此硅原子注入硅襯底中的深度也是比較均勻的，在后續(xù)形成鈦硅化物接觸時，其方塊電阻的片上均勻性就比較好，有利于減小亞微米集成電路工藝的接觸電阻。本發(fā)明在不改變工藝其他特性的前提下，能夠大幅度改善鈦硅化物方塊電阻的片上均勻性。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實施例的描述而變得更加明顯，其中圖1至圖4為現(xiàn)有技術(shù)中一種形成鈦硅化物接觸的過程的剖面結(jié)構(gòu)示意圖；圖5為本發(fā)明一個實施例的提高鈦硅化物方塊電阻的片上均勻性的方法的流程圖；圖6至圖10為本發(fā)明一個實施例的提高鈦硅化物方塊電阻的片上均勻性的過程的剖面結(jié)構(gòu)示意圖。
具體實施例方式下面結(jié)合具體實施例和附圖對本發(fā)明作進(jìn)一步說明，但不應(yīng)以此限制本發(fā)明的保護(hù)范圍。圖5為本發(fā)明一個實施例的提高鈦硅化物方塊電阻的片上均勻性的方法的流程圖。如圖所示，該制造方法起始于步驟S501。該方法可以包括執(zhí)行步驟S501，提供硅襯底，其上形成有屏蔽層；執(zhí)行步驟S502，對晶圓表面進(jìn)行大劑量的硅原子離子注入，硅原子穿透屏蔽層進(jìn)入硅襯底中，在硅襯底表面造成晶格損傷；執(zhí)行步驟S503，在屏蔽層上依次淀積介質(zhì)保護(hù)層和旋涂光刻膠，并將光刻膠圖形化，露出刻蝕窗口 ；執(zhí)行步驟S504，以光刻膠為掩模，依次干法刻蝕介質(zhì)保護(hù)層和屏蔽層，刻蝕過程停止于屏蔽層上；執(zhí)行步驟S505，濕法刻蝕刻蝕窗口中剩余的屏蔽層，直至露出硅襯底；執(zhí)行步驟S506，以普通硅化物工藝在刻蝕窗口中的硅襯底上形成鈦硅化物接觸。圖6至圖10為本發(fā)明一個實施例的提高鈦硅化物方塊電阻的片上均勻性的過程的剖面結(jié)構(gòu)示意圖，下面結(jié)合附圖加以詳細(xì)說明。如圖6所示，提供硅襯底600，其上形成有屏蔽層601。其中，該屏蔽層601可以為二氧化硅，厚度可以為150 250A，優(yōu)選為200A。然后，對晶圓表面進(jìn)行大劑量的硅原子離子注入，硅原子602穿透屏蔽層601進(jìn)入硅襯底600中，在硅襯底600表面造成晶格損傷。該些硅原子602在硅襯底600中的注入深度603是均勻的。如圖7所示，在屏蔽層601上依次淀積介質(zhì)保護(hù)層604和旋涂光刻膠605，并將光刻膠605圖形化，露出刻蝕窗口 606。其中，該介質(zhì)保護(hù)層604可以為氮化硅，厚度可以為 250 350A,優(yōu)選為 300A。如圖8所示，以光刻膠605為掩模，依次干法刻蝕刻蝕窗口 606中的介質(zhì)保護(hù)層 604和屏蔽層601，刻蝕過程停止于屏蔽層601上，對屏蔽層601可以有一定的過刻蝕。如圖9所示，以灰化法去除光刻膠605，再以濕法刻蝕法去除刻蝕窗口 606中剩余的屏蔽層601，直至露出硅襯底600。其中，該刻蝕窗口 606中剩余的屏蔽層601可以是用氫氟酸緩沖液(BOE)去除的。如圖10所示，以普通硅化物工藝在刻蝕窗口 606中的硅襯底600上形成鈦硅化物接觸607。在本實施例中，在硅襯底600上形成鈦硅化物接觸607的步驟可以包括在晶圓表面淀積金屬鈦，然后用快速熱退火(RTA)工藝在刻蝕窗口 606中的硅襯底600上形成鈦硅化物接觸607之后，再用王水將其它位置上沒有參與反應(yīng)生成鈦硅化物的金屬鈦去除。另外，由于大劑量的硅原子離子注入在硅襯底600表面造成的晶格損傷經(jīng)過上述熱處理過程后會被修復(fù)。本發(fā)明利用硅襯底上的屏蔽層還未經(jīng)過干法刻蝕的時候，就先進(jìn)行大劑量的硅原子離子注入。此時硅襯底上的屏蔽層的厚度是非常均勻的，因此硅原子注入硅襯底中的深度也是比較均勻的，在后續(xù)形成鈦硅化物接觸時，其方塊電阻的片上均勻性就比較好，有利
5于減小亞微米集成電路工藝的接觸電阻。本發(fā)明在不改變工藝其他特性的前提下，能夠大幅度改善鈦硅化物方塊電阻的片上均勻性。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種提高鈦硅化物方塊電阻的片上均勻性的方法，包括步驟提供硅襯底，其上形成有屏蔽層；對晶圓表面進(jìn)行大劑量的硅原子離子注入，所述硅原子穿透所述屏蔽層進(jìn)入所述硅襯底中，在所述硅襯底表面造成晶格損傷；在所述屏蔽層上依次淀積介質(zhì)保護(hù)層和旋涂光刻膠，并將所述光刻膠圖形化，露出刻蝕窗口 ；以所述光刻膠為掩模，依次干法刻蝕所述介質(zhì)保護(hù)層和屏蔽層，所述刻蝕過程停止于所述屏蔽層上；濕法刻蝕所述刻蝕窗口中剩余的屏蔽層，直至露出所述硅襯底；以普通硅化物工藝在所述刻蝕窗口中的所述硅襯底上形成鈦硅化物接觸。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述屏蔽層為二氧化硅，所述介質(zhì)保護(hù)層為氮化硅。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述屏蔽層的厚度為150 250A，所述介質(zhì)保護(hù)層的厚度為250 350A。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述刻蝕窗口中剩余的屏蔽層是用氫氟酸緩沖液去除的。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在硅襯底上形成鈦硅化物接觸的步驟包括在晶圓表面淀積鈦，在所述刻蝕窗口中的所述硅襯底上形成所述鈦硅化物接觸之后， 用王水將其它位置的鈦去除。
全文摘要
本發(fā)明提供一種提高鈦硅化物方塊電阻的片上均勻性的方法，包括步驟提供硅襯底，其上形成有屏蔽層；對晶圓表面進(jìn)行大劑量的硅原子離子注入，硅原子穿透屏蔽層進(jìn)入硅襯底中，在硅襯底表面造成晶格損傷；在屏蔽層上依次淀積介質(zhì)保護(hù)層和旋涂光刻膠，并將光刻膠圖形化，露出刻蝕窗口；以光刻膠為掩模，依次干法刻蝕介質(zhì)保護(hù)層和屏蔽層，刻蝕過程停止于屏蔽層上；濕法刻蝕刻蝕窗口中剩余的屏蔽層，直至露出硅襯底；在刻蝕窗口中的硅襯底上形成鈦硅化物接觸。本發(fā)明在硅襯底上的屏蔽層還未經(jīng)干法刻蝕時，進(jìn)行大劑量的硅原子注入。此時屏蔽層的厚度非常均勻，硅原子注入硅襯底中的深度也比較均勻，在形成鈦硅化物接觸時，方塊電阻的片上均勻性比較好。
文檔編號H01L21/265GK102184845SQ201110087269
公開日2011年9月14日 申請日期2011年4月8日 優(yōu)先權(quán)日2011年4月8日
發(fā)明者陳雪萌 申請人:上海先進(jìn)半導(dǎo)體制造股份有限公司