專利名稱：集成電路圖案及多重圖案化方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路圖案及其制造，包含多重圖案化方法的使用于制造集成電路，通過該技術(shù)方案可以促進(jìn)由此形成的材料線的接達(dá)。
背景技術(shù)：
集成電路通常用于制作多樣化的電子裝置，例如存儲芯片。對于縮小集成電路的尺寸，存在有一種強(qiáng)大的盼望，以能增加個別元件的密度，且因此提高集成電路的功能性。集成電路上的最小間距(在相同形式的兩個鄰近構(gòu)造(例如兩個鄰近的柵極導(dǎo)體的相同點之間的最小距離)常被使用作為此電路的密度的代表測定。電路密度的增加常受限于可取得的光刻設(shè)備的分辨率。一臺既定的光刻設(shè)備可以產(chǎn)生的特征與空間的最小尺寸是關(guān)于其分辨率能力。利用一臺既定的光刻設(shè)備可以產(chǎn)生的最小特征寬度與最小空間寬度的總和，為此臺設(shè)備可產(chǎn)生的最小間距。最小特征寬度很多時候大概等于最小空間寬度，所以利用一臺既定的光刻設(shè)備可產(chǎn)生的最小間距大概等于其可產(chǎn)生的兩倍的最小特征寬度。一項將集成電路裝置的間距縮小至光刻產(chǎn)生的最小間距以下的方法，為經(jīng)由兩倍或四倍圖案化(在此有時以多重圖案化表示)的使用。經(jīng)由此種方法，單一掩模典型地用于構(gòu)建一連串的平行材料線在襯底上。然后可以使用不同的方法來變換每條平行材料線成為多條平行材料線。各種方法典型地使用一連串的沉積與刻蝕步驟來這樣做。不同的方法討論于Xie, Peng與Smith, Bruce W. ,「關(guān)于亞32nm光刻的較高等級的間距分割的分析」，Optical Microlithography XXII,Proc. of SPIE Vol. 7274，72741 Y，c 2009SPIE。討論于以下例子的一種方法，是使用自對準(zhǔn)側(cè)壁間隔層，以為從原始掩模構(gòu)建的每條材料線，構(gòu)建出大致是兩條或四條平行材料線。

發(fā)明內(nèi)容
本發(fā)明部分基于通過降低間距至亞光刻尺寸所構(gòu)建的問題的認(rèn)識。也就是，當(dāng)在材料線之間的間距可能是亞光刻時，對于接達(dá)線的需求(典型是經(jīng)由例如垂直插塞的接達(dá)元件)并無法與亞光刻尺寸完全兼容。用于界定插塞的掩模在尺寸上是光刻的，而掩模的不對準(zhǔn)的容限會增加用于接達(dá)區(qū)域所需的尺寸。集成電路圖案的一例子包含一組材料線位于一襯底上，這些材料線界定一圖案的多條線，其具有X方向部分及Y方向部分。X方向部分的長度實際上比Y方向部分的長度長。X方向部分具有一第一間距，而Y方向部分具有一第二間距，第二間距大于第一間距。X方向部分彼此平行，而Y方向部分彼此平行。Y方向部分包含末端區(qū)域。Y方向部分的末端區(qū)域包含主線部分與偏置部分。偏置部分包含偏置元件，其與主線部分隔開，并電連接至主線部分。偏置部分界定接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用。在某些例子中，偏置部分位于末端區(qū)域。在某些例子中，第二間距是第一間距的至少3倍大。在某些例子中，這些線是光刻形成的線，而第一間距具有亞光刻尺寸，第二間距具有光刻尺寸。在某些例子中 ，這些線為光刻形成的線，而接觸拾起區(qū)域具有光刻尺寸。在某些例子中，Y方向部分包含一連續(xù)的環(huán)路偏置部分，其接觸主線部分并位于主線部分的一偵U。在某些例子中，一偏置部分沿著一相關(guān)的主線部分設(shè)置，并包含大致平行于相關(guān)的主線部分延伸及大致垂直于相關(guān)的主線部分延伸的元件。在某些例子中，橫向移位區(qū)域沿著主線部分，至少某些偏置部分位于橫向移位區(qū)域。在集成電路工藝期間使用的多重圖案化方法的一例子提供接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用，且被實現(xiàn)如下。一組并行線圖案被選擇以作為一組平行第一材料線。此組平行第一材料線形成于一襯底上方，各第一材料線界定一圖案，其具有一 X方向部分與一 Y方向部分。第一材料線的X方向部分的長度實際上比第一材料線的Y方向部分的長度長。并行線圖案的選擇步驟包含選擇一第一間距給X方向部分用，且選擇一第二間距給Y方向部分用，第二間距大于第一間距，X方向部分彼此平行，與Y方向部分彼此平行。至少兩第二材料線形成平行于各第一材料線，以構(gòu)建第二材料線的平行的X方向部分以及第二材料線的平行的Y方向部分。第二材料線的Y方向部分包含末端區(qū)域。第二材料線形成步驟包含形成Y方向部分，其具有主線部分與偏置部分。偏置部分包含偏置元件，其與主線部分，并電連接至主線部分。偏置部分界定接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用。在某些例子中，偏置部分形成于末端區(qū)域。在某些例子中，Y方向部分的形成步驟包含；形成一連續(xù)的環(huán)路偏置部分，其接觸主線部分并位于主線部分的一側(cè)。在某些例子中，Y方向部分的形成步驟包含形成一偏置部分，其包含至少一偏置元件從主要部分橫向地延伸。在某些例子中，Y方向部分的形成步驟包含形成一偏置部分，其沿著主線部分設(shè)置并包含大致平行于主線部分與大致垂直于主線部分延伸的元件。在某些例子中，Y方向部分的形成步驟包含形成橫向移位區(qū)域沿著主線部分，且至少某些偏置部分位于橫向移位區(qū)域。 本發(fā)明的技術(shù)方案可以促進(jìn)由此形成的材料線的接達(dá)。為了對本發(fā)明的上述及其它方面有更清楚的了解，下文特舉優(yōu)選實施例，并配合附圖，作詳細(xì)說明如下


圖I至圖8以簡化形式顯示四倍圖案化過程的第一例子。圖I為從相應(yīng)塑形的掩模構(gòu)建在襯底之內(nèi)的巢狀、環(huán)狀材料線的俯視平面圖，這些材料線具有平行的X方向部分及平行的Y方向部分，在X方向部分之間的間距小于在Y方向部分之間的間距。圖2顯示在圖I的材料線的每一側(cè)的間隔層的構(gòu)建，由此利用后續(xù)的間距減少來使密度變成雙倍。圖3顯示在圖2的材料線的每一側(cè)的間隔層的構(gòu)建，由此利用后續(xù)的間距減少來使圖I的線密度變成四倍。圖4顯示與圖3的構(gòu)造一起使用的掩模的俯視平面圖。圖5顯示圖4的掩模與覆蓋Y方向部分的部分的圖3的構(gòu)造的對準(zhǔn)。圖6顯示由建立材料線的末端區(qū)域的圖4的掩模所覆蓋的Y方向部分的部分的移除結(jié)果。
圖7為待與圖6的構(gòu)造使用于構(gòu)建補(bǔ)充特征的掩模的平面視圖。圖8顯示使用圖7的掩模的結(jié)果及適當(dāng)?shù)暮罄m(xù)的工藝步驟，例如曝光與刻蝕，用于構(gòu)建補(bǔ)充特征，特別是于沿著Y方向部分的末端區(qū)域的接觸焊墊以及位線或字線。圖9-圖16以簡化形式顯示類似于圖I-圖8的工藝的四倍圖案化過程的第二例 子，但于其中巢狀、環(huán)狀的材料線以L形區(qū)段的形式存在。圖17A-圖17C圖顯示多組的巢狀、環(huán)狀的材料線的三個額外例子。圖18為顯示利用上述參考圖1-17所討論的本發(fā)明的多重圖案化方法而被實現(xiàn)的基本步驟的簡化流程圖。圖19-圖32顯示使用BESNOS WL四倍圖案化的一個例子的制造流程。圖33為概要顯示在字線區(qū)域、接觸區(qū)域以及周邊電路驅(qū)動器面積之間的關(guān)系的方塊圖。圖34-圖36顯示在兩倍圖案化過程中使用I形設(shè)計構(gòu)建Y方向部分的偏置部分，偏置部分包含偏置元件以及將偏置元件連接至主線部分的元件。圖37-圖39顯示類似于圖34-圖36的工藝但在兩倍圖案化過程中使用雙重I形設(shè)計的工藝。圖40-圖42顯示類似于圖37-圖39的工藝的工藝。圖43-圖45顯示類似于圖34-圖36的工藝但在兩倍圖案化過程中使用E形設(shè)計的工藝。圖46-圖48顯示類似于圖43-圖45的工藝的工藝。圖49-圖51顯示類似于圖34-圖36的工藝但在兩倍圖案化過程中使用雙重F形設(shè)計的工藝。圖52-圖55顯示類似于圖37-圖39的工藝但在四倍圖案化過程中使用雙重P設(shè)計的工藝。主要元件符號說明10 :組12 :第一材料線14 :襯底16 :X方向部分18 :Y方向部分20 :第一間距22:第二間距24 :長度26 :長度28:寬度30:寬度32:第二材料線/間隔層34 :第二材料線34:第三材料線/間隔層36 :掩模
38 :Y指向字/位線部分40 :X方向部分42 :末端區(qū)域44 :掩模46 :接觸焊墊/接點/接觸區(qū)域48 電路互連線52 L 形區(qū)段54 :掩模55 :位置56 Y方向部分/末端元件60-70 :方法步驟76 :襯底78 :第一層80 :第二層82 :第三層84:第四層86 :第六層90 :第七層92 :第八層94 :光刻膠線路96 :構(gòu)造98:SiN 層100 :側(cè)壁間隔層102 :薄膜104 :側(cè)壁間隔層106 :掩模107 :多晶硅部分108 :疊層109 :SiO2 部分110:掩模112:疊層113:Si02 部分114:多晶硅部分116:疊層118:SiO2 部分120 :存儲單元
122 :被刻蝕元件124 :字線/被刻蝕元件128:電荷儲存區(qū)域
130 :字符串選擇線132 :字線區(qū)域134:接觸區(qū)域136 :周邊電路驅(qū)動器面積150:區(qū)段152:區(qū)段154 :Y方向部分156 :主線部分158 :主線部分160 :偏置部分162 :偏置元件164 :連接元件166 :距離168:寬度170、171、172 :區(qū)段174、175 :橫向移位區(qū)域176 :連接區(qū)域178 :Υ方向部分180、181:主線部分182、183:偏置部分184 :偏置元件186 :連接元件188:區(qū)段190 :主要區(qū)段192 :Υ方向部分194、196:主線部分198 :偏置部分200 :偏置元件202 :連接元件204:區(qū)段206 :主要區(qū)段208、210 :第一與第二橫向移位區(qū)域212 :連接區(qū)域214 :Υ方向部分216、218 :主線部分220 :偏置部分222 :距離224:寬度230 :主 要區(qū)段
232、234 :橫向移位區(qū)域236:連接區(qū)域 238:孤島區(qū)段240:孔洞242 :Y方向部分244、245、246、247 :主線部分248、249、250、251 :偏置部分254 :偏置兀件256:連接元件258 :距離260:寬度262:尺寸
具體實施例方式我們理解與明白在此所說明的工藝步驟與構(gòu)造并未說明供集成電路的制造用的完整制造流程。本發(fā)明可能結(jié)合傳統(tǒng)上使用于已知技術(shù)，或未來被發(fā)展的各種不同的集成電路制造技術(shù)而被實施。下述說明一般將參考特定構(gòu)造的實施例與方法。我們應(yīng)理解到并沒有意圖將本發(fā)明局限至詳細(xì)公開的實施例與方法，但本發(fā)明可能通過使用其它特征、元件、方法與實施例而被實施。所說明的優(yōu)選實施例是用于顯示本發(fā)明，而非用于限制其由權(quán)利要求所界定的范疇。那些本領(lǐng)域的普通技術(shù)人員將認(rèn)定針對伴隨而來的說明的各種等同變化。各種不同實施例與例子中的相同元件通常以相同的參考數(shù)字表示。以下所討論的各種不同的例子，一般被稱為使用光刻與光刻的步驟，其涉及將圖案從一個對象轉(zhuǎn)移至下一個對象，其一般是通過使用掩模及光刻膠而在集成電路的制造期間被完成。然而，本發(fā)明并未局限于此，反而可以包含比如直接將圖案寫入在襯底或可能使用其它技術(shù)(例如電子束)而將來會被構(gòu)建的其它材料上的步驟。光刻步驟與其它圖案寫入或轉(zhuǎn)移技術(shù)有時通常稱為圖案轉(zhuǎn)移步驟。圖I-圖8以簡化形式顯示四倍圖案化過程的第一例子。圖I為一組10的巢狀的環(huán)狀第一材料線12的俯視平面圖，其從相應(yīng)合適的掩模構(gòu)建在一襯底14上。第一材料線12具有平行的X方向部分16與平行的Y方向部分18。在X方向部分16之間的間距20小于在Y方向部分18之間的間距22。間距22最好是至少間距22的2倍大，更好的是至少間距22的3倍大，甚至最好是間距22的4倍。X方向部分16的長度24實際上大于Y方向部分18的長度26，通常大于多個數(shù)量級，如至少30倍大。然而，為了圖解的目的，X方向部分16的長度24并未按比例繪制，而是大幅被縮小。在此例中，每個X方向部分16的寬度28可以比如需要大約60nm，而每個Y方向部分18的寬度30可以比如是大約150nm。因為間距22大于間距20，所以可以容納供Y方向部分18用的此種額外寬度。圖2顯示在圖I的第一材料線12的X方向部分16與Y方向部分18的每一側(cè)上構(gòu)建間隔層32。間隔層32作為一組第二材料線32。這有效地利用間距必然的減小而使線密度相比第一材料線12的密度變成兩倍。在后 續(xù)的處理步驟中，第一材料線12的X方向部分16與Y方向部分18被移除，只留下間隔層32作為第二材料線。圖3顯示在圖2的第二材料線32的每一側(cè)上構(gòu)建間隔層34，由此利用間距的必然減小使線密度從圖I的線密度變成四倍。正如部分16與18，第二材料線32在后續(xù)的處理步驟期間被移除，只留下間隔層34作為第三材料線34。圖4為與圖3的構(gòu)造一起使用的掩模36的俯視平面圖。掩模36是用于屏蔽圖3的間隔層34的Y方向部分38的部分；在此例子中，X方向部分40并未通過使用如圖5所示的掩模36而變更。使用掩模36允許移除間隔層34的Y方向部分38的部分。這種移除的結(jié)果(顯示在圖6中)沿著Y方向部分38構(gòu)建末端區(qū)域42。圖7為待與圖6的構(gòu)造一起使用的掩模44的平面視圖，用于構(gòu)建補(bǔ)充特征部。在此例子中，補(bǔ)充特征部包含待施加于Y方向部分38的末端區(qū)域42的接觸焊墊與電路互連線(circuit interconnect lines)。圖8顯示使用掩模44與適當(dāng)?shù)暮髞硖幚聿襟E(例如曝光與刻蝕步驟)的結(jié)果，用于構(gòu)建補(bǔ)充特征部，尤其是沿著Y方向部分38在末端區(qū)域42的接觸焊墊46與電路互連線48。Y方向部分38的間距最好是對按尺寸光刻制造的焊墊與對準(zhǔn)公差是足夠的，而X方向部分40之間距并未因這些問題而壓縮，因此可以是亞光刻的。當(dāng)相比X方向部分40的間距時，在Y方向部分38的末端區(qū)域42之間增加的間距是很重要的，因為其可容許使用于其它方式形成的已知的按尺寸光刻制造的接觸焊墊46或較大的焊墊，用于提供電氣取得第三材料線34的按尺寸亞光刻制造的與隔開的X方向部分40。第三材料線34 —般作為字線或位線，其能使X方向部分40與Y方向部分38 —般是分別為X指向字/位線部分40與Y指向字/位線部分38。通過提供足夠空間在這些材料線34的最內(nèi)部的X方向部分40之間，電路互連線48可以被放置在如圖8所示的最內(nèi)部的X方向部分之間。在其它例子中，電路互連線48可以被設(shè)置在這些材料線34的最外的X方向部分40的外部。電路互連線48可以是按尺寸被光刻制造的或亞光刻制造的線。圖9-圖16以簡化形式顯示四倍圖案化過程的第二例子，其類似于圖I-圖8的四倍圖案化過程的第一例子。因此，這個第二例子將不會被詳細(xì)說明。然而，主要區(qū)別如下。此組10的巢狀、環(huán)狀的材料線12以L形區(qū)段52的形式存在。因此，多對的L形區(qū)段52構(gòu)建此巢狀、環(huán)狀的材料線。圖12的掩模54按尺寸被制造成不僅覆蓋Y方向部分38的部分而且覆蓋X方向部分40的部分，參見圖13，其能使鄰近的間隔層34并未通過圖11所顯示的末端元件56而彼此電連接。圖17A-圖17C顯示多組10的巢狀、環(huán)狀的材料線12的三個額外例子。接觸焊墊將沿著Y方向部分56而形成于位置55。圖18為顯示以本發(fā)明的多重圖案化方法被實現(xiàn)的基本步驟的簡化流程圖。在68開始，選擇供一組10的平行第一材料線12用的一組并行線圖案，一般為巢狀環(huán)狀圖案。第一材料線12具有平行的X方向部分16，其實際上可以比平行的Y方向部分I 8長，例如100或1000倍長。其次，在62，選擇供X方向與Y方向部分16、18用的第一與第二間距20、22。這些間距被選擇以使第二間距22比第一間距20更大，例如4-8倍大。在64，此組10的平行第一材料線12形成在一襯底14上面。兩條第二材料線32形成于66。第二材料線32平行于第一材料線12。在68，兩條第三材料線34平行于每條第二材料線32而形成。這樣做可以構(gòu)建供第三材料線用的平行的X方向部分40與平行的Y方向部分38。第二材料線34的Y方向部分38包含末端區(qū)域42。在70，構(gòu)建補(bǔ)充特征部，例如在末端區(qū)域42的放大接觸焊墊46與電路互連線48。
圖19-圖32顯示使用BE-SONOS WL四倍的自對準(zhǔn)間隔層圖案化的一例的制造流程，BE-SONOS表示電荷捕獲存儲單元。圖19顯示包含第一至第八層78-92的襯底76與形成于第一層78上的光刻膠線路94。在此例中，第一、第三與第六層78、82與88由多晶娃(通常以poly表示)所構(gòu)成，而第二與第四層80與84由SiO2所構(gòu)成。第六層86由WSi所構(gòu)成。第八層92為Si。第七層90為五層的復(fù)合物，用于作為供BE-SONOS用的電荷儲存構(gòu)造，其具有交替的SiO2與SiN層，其中SiO2層為從上面計算的第一、第三與第五層。第一、第二與第三層78、80與82被視為是犧牲層，是因為它們在圖案化過程中完全被移除。也可以使用其它材料與材料的配置。參見圖20，光刻膠線路94用于刻蝕第一層78以構(gòu)建構(gòu)造96，其對應(yīng)于圖I的第一材料線12。圖21顯示使SiN層98沉積在圖20的構(gòu)造上面的結(jié)果。圖22顯示非等向性刻蝕此層98的結(jié)果，其移除覆蓋除了層80以外的構(gòu)造96的層98的那些部分。這樣做會使側(cè)壁間隔層100留在構(gòu)造96的每一側(cè)上，其中側(cè)壁間隔層對應(yīng)于圖2的間隔層32。圖23顯示刻蝕構(gòu)造96留下側(cè)壁間隔層100的結(jié)果。圖24顯示在多晶硅的薄膜102已被沉積在其上之后的圖23的構(gòu)造。在圖25中，在側(cè)壁間隔層100之上并覆蓋第二層80的這些部分的薄膜102被移除，由此使多晶硅側(cè)壁間隔層104留在SiN側(cè)壁間隔層100的每一側(cè)上。在圖26中，光刻膠掩模106用于覆蓋尚未被移除的圖25的構(gòu)造的多個部分。掩模106可以被視為是圖4的掩模36的相反。圖27顯示移除未受到光刻膠掩模106保護(hù)的多晶硅側(cè)壁間隔層104與后來移除光刻膠掩模106的結(jié)果。圖28顯示刻蝕SiN側(cè)壁間隔層100與未被側(cè)壁間隔層104覆蓋的第二層80的那些部分的結(jié)果；這樣做會使多晶硅/SiO2疊層108留在第三層82上。疊層108包含上部的多晶硅部分107與下部的SiO2部分109。比較在圖20的構(gòu)造的右手邊上的兩個構(gòu)造96與在圖28的構(gòu)造的右手邊上的多晶硅/SiO2疊層108，我們可以看出垂直構(gòu)造的數(shù)目已從2變成4倍而變成8。圖29顯示圖28的構(gòu)造上的光刻膠掩模110，掩模110 —般對應(yīng)于圖7的掩模44。圖30顯示在未被疊層108覆蓋的第三層82的那些部分或掩模110已被刻蝕以后的圖29的構(gòu)造。上部的多晶硅部分107被移除留下疊層112。疊層112包含一上部的SiO2部分113與一下部的多晶硅部分114。在圖30中，光刻膠掩模110也已被移除。圖31顯示氧化物刻蝕的結(jié)果，其移除上部的SiO2部分113與未被多晶硅部分114覆蓋的第四SiO2層84的任何部分，并構(gòu)建疊層116。疊層116包含多晶硅部分114與SiO2部分118。圖32顯示刻蝕未被疊層116覆蓋的層86、88與90的那些部分，移除多晶硅部分114與局部移除SiO2部分118的結(jié)果，留下具有被刻蝕元件122、124 ( —般分別為WSi與多晶硅)的一列的存儲單元120，一起構(gòu)成多列的字線124，字線124位在電荷儲存區(qū)域128之上。在此例子中，存儲單元120形成NAND字符串。在此例子中，此種刻蝕步驟也構(gòu)建朝向與字線124相同的方向延伸的字符串選擇線130。因為第四層84的厚度一般比第七層90大很多，所以在整個第七層90被刻蝕通過之后，可以殘留一部分的SiO2部分118。圖33為顯示在字線區(qū)域132中的緊密隔開的X指向字線部分40以及更寬隔開的Y指向字線部分38的方塊圖。在一典型的存儲電路中，一般將有數(shù)千條字線124。在此例子中，兩個不同的接觸區(qū)域134被設(shè)置鄰接于字線區(qū)域132并連接至字線區(qū)域132。接點46沿著更寬隔開的(較大間距)Y指向字線部分38而被設(shè)置在接觸區(qū)域134之內(nèi)。周邊電路驅(qū)動器面積136被設(shè)置在接觸區(qū)域134之間并連接至接觸區(qū)域134。下述的此種形式的配置提供集成電路實際地區(qū)的有效布局給高密度存儲(I)字線在字線區(qū)域132中；(2)字線區(qū)域132如果一個或多個接觸區(qū)域134沿著Y指向字線部分38包含接點46 ;以及(3) —個或多個相關(guān)的周邊電路驅(qū)動器面積136接觸區(qū)域134。圖34-圖55的下述討論將說明對于上述方法與構(gòu)造的各種不同的修改例，用于在Y方向部分構(gòu)建接觸區(qū)域。圖34-圖51的例子利用與圖52-圖55的例子一起使用的四倍圖案化的理解而使用雙重圖案化方法，或也可以使用更大的圖案。圖34顯示Y方向部分18，其包含鄰近于主要的Y方向部分區(qū)段152的相當(dāng)短的Y方向部分區(qū)段150。區(qū)段150有時被稱為一孤島區(qū)段150。圖35顯示導(dǎo)電間隔層34形成在區(qū)段152的任一側(cè)上且圍繞區(qū)段150。圖36顯示在移除區(qū)段150、152以后的圖35的構(gòu)造，由此留下Y方向部分154，其包含主線部分156、158以及偏置部分160。偏置部分160包含偏置元件162 (與主線部分158隔開分離且大致平行于主線部分158)與多個連接元件164 (將偏置元件162電連接至主線部分158)。Y方向部分154構(gòu)建一接觸區(qū)域46以供后續(xù)的光刻步驟使用。在Y方向部分區(qū)段150、152之間的距離166最好是大于主線部分156、158的寬度168。距離166最好是小于三倍的寬度168。此種形式的圖案因為孤島區(qū)段150的I形狀，而有時被稱為一種用于雙重圖案化的I形設(shè)計。圖37-圖39是關(guān)于一種用于雙重圖案化的雙重I形設(shè)計。Y方向部分18包含Y方向部分區(qū)段170、171，其被設(shè)置鄰近于主要的Y方向部分區(qū)段172。主要的Y方向部分區(qū)段172具有由連接區(qū)域176所連接的第一與第二橫向移位區(qū)域174、175。圖38顯示導(dǎo)電間隔層34形成在區(qū)段172的任一側(cè)上且圍繞孤島區(qū)段170、171。圖39顯示在移除區(qū)段170、171與172以后的圖38的構(gòu)造，由此留下Y方向部分178，其包含主線部分180、181以及偏置部分182、183。偏置部分182、183每個包含一偏置兀件184 (與主線部分180、181隔開分離且大致平行于主線部分180、181)與多個連接元件186 (將偏置元件184電連接至其各個主線部分180、181)。Y方向部分178構(gòu)建接觸區(qū)域46以供后續(xù)的光刻步驟使用。圖40-圖42顯示圖37-圖39的例子的替代物，其中類似的元件以類似的參考數(shù)子表不O圖43-圖45關(guān)于一種用于雙重圖案化的E形設(shè)計。圖43顯不一 Y方向部分I 8,其包含三個相當(dāng)?shù)亩?，橫向地指向的區(qū)段188，其從一主要區(qū)段190橫向地延伸并大致垂直于主要區(qū)段190。圖44顯示導(dǎo)電間隔層34形成于區(qū)段190任一側(cè)并圍繞區(qū)段188。圖45顯示在移除區(qū)段188、190而殘留包含主線部分194、196與偏置部分198的Y方向部分192的圖44的構(gòu)造。偏置部分198包含一偏置元件200，其與主線部分196及連接元件202隔開，并大致平行于主線部分196與連接元件202，其中連接元件202電連接偏置元件200至主線部分196。Y方向部分192構(gòu)建一接觸區(qū)域46以供后續(xù)的光刻步驟使用。在此例中，接觸區(qū)域46包含偏置部分198與主線部分194、196兩者的部分；在其它例子中，接觸區(qū)域46無法包含主線部分194的一部分。在Y方向部分區(qū)段188之間的距離222最好是大于或等于主線部分194、196的寬度224。距離222最好是小于4倍的寬度224。這些尺寸典型的具有類似的設(shè)計，例如圖46-圖49與圖49-圖51所顯示的設(shè)計。圖46-圖48顯示圖43-圖45的例子的替代物，其中類似的元件以類似的參考數(shù)子表不O圖49-圖51關(guān)于一種用于雙重圖案化的雙重F形設(shè)計。圖49顯不包含一主要區(qū)段206的一 Y方向部分18，主要 區(qū)段206具有由一連接區(qū)域212所連接的第一與第二橫向移位區(qū)域208、210。部分18也包含兩個從主要區(qū)段206橫向延伸且大致垂直于主要區(qū)段206的相當(dāng)短的橫向指向區(qū)段204。圖50顯示導(dǎo)電間隔層34形成在區(qū)段206的任一側(cè)上且圍繞區(qū)段204。圖51顯示在移除區(qū)段204、206以后的圖47的構(gòu)造，由此留下一 Y方向部分214，其包含主線部分216、218以及從主線部分216、218橫向延伸的偏置部分220。偏置部分220電連接至主線部分216、218。Y方向部分214構(gòu)建朝向216、218的與主線部分的每一個相關(guān)的接觸區(qū)域46，以供后續(xù)的光刻步驟使用。圖52-圖55關(guān)于一種用于四倍圖案化的雙重P形設(shè)計。圖52顯示包含一主要區(qū)段230的一 Y方向部分18，主要區(qū)段230具有由一連接區(qū)域236所連接的第一與第二橫向移位區(qū)域232、234。部分18也包含兩個與主要區(qū)段230隔開分離的相當(dāng)短的孤島區(qū)段238?？锥?40形成于連接區(qū)域236中。圖53顯示在間隔層32沿著Y方向部分18的邊緣形成以后的圖52的構(gòu)造。圖54顯示在移除Y方向部分18以后的導(dǎo)電間隔層34沿著間隔層32的邊緣之形成。圖55顯示在移除間隔層32以后的圖54的構(gòu)造，由此留下一 Y方向部分242，其包含主線部分244、245、246、247以及從它們的相關(guān)主線部分橫向延伸的偏置部分248、249、250、251。每個偏置部分248-25 I包含一偏置元件254，其通過連接元件256而電連接至其相關(guān)的主線部分。Y方向部分242構(gòu)建一組四個接觸區(qū)域46以供后續(xù)的光刻步驟使用。在每個偏置部分之內(nèi)的為一導(dǎo)電元件，其并不需要電連接至任何其它構(gòu)造但確實幫助提供機(jī)械穩(wěn)定度給所產(chǎn)生的接觸區(qū)域46。在孤島區(qū)段238與主要區(qū)段230的區(qū)域232之間的距離258，最好是大于或等于兩倍主線部分244-247的寬度260，且最好是小于或等于五倍的主線部分244-247的寬度260。尺寸262最好是大于或等于主線部分244-247的寬度260，且最好是小于或等于三倍的主線部分244-247的寬度260。上述參考圖34-圖55所討論的本發(fā)明可以被使用于一般的半導(dǎo)體裝置(包含存儲與邏輯元件)，用于構(gòu)建除了上述所討論的金屬化圖案以外的各種不同的特征部(例如柵極)。本發(fā)明也適用于各種不同的集成電路處理技術(shù)，包含淺溝槽隔離。參考上述的任何與所有專利、專利申請與印刷公開一并列入作為參考數(shù)據(jù)。綜上所述，雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用于限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可以作各種細(xì)微的更改與修正。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種集成電路圖案，其特征在于，包含 一組材料線，位于一襯底上方，這些材料線界定一圖案的多條線，其具有多個X方向部分與多個Y方向部分，這些X方向部分的長度比這些Y方向部分的長度長； 這些X方向部分具有一第一間距，且這些Y方向部分具有一第二間距，該第二間距大于該第一間距； 這些X方向部分彼此平行，且這些Y方向部分彼此平行； 這些Y方向部分包含多個末端區(qū)域；以及 這些方向部分的這些Y末端區(qū)域包含多個主線部分與多個偏置部分，這些偏置部分包含多個偏置元件，其與這些主線部分隔開，并電連接至這些主線部分，這些偏置部分界定多個接觸區(qū)域，以供后續(xù)的圖案轉(zhuǎn)移步驟使用。
2.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些偏置部分位于這些末端區(qū)域。
3.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些X方向部分的這些長度最少為這些方向部分的這些長度的30倍。
4.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，該第二間距至少為該第一間距的2倍大。
5.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，該第二間距至少為該第一間距的4倍大。
6.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些X方向部分垂直于這些Y方向部分。
7.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些線包含多條字線或多條位線。
8.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些線為光刻形成的線，該第一間距具有亞光刻尺寸，而該第二間距具有光刻尺寸。
9.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些Y方向部分與這些X方向部分界定一組巢狀環(huán)狀并行線。
10.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些線為光刻形成的線，而這些接觸區(qū)域具有多個光刻尺寸。
11.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，這些Y方向部分包含一連續(xù)的環(huán)路偏置部分，其接觸該主線部分并位于該主線部分的一側(cè)。
12.根據(jù)權(quán)利要求11所述的集成電路圖案，其特征在于，這些偏置部分包含至少一從這些主線部分橫向地延伸的偏置元件。
13.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，一偏置部分沿著一相關(guān)的主線部分設(shè)置并包含多個元件，這些元件延伸大致平行于相關(guān)的主線部分并大致垂直于相關(guān)的主線部分。
14.根據(jù)權(quán)利要求I所述的集成電路圖案，其特征在于，包含沿著這些主線部分的多個橫向移位區(qū)域，這些偏置部分的至少某些位于這些橫向移位區(qū)域。
15.一種多重圖案化方法，在集成電路工藝期間使用，其特征在于，用于提供多個接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用，該方法包含為一組平行第一材料線選擇一組并行線圖案； 形成該組平行第一材料線于一襯底的上方，各第一材料線界定一具有一 X方向部分與一 Y方向部分的圖案，這些第一材料線的這些X方向部分的長度比這些第一材料線的這些Y方向部分的長度長； 這些并行線圖案的選擇步驟包含為這些X方向部分選擇一第一間距，并為這些Y方向部分選擇一第二間距，該第二間距大于該第一間距，這些X方向部分彼此平行，而這些Y方向部分彼此平行； 形成至少兩條第二材料線平行于每個第一材料線以構(gòu)建這些第二材料線的平行的X方向部分及這些第二材料線的平行的Y方向部分，這些第二材料線的這些Y方向部分包含多個末端區(qū)域；以及 這些第二材料線的形成步驟包含形成具有多個主線部分與多個偏置部分的這些Y方向部分，這些偏置部分包含多個偏置元件，其與這些主線部分隔開并電連接至這些主線部分，這些偏置部分界定多個接觸區(qū)域，以供后續(xù)的圖案轉(zhuǎn)移步驟使用。
16.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些偏置部分形成于這些末端區(qū)域。
17.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些Y方向部分的形成步驟包含形成一連續(xù)的環(huán)路偏置部分，其接觸該主線部分并位于該主線部分的一側(cè)。
18.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些Y方向部分的形成步驟包含形成一偏置部分，其包含至少一從該主要部分橫向地延伸的偏置兀件。
19.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些Y方向部分的形成步驟包含形成一偏置部分，其沿著該主線部分設(shè)置并包含多個元件，這些元件延伸大致平行于該主線部分并大致垂直于該主線部分。
20.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些Y方向部分的形成步驟包含沿著這些主線部分形成多個橫向移位區(qū)域，這些偏置部分的至少一些位于這些橫向移位區(qū)域。
21.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些第二材料線包含多條字線或位線。
22.根據(jù)權(quán)利要求15所述的方法，其特征在于，該至少兩個第二材料線的形成步驟還包含 形成兩條額外材料線，其平行于各該第一材料線；以及 形成兩條第二材料線，其平行于各該額外材料線。
23.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些并行線圖案的選擇步驟包含為一組巢狀環(huán)狀平行第一材料線選擇一組巢狀環(huán)狀并行線圖案。
24.根據(jù)權(quán)利要求15所述的方法，其特征在于，還包含移除至少部分的這些Y方向部分以構(gòu)建這些末端區(qū)域。
25.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些第一材料線的其中一條界定下述的至少之一一連續(xù)的長方形形狀；一長方形形狀，其具有一沿著這些Y方向部分的其中一者的間隙；一長方形形狀，其具有一沿著這些Y方向部分的間隙；以及一長方形形狀，其僅具有一 Y方向部分。
26.根據(jù)權(quán)利要求15所述的方法，其特征在于，這些X方向部分的這些長度為這些Y方向部分的這些長度的至少30倍。
27.根據(jù)權(quán)利要求15所述的方法，其特征在于，該第二間距至少為該第一間距的2倍。
28.根據(jù)權(quán)利要求15所述的方法，其特征在于，該第二間距至少為該第一間距的4倍。
全文摘要
本發(fā)明公開了一種集成電路圖案包含一組材料線，其具有X與Y方向部分。X與Y方向部分具有第一與第二間距，第二間距較大，例如是第一間距的至少3倍大。X方向部分彼此平行，而Y方向部分彼此平行。Y方向部分的末端區(qū)域包含主線部分與偏置部分。偏置部分包含偏置元件，其與主線部分隔開并電連接至主線部分。偏置部分界定接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用。一種使用在集成電路工藝期間的多重圖案化方法提供接觸區(qū)域以供后續(xù)的圖案轉(zhuǎn)移步驟使用。
文檔編號H01L21/033GK102623423SQ20111002813
公開日2012年8月1日 申請日期2011年1月26日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者呂函庭, 陳士弘 申請人:旺宏電子股份有限公司