專利名稱：結(jié)型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改進(jìn)的結(jié)型場效應(yīng)晶體管，且特別涉及一種減小柵極電流的方法。
背景技術(shù)：
可以采用與用于制造雙極晶體管的工藝類似且兼容的制造工藝來制造結(jié)型場效 應(yīng)晶體管，JFET。例如可由雙極晶體管的集電極形成JFET的背柵(也稱作底柵)。漏極和源極在與用于形成雙極晶體管的基極區(qū)域相同的制造步驟中形成。JFET可以形成為P溝道或N溝道器件。理想地，F(xiàn)ET應(yīng)該沒有柵極電流。但是當(dāng)器件內(nèi)的電流密度相對較大且器件的漏極-源極電壓相對較大時，實(shí)際器件(尤其是N溝道JFET)進(jìn)入柵極電流明顯上升的狀態(tài)。文中所謂的“大”是根據(jù)不同的器件而變化的，且可能僅為幾伏特或幾十伏特。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供了一種電子器件，所述電子器件包含具有漏極、柵極和源極的場效應(yīng)晶體管，其中漏極和源極由第一類型的半導(dǎo)體區(qū)域形成，且其中在柵極和漏極之間還設(shè)置有另一摻雜區(qū)。由此可以通過提供另一摻雜區(qū)來減小漏極附近的場強(qiáng)度。該另一摻雜區(qū)可被看作形成中間漏極。優(yōu)選地，該第一類型的半導(dǎo)體區(qū)域?yàn)镹摻雜半導(dǎo)體，并且第二類型的任何區(qū)域?yàn)镻摻雜半導(dǎo)體。但是這些摻雜或?qū)щ婎愋涂梢韵嗷フ{(diào)換。在優(yōu)選實(shí)施例中，該中間漏極不與任何器件端子相連接，也不以電壓方式連接到器件的任何其它區(qū)域，由此允許其浮置至或另外地獲得介于漏極和源極電壓之間的電勢。因此可通過改變中間區(qū)域相對于漏極的間距(其在漏極和柵極之間的位置)，和/或其寬度來控制中間漏極所獲得的漏極電壓的比例。根據(jù)本發(fā)明的第二方面，提供了一種形成場效應(yīng)晶體管的方法，包括摻雜半導(dǎo)體區(qū)以形成源極、漏極和溝道的步驟，并且其中在漏極和溝道之間形成另一摻雜區(qū)。根據(jù)本發(fā)明的第三方面，提供了一種具有源極區(qū)、第一和第二漏極區(qū)的場效應(yīng)晶體管，其中第二漏極區(qū)位于第一漏極區(qū)和源極區(qū)之間。


將參照附圖，僅以非限制性示例的方式對本發(fā)明進(jìn)行描述，在附圖中
圖I為示例性結(jié)型場效應(yīng)晶體管的漏極電流相對于漏極-源極電壓的曲線圖；圖2為示例性晶體管的作為固定漏極電壓的函數(shù)的柵極電流與漏極電流的比率的對數(shù)曲線圖；圖3為現(xiàn)有技術(shù)的結(jié)型場效應(yīng)晶體管的截面不意圖；圖4示意性地示出了在36伏的漏極電壓下圖3所示的器件中的耗盡層的擴(kuò)展；圖5示意性地示出了在36伏的漏極電壓下圖3所示的器件中的相等的電勢；圖6為圖3所示晶體管的平面示意圖；圖7為根據(jù)本發(fā)明的實(shí)施例、用于在對晶體管的源極、漏極和中間漏極區(qū)域進(jìn)行摻雜的過程中限定摻雜的空間擴(kuò)展的掩模的平面圖；
圖8示出了根據(jù)本發(fā)明的實(shí)施例的晶體管結(jié)構(gòu)的示意截面；圖9為圖8的晶體管在示例性高電壓下使用時的等勢圖；圖10示意性地示出了圖8的晶體管在示例性高電壓下使用時的電流密度和耗盡區(qū)邊界；圖Ila和Ilb示出了現(xiàn)有技術(shù)的晶體管和根據(jù)本發(fā)明的實(shí)施例的晶體管的漏極電流相對于漏極電壓的關(guān)系和作為漏極電壓的函數(shù)的柵極電流相對于漏極電流的比率；以及圖12不出了根據(jù)一實(shí)施例使用的修改掩模。
具體實(shí)施例方式通?？紤]例如圖I所示的器件特性，其中對于各種柵極電壓Ve，作為漏極-源極電壓Vds的函數(shù)繪出JFET的漏極電流Id。正如圖中所示，對于小的Vds，漏極電流Id在稱為“三極管”區(qū)域(總體上標(biāo)記為10)的區(qū)域中迅速上升，在三極管區(qū)域中器件功能類似于壓控電阻器。但是，隨著Vds的增加，晶體管進(jìn)入“夾斷”區(qū)域(總體上標(biāo)記為20)，在夾斷區(qū)域中在理想的情況下Id-Vlis特性應(yīng)該是水平的，從而單獨(dú)地通過柵極電壓來控制電流(此工作區(qū)域也稱為“線性”區(qū)域或模式)，但是實(shí)際上由于晶體管不可能作為理想的恒定電流源工作，因此Id-Vlis特性具有一定的傾斜度。隨著漏極-源極電壓更進(jìn)一步地增加，隨后擊穿過程導(dǎo)致漏極電流再次響應(yīng)于增加的Vds而更迅速地上升。但是，通常不考慮柵極電流Ig。圖2繪出了與圖I所表征的器件的相同的器件在對數(shù)坐標(biāo)下的柵極電流與漏極電流的比率相對于漏極源極電壓Vds的曲線圖，電壓掃描范圍為12至36V。可以看出，當(dāng)柵極電壓Ve = 0(且源極保持在0V)時，柵極電流小于在14V的漏極-源極電壓下的漏極電流的萬分之一，但是隨著Vds增加，因而比率Ig/Id上升，直到在Vds = 36V時柵極電流Id上升到Lg的10%。這是所不希望的。對于器件和/或電路設(shè)計(jì)者，可能很難確保晶體管不經(jīng)受大的Vds電壓。這種情況之所以可能發(fā)生是因?yàn)镴FET處于放大器的輸入級，并且放大器的設(shè)計(jì)者無法控制或甚至不知道放大器之前的電路或組件。因此即使當(dāng)經(jīng)受大的Vds時也希望能減小JFET汲取的柵極電流。柵極電流的增加是由于發(fā)生在器件內(nèi)的撞擊電離。為了進(jìn)一步考慮撞擊電離的機(jī)理，考慮典型的η溝道JFET器件的結(jié)構(gòu)。這樣的器件在圖3中示出。在本說明中，考慮單個晶體管，但是應(yīng)當(dāng)理解該晶體管可能只是集成電路的眾多晶體管中的一個。在這里使用的如上、下、之上等術(shù)語指示器件如在附圖中所示地取向且應(yīng)該相應(yīng)地解釋。還應(yīng)該認(rèn)識到因?yàn)橥ㄟ^用不同雜質(zhì)或不同雜質(zhì)濃度對半導(dǎo)體材料的不同部分進(jìn)行摻雜來限定晶體管中的多個區(qū)域，因此不同區(qū)域之間的分離的物理邊界可能不是真正存在于完整的器件中，而是可能從一個區(qū)域過渡到另一個區(qū)域。在附圖中所示的一些邊界就是這種類型的，且將其示出為不連貫的結(jié)構(gòu)只是為了幫助讀者理解。圖3所示的器件是絕緣體上硅(SOI)隔離阱器件。由于這種器件處于半導(dǎo)體材料中其自身的“島”中(總體上標(biāo)記為106)，其形成在絕緣阱中且與集成電路的所有其它器件絕緣。在本實(shí)施例中，處理晶片100作為承載襯底且其上形成有二氧化硅絕緣層102。還形成側(cè)壁104 (典型地由二氧化硅構(gòu)成)(其也存在于圖示平面之上和之下)，從而在由層102和側(cè)壁104形成的阱中隔離出硅島106，并且絕緣壁在圖示平面之上和之下延伸并與其平行。形成層102和壁104的工藝是標(biāo)準(zhǔn)的制造工藝，此處不需要進(jìn)行說明。在其它布置中，半導(dǎo)體材料的阱可以是隔離的結(jié)。
當(dāng)形成η溝道FET時，硅島106通常包括P+型半導(dǎo)體(即，非常重?fù)诫s的P型半導(dǎo)體材料，其中受主摻雜劑典型地為硼)的底層110，由于這是由供應(yīng)雙極晶體管的半導(dǎo)體制造廠提供的標(biāo)準(zhǔn)，因?yàn)镻+層通常有益于PNP雙極晶體管的工作?？墒÷詫?10。另一 P摻雜層120形成在層110之上。其沉積為外延層，且通常非常輕摻雜(Ρ_)。層120具有形成在其表面的接觸部122，使得其可作為JFET的背柵?？梢栽O(shè)置界面區(qū)123作為極重?fù)诫s區(qū)，在圖中標(biāo)記為P++。源極區(qū)和漏極區(qū)130和140分別通過以N+型材料摻雜半導(dǎo)體材料來形成。施主摻雜劑通常為磷(但是可使用其它N型摻雜劑)，且摻雜水平是非常高的，典型地約在IO17原子/cm3。設(shè)置更重?fù)诫s的區(qū)域132和142以分別形成與金屬導(dǎo)體134和144的接觸區(qū)。這些區(qū)域通常為砷摻雜。設(shè)置溝道區(qū)150，其也是N摻雜的，但是濃度較低，如為源極和漏極的濃度的三分之一(3X IO16原子/cm3)左右。由P型材料(典型地硼摻雜)的薄層形成的柵極160形成在溝道150之上，并且與柵極電極162連接，如圖所示。柵極電極162和柵極160之間的界面可以借助于重?fù)诫sP++區(qū)，以避免形成肖特基接觸。另選地，正如可正當(dāng)?shù)厥÷詵艠O電極162那樣，柵極區(qū)160可延伸出圖示平面，從而與背柵層120連接。因此背柵120和柵極160是相同的半導(dǎo)體材料區(qū)。這種結(jié)構(gòu)變化不改變關(guān)于器件的工作方式的討論。在器件之上形成絕緣體層170，所述絕緣體層170具有通171、172、173 (如果提供分離的柵極連接)和174，以使得金屬導(dǎo)體能夠分別接觸背柵、源極、柵極和漏極區(qū)。在完整的器件中，柵極電極162 (也稱作頂柵)通常連接到背柵電極122，或者如上所述，柵極160可實(shí)質(zhì)上與背柵層120為相同的區(qū)域。兩種結(jié)構(gòu)均電連接?xùn)艠O和背柵。在制造期間，形成溝道150的N型層可形成為例如在將最終形成源極和漏極區(qū)130,140的區(qū)域之間延伸的N型長條。形成柵極160的P+型區(qū)域隨后通過另一注入步驟形成，使得在本示例中N型溝道區(qū)150被P型柵極區(qū)和背柵區(qū)160和120包圍。此外，隨后可以使用進(jìn)一步的掩模和摻雜步驟，以限定形成源極區(qū)和漏極區(qū)的區(qū)域，使得通過N型材料的連續(xù)導(dǎo)電路徑經(jīng)由溝道存在于漏極到源極之間。在使用中，漏極電流從源極130沿著溝道150流向漏極140。溝道的有效深度隨著從源極130到漏極140的距離而變化，如圖4所示，如本領(lǐng)域技術(shù)人員所公知的，這是因?yàn)橛捎谒┘拥碾妷憾嬖诘谝缓谋M區(qū)200 (由虛線202和204想象地界定)、和第二耗盡區(qū)210 (由虛線212和214想象地界定)。
但是一旦FET已經(jīng)到達(dá)其線性模式，即，已經(jīng)發(fā)生了夾斷，夾斷發(fā)生在晶體管的漏極140附近，并且導(dǎo)致夾斷部分周圍的溝道的大部分(但不是全部)處于耗盡區(qū)中并因此成為非導(dǎo)通的。電流集中到存在于耗盡區(qū)域之間的溝道150的其余導(dǎo)通部分(總體上標(biāo)記為220)中。此外，電場梯度在溝道的該區(qū)域?yàn)樽罡摺D4還示出了在Vds = 36V時器件中所計(jì)算得到的電流密度，但是這些應(yīng)該結(jié)合圖5來考慮。電勢梯度在器件內(nèi)明顯變化。圖5示出了圖4所示器件中的模擬電勢(即，電壓)。還示出了耗盡層的邊界，如它們在圖4中那樣。還示出了等勢線。對于該器件，當(dāng)施加36V電壓至漏極端子并且柵極處于-4V時，器件中的大部分低于IV ( S卩，線230左側(cè))。如代表18V電勢的等勢線240和代表30V電勢的線250的接近度所示，電壓開始向溝道的夾斷區(qū)220(圖4)快速變化?？梢钥闯?，在漏極140的邊緣附近，在很小的距離(總體上標(biāo)記為252)上，跨越器件的電壓量下降。返回圖4，可以看到電壓變化最強(qiáng)的區(qū)域與電流密度最強(qiáng)的區(qū)域一致，由區(qū)域260所指示。由于高電流密度(可能在IOOAcnT2附近)和最強(qiáng)電場梯度的結(jié)合，這引發(fā)在區(qū)域260中原子的撞擊電離。該撞擊電離從原子中剝離載流子，并在區(qū)域270中引發(fā)附加電流， 該附加電流向柵極邊緣匯聚，從而產(chǎn)生發(fā)生附加撞擊電離的另一區(qū)域280。這引起器件產(chǎn)生的柵極電流流動。該器件產(chǎn)生的柵極電流流動正是隨漏極電壓上升柵極電流如此明顯上升的原因。本發(fā)明人認(rèn)識到控制溝道的夾斷區(qū)域附近的撞擊電離的發(fā)生，不僅會提高晶體管的擊穿電壓，而且還會減小柵極電流。這明顯增加了器件的有效輸入阻抗，從而增加了其實(shí)用性。根據(jù)實(shí)施例，在漏極和柵極之間包含附加結(jié)構(gòu)能減小漏極邊緣附近的電場梯度，因此能減小撞擊電離量，并從而減小柵極電流。圖6以平視圖示出了圖3所示類型的水平形成的JFET的半導(dǎo)體區(qū)域中的一些。示出了溝道150的輪廓，其存在于晶體管的上表面之下。半導(dǎo)體材料區(qū)域形成柵極，且在加入形成背柵的區(qū)域120 (參看圖3)的溝道的任意一側(cè)延伸。因此在電氣方面，可將柵極和背柵作為相同的一個來處理。為清楚起見，省略了晶體管表面上的氧化物層和電接觸。在源極和漏極區(qū)域130和140制造期間，在半導(dǎo)體材料或襯底表面上沉積的具有開孔的掩模，掩模中的開孔處于分別形成漏極和源極的位置，這些開孔大致對應(yīng)于槽302和304的位置，如圖7所示，隨后將對其進(jìn)行更詳細(xì)的描述。因此，在圖6所示的晶體管中，只需要對源極區(qū)130、漏極區(qū)140和背柵104進(jìn)行連接以連接晶體管。在根據(jù)本發(fā)明實(shí)施例的制造工藝的修改例中，修改用于摻雜晶體管源極和漏極區(qū)的掩模300以在開孔302附近包含附加開孔400，其用于限定漏極，并且在面向晶體管的源極和溝道的一側(cè)上。因此，在摻雜步驟中，同時地將N型摻雜劑注入或以其它方式提供到掩模300中的開孔302、304和400之下的半導(dǎo)材料(通常為娃)中，從而同時摻雜源極、漏極和附加漏極區(qū)。這產(chǎn)生了可以與圖3所示結(jié)構(gòu)相比較的經(jīng)修改的器件結(jié)構(gòu)，如圖8所示。在圖3和圖8中，相同的參考標(biāo)記用于指示相同的部分。可選擇地，可以省略P+層110，如圖8所示，或可以真正地如圖3所示提供該層。但是最明顯的區(qū)別是在晶體管的漏極140和溝道150之間形成另一 N+區(qū)域410。區(qū)域410和140都是重?fù)诫s的，因此這些區(qū)域中的導(dǎo)電性相當(dāng)好。但是它們通過減少摻雜的區(qū)域420彼此分離，因而具有減小的導(dǎo)電性。因此，區(qū)域410浮置到介于漏極電壓和源電壓之間的中間電壓。附加區(qū)域或中間漏極410實(shí)質(zhì)上是第二漏極，其注入到晶體管的溝道的一部分中，位于源極130和“正?！被虻谝宦O140之間。如圖所示，與接近源極130的程度相比，其更接近漏極140，但是與漏極140間隔開。因此P+區(qū)420和輕摻雜N區(qū)422介于兩個N+區(qū)140和410之間。該中間漏極410也在柵極160和溝道150及漏極140的主要或主體部分之間或中間。當(dāng)利用圖7的掩模300形成時，對于中間漏極410和漏極140，導(dǎo)電性或摻雜類型和濃度都是相同的，對于源極130而言也是相同的。因此在中間漏極410和漏極140中能發(fā)現(xiàn)相同的雜質(zhì)(如，磷)。另選地，如果需要，可使用不同的掩模和注入步驟來形成附加區(qū)域410，其形成在源極和漏極區(qū)之間的溝道中。
如關(guān)于圖3所解釋的，柵極區(qū)160在圖示平面之上和之下延伸，使得在所示實(shí)施例中背柵連接122用作柵極端子。另選地，可以提供柵極端子162(圖3)。在距漏極一定距離處時附加漏極410進(jìn)行注入，使得在熱擴(kuò)散步驟中摻雜劑的擴(kuò)散不足以引起兩個N+區(qū)的相互合并。因此附加注入410的邊界可看作是與漏極140的邊緣分開大于在集成電路的剩余熱處理中雜質(zhì)的擴(kuò)散距離。圖9示意性地示出了圖8所示器件內(nèi)的靜電勢的模擬，其中源極連接-4. 4V電壓并且漏極連接+31V電壓。該圖包括示出24V等電勢、12V等電勢和5V等電勢的等勢線?？梢钥闯觯虚g漏極410處于在12V和24V之間的電勢，且在本例中某處大約是18V。這減小了溝道邊緣處的電場梯度。因此，通過包含中間漏極410，在那些最高電流密度(與圖4相比)的區(qū)域中電場梯度被減小了，并且因此撞擊電離也明顯減小。換言之，如圖10中所示，仍然存在高電流密度區(qū)域，但是它們不再與那些經(jīng)受最高電場梯度的半導(dǎo)體材料區(qū)域相一致。因此，如圖10中所示，相對較高的電流密度(約6A/cm2)的區(qū)域420存在于溝道區(qū)的端部，且與圖4所示的區(qū)域260等同。其位于電流密度430(約2A/cm2)相對較高但是已經(jīng)減小了的指狀區(qū)域內(nèi)，粗略地應(yīng)于圖4中的區(qū)域270。但是我們現(xiàn)在看到漏極142和中間漏極410之間的高電流密度的附加區(qū)域450。因此，盡管區(qū)域440具有接近lOA/cm2的電流密度且區(qū)域450具有約4-6A/cm2的電流密度，這些電流密度發(fā)生在電場梯度大量減小的區(qū)域中。因此增強(qiáng)的電流密度不會引起大量的撞擊電離。圖10還將耗盡區(qū)的邊緣示為虛線。因此耗盡區(qū)邊界452存在于用于形成晶體管的半導(dǎo)體主體中。耗盡區(qū)邊界453和454也存在于漏極140和中間漏極410中。最后，虛線455代表從源極延伸的耗盡區(qū)邊緣。在使用中，中間漏極的電壓處于低的Vds，其主要地通過沿連接中間漏極和漏極的溝道部分的電阻電壓降來限定。隨著跨晶體管的電壓的增加，電壓降變?yōu)橹饕珊谋M區(qū)的空間擴(kuò)展來限定。圖Ila和Ilb比較了現(xiàn)有技術(shù)的晶體管和根據(jù)本發(fā)明實(shí)施例的晶體管的相對特性。在圖Ila中，測量晶體管的漏極電流，該晶體管的源極和柵極電壓維持恒定而漏極電壓增加?，F(xiàn)有技術(shù)器件的特性由線470指示，而根據(jù)本發(fā)明實(shí)施例的晶體管的特性由線472指示?？梢钥闯觯瑢τ谏现?0V的漏極電壓，本發(fā)明實(shí)施例的漏極電流略小于現(xiàn)有技術(shù)的晶體管，但是明顯地，當(dāng)漏極電壓上升超過25V時，構(gòu)成本發(fā)明實(shí)施例的晶體管的性能保持是預(yù)期的和線性的，而現(xiàn)有技術(shù)的晶體管則開始被擊穿。圖Ilb比較了現(xiàn)有技術(shù)的晶體管和構(gòu)成本發(fā)明實(shí)施例的晶體管的柵極電流和漏極電流的比率，它們分別用線480和482指示?？梢钥闯觯?，對于28V的漏極電壓，根據(jù)本發(fā)明實(shí)施例形成的晶體管的柵極電流小于2%，且事實(shí)上比在工作范圍內(nèi)任意漏極電壓下的現(xiàn)有技術(shù)的晶體管的柵極電流小約100倍。在本發(fā)明人所制作的測試器件的范圍內(nèi)，可重復(fù)獲得上述結(jié)果。這說明了中間漏極區(qū)域的形成使得柵極電流減小了約兩個數(shù)量級，而對器件其它特性幾乎沒有影響。在測試中，形成60 μ mX 10 μ m的η型JFET，其漏極和中間漏極之間的邊緣到邊緣間隔或距離為4μπι，其由摻雜掩模限定。此距離只通過示例方式給出，其它間隔也是可能的。在本實(shí)施例中，漏極和中間漏極沒有合并，使得區(qū)域具有與介于漏極和中間漏極之間的溝道類似的摻雜特性。優(yōu)選地，漏極和中間漏極之間的間隔至少是擴(kuò)散長度的兩倍，使得如果摻雜劑驅(qū)使步驟使摻雜劑擴(kuò)散I. 5 μ m，則最小間隔優(yōu)選為3 μ m。對于30-40VNJFET的示 例性的間隔范圍是約3 μ m到5 μ m。
在與形成漏極相同的步驟中形成中間漏極是相對較容易的，如前所述，因?yàn)榭梢栽谙薅ㄔ礃O和漏極的注入的相同掩模中提供附加開孔。開孔的大小和形狀可以相對容易地控制，其不需要以很高的精度限定。因此，此修改相對于現(xiàn)有技術(shù)的方法不需要附加掩模，實(shí)施成本低，并且對工藝變化不是特別敏感。 在另一變型例中，可以修改漏極或中間漏極的邊緣的摻雜分布以使摻雜濃度在擴(kuò)展區(qū)上減小。這減少了漏極或中間漏極的邊緣的突變，意味著消除了電場梯度的變化。這進(jìn)一步減小了如溝道端部處的夾斷區(qū)附近的電場梯度，導(dǎo)致此區(qū)域中撞擊電離的進(jìn)一步減小。如圖12所示，通過在面對場效應(yīng)晶體管的溝道的用于中間漏極(如圖所示)的開孔400附近和/或用于漏極的開孔302附近提供附加開孔310，可獲得這種摻雜劑的逐漸減小。在一個例子中，開孔310可名義上為約I平方微米，其中心從漏極開孔302或中間漏極開孔400的邊緣偏移約I. 5 μ m。這些額外的擴(kuò)散不需要限定于方形，并且可以使用任意形狀形成，其給出了對摻雜劑分布的修改?？墒褂貌煌笮〉膱A、不同寬度或間隔的線或多條線。盡管至此將第二漏極或中間漏極都描述為被隔離的，其中，由于其被絕緣層覆蓋，如圖所示沒有制作與其的外部連接，但是可以修改晶體管來形成到第二漏極的連接。隨后可將第二漏極連接至電路，該電路能有效地控制第二漏極的電壓，且有利地不吸收任何實(shí)質(zhì)流出漏極的電流量。本文所描述的晶體管及形成其的方法可以實(shí)施在多種電子器件中。電子器件的示例可以包括高速信號處理芯片、功率調(diào)整器、存儲芯片、存儲模塊、光網(wǎng)絡(luò)或其它通訊網(wǎng)絡(luò)的電路、以及盤驅(qū)動電路。可以結(jié)合這些電子器件的產(chǎn)品包括但不限于消費(fèi)者電子產(chǎn)品、消費(fèi)者電子產(chǎn)品的部件、電子測試設(shè)備等。消費(fèi)電子產(chǎn)品可以包括，但不限于移動電話、蜂窩基站、電話、電視、計(jì)算機(jī)監(jiān)控器、計(jì)算機(jī)、手持電腦、個人數(shù)字助理(PDA)、微波爐、電冰箱、立體聲系統(tǒng)、盒式錄音機(jī)或播放器、DVD播放機(jī)、CD播放器、VCR、MP3播放器、收音機(jī)、可攜式攝像機(jī)、照相機(jī)、數(shù)碼照相機(jī)、便攜式存儲芯片、洗衣機(jī)、烘干機(jī)、洗/烘一體機(jī)、復(fù)印機(jī)、傳真機(jī)、掃描儀、多功能外圍器件、手表、鐘表、等。此外，電子器件可包括非成品。
雖然本發(fā)明已經(jīng)關(guān)于某些實(shí)施例進(jìn)行了描述，但是對本領(lǐng)域技術(shù)人員而言顯而易見的其他實(shí)施例，包括沒有提供在此所闡明的全部特征和優(yōu)點(diǎn)的實(shí)施例，同樣屬于本發(fā)明 的范圍之內(nèi)。而且，以上所描述的各種實(shí)施例能夠被結(jié)合以提供更多的實(shí)施例。另外，在一種實(shí)施例的背景下示出的某些特征同樣能夠并入其他實(shí)施例中。因此，本發(fā)明的范圍僅參照所附的權(quán)利要求來限定。
權(quán)利要求
1.一種電子器件，其包含具漏極、柵極和源極的場效應(yīng)晶體管，其中所述漏極和所述源極由第一類型的半導(dǎo)體區(qū)域形成，并且其中在所述柵極和所述漏極之間設(shè)置另ー摻雜區(qū)域。
2.如權(quán)利要求I所述的電子器件，其中允許所述另ー摻雜區(qū)域在使用中達(dá)到介于源極電壓和漏極電壓之間的電壓。
3.如權(quán)利要求I所述的電子器件，其中所述另ー摻雜區(qū)域形成中間漏極區(qū)。
4.如權(quán)利要求3所述的電子器件，其中所述另ー摻雜區(qū)域是所述第一類型的區(qū)域。
5.如權(quán)利要求I所述的電子器件，其中所述柵極由與所述第一類型相反的第二類型的區(qū)域形成。
6.如權(quán)利要求I所述的電子器件，其中所述晶體管是結(jié)型場效應(yīng)晶體管。
7.如權(quán)利要求I所述的電子器件，其中所述漏極和所述另ー摻雜區(qū)域中的至少ー個在其面向所述場效應(yīng)晶體管的溝道的ー側(cè)具有減小的摻雜濃度的經(jīng)改變的摻雜分布。
8.如權(quán)利要求I所述的電子器件，其中所述第一類型的區(qū)域是N型半導(dǎo)體。
9.如權(quán)利要求I所述的電子器件，其中在半導(dǎo)體材料的結(jié)隔離阱和半導(dǎo)體材料的絕緣阱其中之一中形成所述場效應(yīng)晶體管。
10.如權(quán)利要求I所述的電子器件，其中所述漏極和所述另ー摻雜區(qū)域通過所述晶體管的溝道的一部分彼此分離。
11.一種場效應(yīng)晶體管，其包含源極、溝道和漏極，其中在所述溝道中鄰近所述漏極地形成中間漏扱。
12.如權(quán)利要求11所述的場效應(yīng)晶體管，其中所述中間漏極具有與所述漏極基本上相同的摻雜濃度和類型。
13.ー種形成包含場效應(yīng)晶體管的電子器件的方法，所述方法包括 摻雜半導(dǎo)體區(qū)域以形成源極、漏極和溝道；以及 在所述溝道中鄰近所述漏極地形成另ー摻雜區(qū)域。
14.如權(quán)利要求13所述的方法，其中所述另ー摻雜區(qū)域具有注入其中與漏極區(qū)域相同的雜質(zhì)。
15.如權(quán)利要求13所述的方法，還包括提供用于同時摻雜源極、漏極和另ー摻雜區(qū)域的單ー掩模。
16.一種場效應(yīng)晶體管，其具有源極區(qū)以及第一漏極區(qū)和第二漏極區(qū)，其中所述第二漏極區(qū)介于所述第一漏極區(qū)和所述源極區(qū)之間，并與所述第一漏極區(qū)和所述源極區(qū)分離。
17.如權(quán)利要求16所述的場效應(yīng)晶體管，其中允許第二漏極在使用中浮置到介于源極電壓和第一漏極電壓之間的電壓。
18.如權(quán)利要求16所述的場效應(yīng)晶體管，其中第二漏極具有接觸部，并且能被電路驅(qū)動至介于所述源極和所述第一漏極的電壓之間的電壓。
全文摘要
本發(fā)明涉及一種具有漏極(140)、柵極(160)和源極(130)的場效應(yīng)晶體管，其中該漏極(140)和該源極(130)由第一類型半導(dǎo)體區(qū)形成。一方面，該場效應(yīng)晶體管還包括另一摻雜區(qū)，例如位于柵極(160)和漏極(140)之間的另一N+區(qū)(410)。該另一摻雜區(qū)可視為場效應(yīng)晶體管的中間漏極。在一些實(shí)現(xiàn)方式中，該另一摻雜區(qū)可以是重?fù)诫s的。通過該另一摻雜區(qū)，可減小漏極(140)附近的場梯度。
文檔編號H01L29/08GK102714225SQ201080049780
公開日2012年10月3日 申請日期2010年11月1日 優(yōu)先權(quán)日2009年11月2日
發(fā)明者A·D·貝因, A·M·德格納恩, B·P·斯坦森, D·F·鮑爾斯, M·T·鄧巴, P·M·達(dá)利, P·M·邁克古尼斯, W·A·拉尼 申請人:美國亞德諾半導(dǎo)體公司