專利名稱：雙極晶體管的制作方法
技術領域：
本發(fā)明 主要涉及晶體管，更特定地，涉及擊穿電壓提高的雙極晶體管和其中的結構。
背景技術：
在電場開始從原子撕扯電子之前，半導體材料具有其能夠承受的最大場強，因此導致擊穿，使得材料變成導電的，或許導致永久損壞。制備摻雜區(qū)域以形成半導體器件改變了電場梯度在材料中的存在形式，且可以改變擊穿電壓。非常需要降低出現的擊穿電壓的減小量。
發(fā)明概要根據本發(fā)明的方面，提供ー種雙極晶體管，其包括發(fā)射極區(qū)、基極區(qū)和集電極區(qū)，以及環(huán)繞該基極區(qū)的保護區(qū)。根據本發(fā)明的另一方面，提供一種用于制備雙極晶體管的方法，包括形成發(fā)射極區(qū)、基極區(qū)和集電極區(qū)，以及形成環(huán)繞該基極區(qū)的保護區(qū)。因此，修改晶體管中的電場分布圖從而提高其擊穿電壓是可能的。在某些實施例中，可以在該保護區(qū)上設置導電層且使該導電層在該保護區(qū)上延伸越過該保護區(qū)。這可能引起耗盡層延伸鄰近該保護區(qū)以致減小該保護區(qū)附近的電場梯度。在某些實施例中，可以同時摻雜該保護區(qū)和基極區(qū)。


將參考附圖只示例性地進ー步描述本發(fā)明，其中圖I是表示現有技術垂直制備的PNP雙極晶體管的示意剖面圖；圖2是不同工作條件下，晶體管的集電極電流與集電極電壓比值的對數坐標圖，且顯示擊穿結果；圖3表示圖I所示的已經理論上不導電的晶體管開始擊穿時,該晶體管中的改變的電場梯度；圖4表示圖I所示的導通(導電)的晶體管開始擊穿時，該晶體管中的模擬電場梯度；圖5表示在比開始擊穿所需的集電極-基極電壓僅小幾伏特的集電極-基極電壓下導通時的圖4的晶體管；圖6示出根據本發(fā)明第一實施例的晶體管的示意剖面圖；圖7示出在集電極關于基極結保持在-80伏特下的圖6的晶體管中的模擬電場梯度；圖8是示出不同保護環(huán)-基極間隔的保護環(huán)電壓與集電極電壓的曲線圖9以示意剖面圖示出根據本發(fā)明的另外的實施例的晶體管，也示意性示出該晶體管中的電場等位線；圖10示出與圖9所示的晶體管相同但環(huán)包括場板的晶體管中的電勢；圖11是圖I的現有技術晶體管的平面視圖；以及圖12是根據本發(fā)明實施例的晶體管的平面視圖。
具體實施例方式以下的詳細描述著カ于本發(fā)明的某些特定實施例。然而，本發(fā)明可以許多不同的方式實施。應當顯而易見的是，這些情況能以各種形式實施，且這里公開的任特定結構、功能或兩者僅是代表性的?；谶@里的教導，本領域技術人員應該意識到，這里公開的ー種情況可以獨立于任何其他情況實施，且這些情況的兩種或更多種可以各種方式結合。例如，可以采用這里闡明的任意數量的情況實現ー種裝置或執(zhí)行ー種方法。此外，可以采用其他結構、功能，或者采用除這里闡明的一種或更多種情況的外的結構和功能或不同于這里闡明的一種或更多種情況的結構和功能，實現這種裝置或執(zhí)行這種方法。這里使用的相關術語如“上”、“下”等等是指部件在附圖中的朝向，且應被相應地解釋。圖I說明典型的雙極晶體管的布圖。例如，該晶體管可以是PNP晶體管。技術人員會意識到，這里公開的教導也適用于NPN雙極晶體管。圖I所示的布置是垂直制備的PNP晶體管。該晶體管2形成于襯底10上，其可以是半導體載體晶片。該襯底10可以承載大量晶體管，各晶體管應相互隔離。如本領域技術人員所知道的，這可以通過提供摻雜的半導體阱并且形成反向偏置結來實現。然而，存在更新的技術如絕緣體上硅(SOI)制備，其中個體器件可以構造于絕緣層12上并被側壁14圍繞，絕緣層12可以包括ニ氧化硅，側壁14也可以包括ニ氧化硅。該晶體管2包括作為該雙極晶體管的集電極的P型層20。如果該器件作為分離部件提供，層10和12可以省略且該P型層20可以具有附著到其下表面的鍵合墊。然而，當該晶體管2被制備于集成電路中吋，則該P型層20通過P型區(qū)域22被連接至器件的上表面。該P型層20和P型區(qū)域22可以被相對重地摻雜，在某些命名法中可以描述為P+，其中“ + ”表示重或增強的摻雜水平。金屬接觸24在P型區(qū)域22 (多個)表面處形成電流連接以形成集電極端子。由于接觸24附近的電流密度非常高，可以提供非常高摻雜的P型半導體區(qū)域26以降低接觸電阻。在該P型層20上是較輕重摻雜的P型區(qū)域30。有時，這被叫做F，其中“-”符號表示輕或降低的摻雜強度。典型地，摻雜濃度比該P型層20小100至1000倍，但是在該范圍外的值也是可以接受的。在該P型區(qū)域30上是N型區(qū)域40，其形成該晶體管2的基板。P型島區(qū)域50形成于該N型區(qū)域40中，從而形成器件的發(fā)射扱。金屬接觸42提供于該基極區(qū)40上以作為基極端子，增強的N型摻雜區(qū)域44可以被提供在基極端子下，以通過提供更低的接觸阻抗來促進電流流動。通常，本領域技術人員描述該晶體管為具有本征部分和非本征部分。該本征部分位于該基極區(qū)之下，一般在區(qū)域60中。非本征部分為器件的其余部分。
對于本領域技術人員，眾所周知的是，當P型和N型半導體材料接觸吋，P型材料中的空穴趨向于擴散進入N型材料，而N型材料中的電子趨向于擴散進入P型材料。該擴散打破電荷中性而在結處建立靜電勢，這進而產生ー個大部分載流子被除去的區(qū)域，稱為耗盡層。該耗盡層具有比周圍半導體更高的電阻率，因此，晶體管中最強的電場出現在不同類型半導體的邊界處或該邊界附近。如先前所解釋的，エ藝參數影響擊穿電壓。這些參數包括摻雜濃度和摻雜劑滲透到半導體材料的距離。一種エ藝，例如用于生產適于工作在額定電壓如36V的器件的エ藝，可以導致具有大概兩倍于額定工作電壓如約70V的擊穿電壓的晶體管。到此為止，討論的擊穿似乎是單個過程，但事實上擊穿可以不同方式以及在不同工作條件下發(fā)生。器件例如可以是導通的，在集電極和發(fā)射極之間通過電流，在這種工作模式中導致擊穿的機制可以由不同于器件在非導電(“關斷”)時導致擊穿的機制。圖2示出示例PNP晶體管在其集電極與發(fā)射極端子間的電壓差從O至接近-70伏 特改變時測試的擊穿電流的測量結果。對于測量結果“Bvces”，器件是關斷的，基極隨同發(fā)射極被保持為0V。集電極電壓從O伏特掠過并朝負方向増大。對于測量結果“ Bvceo ”，器件是導通的，名義上基極開路，但實際上電流吸收器控制基極電流在非常小的預定值?？梢钥闯?，在測試器件中，兩個擊穿電壓是相同的。這表明在兩個擊穿事件中牽涉相同的現象。本發(fā)明人進ー步研究并建立了該晶體管的計算機模擬。圖3更詳細地示出了圖I所示晶體管的一部分，特別聚焦于器件表面附近的區(qū)域，包括發(fā)射極區(qū)、基極區(qū)和集電極區(qū)。還示出了象征性的器件結構，也示出了電場梯度。盡管已示出器件結構，如基極和集電極，被良好地確定界限，但應該意識到，在制備過程中，在其他摻雜エ藝時進行的離子注入エ藝典型地從該器件的表面之上發(fā)生，因此摻雜劑濃度典型地在表面附近較大并隨著進入晶片的深度增加而自然地減小。注入之后，在加熱晶片的位置進行擴散涉驟。這使得摻雜劑散布，幫助抹除摻雜劑濃度的局部不連續(xù)。然而，擴散在所有方向上發(fā)生，因此圖I的基極區(qū)與P型區(qū)域30之間的理論上尖的輪廓變成更光滑的濃度變化，因此該晶體管在這些區(qū)域間沒有尖鋭邊界。也應注意到，在不同摻雜材料間的結附近的更高的摻雜劑濃度意味著耗盡區(qū)更小，因此，不同區(qū)域間的任何電壓差在更小距離兩端下降，因而靜電場梯度更高。假定注入通常從上方發(fā)生，隨后最高電場梯度趨向于位于晶體管表面附近——即使此后進行熱擴散步驟。另外，由靜電理論知道，電場梯度在曲面周圍増大?；鶚O層的形成導致產生如下結構，其具有理論上平坦的底表面(這可以被認為是具有無限半徑的圓柱體的一部分)，該底表面具有彎曲邊緣，其可以被認為是具有與擴散距離相同的半徑的圓柱體。因此，基極區(qū)邊緣的曲率導致電場強度増大。圖3示出了器件的一小部分，代表遭受擊穿的第一部分，該擊穿發(fā)生在鄰近基極區(qū)40邊緣的區(qū)域100。這個界面標記了基極區(qū)40與集電極之間的界面，稱為基板-集電極結，此處電場梯度可超過5 X IO5伏特每米。被虛線106圍繞的區(qū)域104具有的電場梯度可大于4X IO5伏特每米。被虛線112界定的區(qū)域110具有的電場梯度可在3 X IO5伏特每米和4X105伏特每米之間。
圖3也示出了在集電極結構周圍的耗盡區(qū)121的邊緣120。該耗盡區(qū)域121已朝基極區(qū)40延伸。因此，在其上基極至集電極的電壓差下降的距離被減小了，再次促使局域化電場梯度的增加。高的電場梯度引起區(qū)域100中的雪崩擊穿，載流子(這里為電子)被掃向并注入基極區(qū)40。這些載流子像信號一樣導通器件，如果器件中的電流不被外部因素限制，那么集電極電流將增大直至器件被損壞。圖4與圖3類似，但示出了當基極通過控制電流時器件內的模擬電場梯度。與圖3 一祥，擊穿隨基極-集電極結處的器件表面附近的高電場勢區(qū)域100的產生而發(fā)生。如圖5所示，模擬也示出了，當器件導通但僅處于擊穿開始之下幾伏特時，極高的電場梯度(即，區(qū)域100)消失于基極區(qū)的轉角。根據優(yōu)選實施例，可通過在該雙極晶體管中制備附加結構來降低建立在基極區(qū)轉角處的極高電場梯度。如圖6所示，在環(huán)繞基極區(qū)40的器件表面區(qū)域制造保護區(qū)200。當從該晶體管上方觀看時，該保護區(qū)200圍繞基極區(qū)40，因此也可被稱為保護環(huán)。然而，本文中的“環(huán)”僅表示封閉的圈狀結構，而不必指圓形形狀。例如，可使用矩形圏。也示出了場隔離層210，其一般制備于半導體表面，如本領域技術人員眾所周知的那樣。在示例性實施例中，部分場隔離層210使基極區(qū)40與保護區(qū)200絕緣。然后在器件表面上沉積最終的鈍化或絕緣層，如ニ氧化硅，僅金屬接觸延伸穿過該層。這種隔離是器件制備中的標準特征，無需進ー步描述。與圖I中一祥，圖6的集電極區(qū)20和發(fā)射極區(qū)50均被摻雜為P型半導體材料。仍如圖1，圖6的基極區(qū)40和保護區(qū)200被摻雜為N型半導體材料。因此，集電極20和發(fā)射極50具有ー種導電類型，而基極區(qū)40和保護區(qū)200具有另ー種相反的導電類型。本領域技術人員會意識到，在其他實施例中，摻雜劑類型可以顛倒，即基極區(qū)40和保護區(qū)200可被摻雜為P型半導體材料而集電極區(qū)20和發(fā)射極區(qū)50可被摻雜為N型半導體材料。以相同導電類型的材料形成保護層200和基極區(qū)40兩者會是有利的。有利地，保護區(qū)200可與基極區(qū)40同時被注入。結果，形成保護區(qū)200不會招致任何額外的エ藝步驟，且可使用與形成基極區(qū)40相同的摻雜掩摸。因此，保護層200和基極區(qū)40具有相同的導電類型，盡管不同的幾何形狀可能導致稍微不同程度的擴散，但是會在這些區(qū)域中具有相同的最大摻雜劑濃度。保護區(qū)200具有加寬形成在基極40與集電極20之間的PN結的邊緣周圍的空間電荷區(qū)的作用。另外，保護區(qū)200不連接到任何接觸。這使得其對于基極電壓和集電極電壓的中間電壓浮置。這進而意味著，因為基板-集電極電壓在晶體管中更大距離上下降，因此電場梯度降低。不存在保護區(qū)時，在正好小于導致擊穿發(fā)生所需的電壓的電壓情況下，耗盡層會從基板-集電極延伸距離d。當保護區(qū)200被注入時，其可以被定位為在完成的晶體管中，該保護區(qū)200的邊緣與基極-集電極結隔離開小于距離d的距離。在某些實施例中，可在基極區(qū)40和集電極區(qū)20之間包括另外的中間區(qū)。在圖6 中，這個中間區(qū)是較輕的重摻雜P型區(qū)30。典型地，P型區(qū)30的摻雜濃度從比集電極區(qū)20輕的重摻雜變化到完全不摻雜，另稱為本征半導體。圖7更詳細地示出了圖6的器件的橫向區(qū)域250。圖7也示出了基極40和發(fā)射極50保持在OV且集電極保持在-80V的器件中的等電位線。
在這個示例中，已經形成了保護區(qū)200，以致其對于基極電壓與集電極電壓之間的大約一半的電壓浮置。通過這樣做，降低了基極區(qū)40邊緣的電場梯度。這意味著在電場梯度變得足夠大以導致雪崩擊穿發(fā)生之前，可在集電極20與基極40之間施加更高的電壓。包含保護區(qū)200改變了晶體管2中的電勢梯度。等電位線以及它們的電壓示意性被包括在圖7中。與基極區(qū)40的其他部分周圍的梯度相比，在區(qū)域270中的晶體管表面處，基極區(qū)40的邊緣仍經受比較高的電場梯度。然而，電場梯度被有效地降低了，從而電場梯度不會引起驅使擊穿過程的碰撞電離，即使在這個示例中集電極電壓為-80伏持，這對于省略保護區(qū)的相同器件(如圖3所示)來說超過了擊穿電壓，如圖2所示?？梢姡瑝航档牡诙^(qū)域發(fā)生在面朝P型材料區(qū)域22的邊緣處的區(qū)域280中的器件表面處，P型材料區(qū)域22電連接集電極層20且將集電極層20帶至器件的該表面?？紤]該保護區(qū)200的作用的ー種方式是認為它在基極40周圍展開耗盡層，有效增大其曲率半徑，因此降低因曲率增強的電場梯度。
本發(fā)明人研究了保護區(qū)200與基極40之間不同間隔的影響。研究結果示于圖8中。研究了保護區(qū)與基極間隔距離(熱擴散之前)為4，5，6和7微米(μ m)的效果。隨著集電極電壓從O伏特掃掠至器件擊穿電壓，測量該保護區(qū)的電壓。實驗中的保護區(qū)為3 μ m寬，并從限定基極區(qū)注入位置的掩?？走吘壷料薅ūＷo區(qū)注入位置的最近的掩?？走吘墱y量間隔距離。假如保護環(huán)的寬度足夠寬使得其被可靠地形成，那么該寬度不是特別重
要，O可見，當該保護區(qū)200相對接近集電極(較小間隔如4 μ m)吋，很小的集電極電壓被傳輸至該保護區(qū)，從而基極邊緣的電場梯度沒有顯著地降低。因此對于4 μ m的保護區(qū)，當集電極處于-50V吋，該保護區(qū)僅為約-8V左右，所以基極集電極電壓大部分降在該保護區(qū)200與基極40之間的其余距離(> 4 μ m)上。隨著該保護區(qū)到基極的距離增加，該保護區(qū)對于更大比例的集電極電壓浮置，所以，例如集電極電壓在-50伏特，該5 μ m間隔的保護區(qū)為約-30V左右，而該6 μ m和7 μ m間隔保護區(qū)大約在-44V。這仿佛暗示，對于該器件，保護區(qū)優(yōu)選距集電極的距離在4 μ m和5 μ m之間。然而，保護區(qū)的寬度也影響器件的工作。每條線末端的圓形標記了擊穿開始。參考圖9，在一個實施例中，可以通過在保護區(qū)上方但與保護區(qū)絕緣地設置從保護區(qū)到集電極接觸延伸某一距離的金屬導體290來實現擊穿電壓的増大。當可以被認為是場板的這樣金屬層被連接至基極端子吋，導致該保護區(qū)200周圍的N型半導體的耗盡橫向延伸。這進而降低該耗盡層的曲率半徑，從而導致該保護區(qū)邊緣的電場梯度進ー步降低。這意味著，該保護區(qū)可以被定位為在沒有導體時其將會具有發(fā)生在其朝向該集電極連接22的邊緣處的擊穿。通過延伸該耗盡層，該場板于是用于降低該邊緣處的電場梯度。這導致擊穿電壓的進一歩増大。圖9以線300、300a和300b示意性地說明電場梯度的降低，線300、300a和300b描繪出區(qū)域302、302a和302b的邊界，對于具有金屬性場板290的器件，區(qū)域302、302a和302b具有例如來自較小電場梯度區(qū)域的大約SXlO5Vnr1的電場梯度，盡管如剖面圖中顯示為兩塊板，事實上，金屬性場板290是在布置圖平面的上方和下方連接在一起的單個結構，從而使得它處于同電位，如電連接294所示意表示的。將理解，區(qū)域302、302b也代表單個環(huán)形區(qū)域。圖10示意性示出了對于與圖9所示相同但省略場板290的器件的電場梯度。與圖9所示的等效器件相比，圖10示出了邊界300未延伸進入的區(qū)域305。因此，與具有場板290的器件相比，在沒有場板290的器件中，在該保護區(qū)200的邊緣周圍電場梯度更高。這說明在圖9所示的晶體管中，該場板導致耗盡層擴展。圖11示出了圖I的示例性現有技術晶體管的平面視圖。該晶體管2是形成于集成電路320中的許多晶體管中的ー個。金屬軌跡322、324和326代表更高的金屬化圖案，其制成互連至該晶體管的發(fā)射極區(qū)、基極區(qū)和集電極區(qū)并以劃線示出。圖12示出了如何通過包括在該晶體管表面處與基極區(qū)40間隔開且環(huán)繞或圍繞該基極區(qū)40的保護區(qū)200來改變圖11的器件。該改變使得該晶體管2能夠被制備為具有增大的擊穿電壓，而不需任何超越改變掩模的エ藝變化。該保護區(qū)200可以在注入基極40的同一處理步驟中被注入。場板可以在形成電路表面上的互連的同一金屬化步驟中形成。該 場板也可以用于保證該集成電路的制備者不在該晶體管中的關鍵結之上放置任何其他的電壓未知的導體。這可以避免在該晶體管中引入另外的未知電場。因此提供改善的晶體管是可行的。
應用可以在各種電子設備中實施這里描述的晶體管。電子設備的例子可以包括高速信號處理芯片、功率調整器、存儲芯片、存儲模塊、光學網絡電路或其他通信網絡，以及盤驅動電路。其中可以結合這些電子設備的產品包括但不限于消費電子產品及其零部件、電子測試設備等。上述消費電子產品可包括但不限于移動電話、網絡基站、電話、電視機、計算機監(jiān)控器、計算機、掌上電腦、個人數字助理(PDA)、微波、電冰箱、立體聲系統(tǒng)、盒式錄音機或播放器、DVD播放器、CD播放器、VCR, MP3播放器、收音機、可攜式攝像機、照相機、數字照相機、便攜式存儲芯片、洗衣機、干衣機、洗衣/干衣機、復印機、傳真機、掃描儀、多功能外圍設備、手表、時鐘等。另外，電子器件可包括未完成的產品。盡管本發(fā)明已經描述了特定的實施例，對于本領域普通技術人員來說顯而易見的其他實施例也在本發(fā)明的范圍內，這些其他實施例包括沒有提供這里提出的全部特征和優(yōu)點的實施例。而且，以上描述的各種實施例可結合以提供進ー步的實施例。另外，在實施例的上下文中示出了的某些特征也可以被結合到其他實施例中。因此，本發(fā)明的范圍僅參考附加的權利要求來限定。
權利要求
1.一種裝置，包括雙極晶體管，所述雙極晶體管包括發(fā)射極區(qū)、基極區(qū)和集電極區(qū)，以及環(huán)繞所述基極區(qū)的保護區(qū)。
2.如權利要求I的裝置，進一步包括場板，所述場板布置在所述保護區(qū)之上并延伸越過所述保護區(qū)的邊緣。
3.如權利要求I的裝置，其中所述雙極晶體管是垂直形成的晶體管，從而使得所述集電極區(qū)在所述基極區(qū)之下延伸。
4.如權利要求3的裝置，其中連接區(qū)域從所述集電極區(qū)延伸至所述垂直晶體管的表面，從而能夠制得從所述垂直晶體管的所述表面至所述集電極區(qū)的電接觸。
5.如權利要求I的裝置，其中所述雙極晶體管形成于由絕緣體界定的阱中。
6.如權利要求5的裝置，其中所述絕緣體是二氧化硅。
7.如權利要求I的裝置，其中所述發(fā)射極區(qū)和集電極區(qū)被摻雜以形成具有第一導電類型的區(qū)域，且所述基極區(qū)和所述保護區(qū)被摻雜以形成具有與所述第一類型相反的第二導電類型的區(qū)域。
8.如權利要求7的裝置，其中具有所述第一類型的區(qū)域是P型半導體且具有所述第二類型的區(qū)域是N型半導體。
9.如權利要求7的裝置，其中所述第一類型是N型半導體且所述第二類型是P型半導體。
10.如權利要求I的裝置，進一步包括在所述基極區(qū)和所述集電極區(qū)中間的另外的半導體材料區(qū)域，其中所述另外的區(qū)域的摻雜濃度的范圍是比所述集電極區(qū)的重摻雜輕的重摻雜。
11.如權利要求I的裝置，其中所述保護區(qū)的邊緣距所述基極區(qū)的邊緣4μ m至6 μ m之間。
12.如權利要求11的裝置，其中所述保護區(qū)實質上為3μπι寬。
13.一種制備雙極晶體管的方法，包括 形成發(fā)射極區(qū)、基極區(qū)和集電極區(qū)；以及 形成環(huán)繞所述基極區(qū)的保護區(qū)。
14.如權利要求13的方法，進一步包括建立場板，所述場板布置在所述保護區(qū)上并延伸越過所述保護區(qū)的邊緣。
15.如權利要求13的方法，其中形成所述發(fā)射極區(qū)、所述基極區(qū)和所述集電極區(qū)包括在所述基極區(qū)之下建立所述集電極區(qū)以限定垂直晶體管。
16.如權利要求13的方法，進一步包括從所述集電極區(qū)至所述垂直晶體管的表面延伸連接區(qū)域，從而能夠制得從所述垂直晶體管的所述表面至所述集電極區(qū)的電接觸。
17.如權利要求13的方法，其中形成所述發(fā)射極區(qū)、所述基極區(qū)和所述集電極區(qū)包括在由絕緣體界定的阱中提供所述區(qū)域。
18.如權利要求13的方法，其中形成所述保護區(qū)包括通過一個掩模同時摻雜所述保護區(qū)和所述基極區(qū)。
全文摘要
一種雙極晶體管，其包括發(fā)射極區(qū)(50)、基極區(qū)(40)和集電極區(qū)(20)以及與該基極區(qū)(40)間隔開并環(huán)繞該基極區(qū)(40)的保護區(qū)(200)?？梢酝ㄟ^使用同摻雜掩模來形成該基極區(qū)(40)和該保護區(qū)(200)，在晶體管工作時，該保護區(qū)(200)可以用于擴展耗盡層。
文檔編號H01L29/40GK102668087SQ201080049791
公開日2012年9月12日 申請日期2010年11月1日 優(yōu)先權日2009年11月2日
發(fā)明者A·D·貝因, A·M·德格納恩, B·P·斯坦森, D·F·鮑爾斯, M·T·鄧巴, P·M·達利, P·M·邁克古尼斯, W·A·拉尼 申請人:美國亞德諾半導體公司