專利名稱：Cmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種采用高K金屬柵極的 CMOS晶體管的制作方法。
背景技術(shù)：
隨著集成電路制造技術(shù)的不斷發(fā)展，MOS晶體管的特征尺寸也越來(lái)越小。在MOS 晶體管特征尺寸不斷縮小情況下，為了降低MOS晶體管柵極的寄生電容，提高器件速度，高 K柵介電層與金屬柵極的柵極疊層結(jié)構(gòu)被引入到MOS晶體管中。為避免金屬柵極的金屬材料對(duì)晶體管其他結(jié)構(gòu)的影響，所述金屬柵極與高K柵介電層的柵極疊層結(jié)構(gòu)通常采用柵極替代(!^placement gate)工藝制作。在該工藝中，在源漏區(qū)注入前，在待形成的柵極位置首先形成由多晶硅構(gòu)成的犧牲柵，所述犧牲柵用于自對(duì)準(zhǔn)形成源漏區(qū)等工藝處理。而在形成源漏區(qū)之后，會(huì)移除所述犧牲柵并在犧牲柵的位置形成柵極開(kāi)口，之后，再在所述柵極開(kāi)口中依次填充高K柵介電層與金屬柵極。由于金屬柵極在源漏區(qū)注入完成后再進(jìn)行制作，這使得后續(xù)工藝的數(shù)量得以減少，避免了金屬材料不適于進(jìn)行高溫處理的問(wèn)題。在實(shí)際應(yīng)用中，PMOS晶體管與NMOS晶體管的器件特性并不相同，因此其柵極結(jié)構(gòu)需要基于不同的閾值電壓需求進(jìn)行設(shè)計(jì)。因此，在采用所述柵極替代工藝制作CMOS晶體管時(shí)，需要分別形成PMOS晶體管與NMOS晶體管的柵極，即，CMOS晶體管制作工藝需要進(jìn)行兩次柵極替換工藝，以實(shí)現(xiàn)犧牲柵的替換。美國(guó)專利US6171910即公開(kāi)了一種采用柵極替換工藝制作CMOS晶體管的方法。參考圖1至圖5，示出了該制作方法的部分流程。如圖1所示，提供半導(dǎo)體襯底101，在所述半導(dǎo)體襯底101上的PMOS區(qū)103與NMOS 區(qū)105分別形成犧牲柵極結(jié)構(gòu)107與源漏區(qū)，所述犧牲柵極結(jié)構(gòu)包括偽柵介電層109、犧牲柵111以及硬掩膜層113。如圖2所示，在所述半導(dǎo)體襯底101上形成介電保護(hù)層115，平坦化所述介電保護(hù)層115，直至露出犧牲柵111表面。如圖3所示，在所述半導(dǎo)體襯底101上形成第一光刻膠層117，圖形化所述第一光刻膠層117，露出PMOS區(qū)103的犧牲柵表面，之后，移除所述犧牲柵以形成第一柵極開(kāi)口 119。如圖4所示，在所述第一柵極開(kāi)口中填充柵介電材料與金屬柵極材料；之后，進(jìn)行平坦化，在所述第一柵極開(kāi)口保留的金屬柵極材料構(gòu)成PMOS晶體管的柵極，柵介電材料構(gòu)成柵介電層；同時(shí)，所述平坦化處理使得NMOS區(qū)105上犧牲柵極結(jié)構(gòu)107中的犧牲柵111
表面露出。如圖5所示，接下來(lái)進(jìn)行工藝處理以形成NMOS晶體管的柵極，然而，為了避免已形成的PMOS晶體管的柵極被污染，需要在介電保護(hù)層115以及PMOS晶體管的柵極上形成保護(hù)帽層121。之后，再進(jìn)行類似于PMOS晶體管柵極的形成工藝來(lái)制作NMOS晶體管的柵極。
所述直接覆蓋在PMOS晶體管柵極上的保護(hù)帽層121通常采用氮化硅或氮化鈦。 之所以采用氮化硅或氮化鈦，是因?yàn)樗鼋殡姳Ｗo(hù)層115為氧化硅，采用不同于介電保護(hù)層115材料的保護(hù)帽層121可以在后續(xù)平坦化處理時(shí)實(shí)現(xiàn)自停止刻蝕。然而，在實(shí)際制作過(guò)程中發(fā)現(xiàn)，這兩種材料制作的保護(hù)帽層121均存在著一定的問(wèn)題。對(duì)于氮化硅的保護(hù)帽層121，很難在后續(xù)的平坦化處理時(shí)將其從PMOS晶體管的柵極表面移除干凈，這導(dǎo)致無(wú)法在金屬柵極上形成有效的接觸孔；而對(duì)于氮化鈦的保護(hù)帽層121，在后續(xù)形成NMOS晶體管柵介電層的處理過(guò)程中發(fā)現(xiàn)對(duì)柵介電層造成污染，從而降低柵介電層的介電性能。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種CMOS晶體管的制作方法，以簡(jiǎn)便易行的方法提高了工藝良率。為解決上述問(wèn)題，本發(fā)明提供了一種CMOS晶體管的制作方法，采用柵極替換工藝制作柵極，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一摻雜區(qū)與第二摻雜區(qū)，所述第一摻雜區(qū)與第二摻雜區(qū)上分別形成有第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)，所述第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)包含有偽柵介電層、犧牲柵以及硬掩膜層；在所述半導(dǎo)體襯底上形成介電保護(hù)層，所述介電保護(hù)層覆蓋第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)；平坦化所述介電保護(hù)層并移除所述硬掩膜層，直至露出犧牲柵表面；移除所述第一犧牲柵極結(jié)構(gòu)的犧牲柵以形成第一柵極開(kāi)口，在所述第一柵極開(kāi)口中形成高K柵介電層與第一金屬柵極；在所述半導(dǎo)體襯底上形成保護(hù)帽層，所述保護(hù)帽層采用氧化硅；部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵；移除所述第二犧牲柵極結(jié)構(gòu)的犧牲柵以形成第二柵極開(kāi)口，在所述第二柵極開(kāi)口中形成高K柵介電層與第二金屬柵極。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)在PMOS或NMOS晶體管的一個(gè)柵極的形成之后，采用氧化硅作為所述柵極上方的保護(hù)帽層，所述氧化硅的保護(hù)帽層易于從柵極表面移除，且不會(huì)對(duì)后續(xù)形成的柵介電層造成污染，使得器件的可靠性得到提高。


圖1至圖5示出了現(xiàn)有技術(shù)采用柵極替換工藝制作CMOS晶體管的部分流程。圖6示出了本發(fā)明CMOS晶體管制作方法的流程。圖7至圖16示出了本發(fā)明CMOS晶體管制作方法一實(shí)施例的剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)的柵極替換工藝中，采用氮化硅或氮化鈦的保護(hù)帽層存在問(wèn)題對(duì)于氮化硅的保護(hù)帽層，很難在后續(xù)的平坦化處理時(shí)將其從PMOS晶體管的柵極表面移除，這導(dǎo)致無(wú)法在金屬柵極上形成有效的接觸孔；而對(duì)于氮化鈦的保護(hù)帽層， 通過(guò)進(jìn)一步研究發(fā)現(xiàn)，在后續(xù)形成NMOS晶體管柵介電層的處理過(guò)程中，所述氮化鈦中的鈦離子會(huì)擴(kuò)散到PMOS晶體管的柵介電層中，從而降低PMOS晶體管柵介電層的介電性能。針對(duì)上述問(wèn)題，本發(fā)明的發(fā)明人提供了一種CMOS晶體管的制作方法。在該制作方法中，在PMOS或NMOS晶體管的一個(gè)柵極的形成之后，采用氧化硅作為所述柵極上方的保護(hù)帽層。由于氧化硅易于從所述柵極表面移除，且不會(huì)對(duì)后續(xù)形成的柵介電層造成污染，使得器件的可靠性得到提高。參考圖6，示出了本發(fā)明CMOS晶體管制作方法的流程，包括執(zhí)行步驟S602，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一摻雜區(qū)與第二摻雜區(qū)， 所述第一摻雜區(qū)與第二摻雜區(qū)上分別形成有第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)，所述第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)包含有偽柵介電層、犧牲柵以及硬掩膜層；執(zhí)行步驟S604，在所述半導(dǎo)體襯底上形成介電保護(hù)層，所述介電保護(hù)層覆蓋第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)；執(zhí)行步驟S606，平坦化所述介電保護(hù)層并移除所述硬掩膜層，直至露出犧牲柵表面；執(zhí)行步驟S608，移除所述第一犧牲柵極結(jié)構(gòu)的犧牲柵以形成第一柵極開(kāi)口，在所述第一柵極開(kāi)口中形成高K柵介電層與第一金屬柵極；執(zhí)行步驟S610，在所述半導(dǎo)體襯底上形成保護(hù)帽層，所述保護(hù)帽層采用氧化硅；執(zhí)行步驟S612，部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵；執(zhí)行步驟S614，移除所述第二犧牲柵極結(jié)構(gòu)的犧牲柵以形成第二柵極開(kāi)口，在所述第二柵極開(kāi)口中形成高K柵介電層與第二金屬柵極。依據(jù)具體實(shí)施例的不同，對(duì)于所述CMOS晶體管，既可以先制作PMOS晶體管的高K 柵介電層與金屬柵極，之后再制作NMOS晶體管的高K柵介電層與金屬柵極；也可以先制作 NMOS晶體管的高K柵介電層與金屬柵極，接下來(lái)，結(jié)合具體的實(shí)施例，對(duì)本發(fā)明CMOS晶體管制作方法進(jìn)行進(jìn)一步的說(shuō)明。圖7至圖15示出了本發(fā)明CMOS晶體管制作方法一實(shí)施例的剖面示意圖。如圖7所示，提供半導(dǎo)體襯底701，所述半導(dǎo)體襯底701中形成有隔離區(qū)703、第一摻雜區(qū)702與第二摻雜區(qū)704。所述隔離區(qū)703用于隔離制作NMOS晶體管的第一摻雜區(qū) 702與制作PMOS晶體管的第二摻雜區(qū)704。之后，在所述半導(dǎo)體襯底701上依次形成偽柵介電層705、犧牲柵層707與硬掩膜層709。在具體實(shí)施例中，所述偽柵介電層705采用氧化硅，所述犧牲柵層707采用多晶硅， 所述硬掩膜層709采用氮化硅或氮氧化硅。如圖8所示，部分刻蝕所述偽柵介電層705、犧牲柵層707與硬掩膜層709，在第一摻雜區(qū)702上形成第一犧牲柵極結(jié)構(gòu)706，在第二摻雜區(qū)704上形成第二犧牲柵極結(jié)構(gòu) 708。接著，對(duì)所述半導(dǎo)體襯底701進(jìn)行兩次離子注入，在第一摻雜區(qū)702與第二摻雜區(qū)
5704中形成不同摻雜類型的輕摻雜區(qū)；之后，在所述第一犧牲柵極結(jié)構(gòu)706與第二犧牲柵極結(jié)構(gòu)708兩側(cè)形成間隙壁710 ；緊接著，再次對(duì)所述半導(dǎo)體襯底701進(jìn)行兩次離子注入，在第一摻雜區(qū)702第二摻雜區(qū)704中形成不同摻雜類型的深摻雜區(qū)。所述犧牲柵極結(jié)構(gòu)兩側(cè)的輕摻雜區(qū)與重?fù)诫s區(qū)構(gòu)成了 CMOS晶體管的源漏區(qū)。在形成源漏區(qū)之后，繼續(xù)對(duì)所述半導(dǎo)體襯底701進(jìn)行退火處理，激活摻雜的注入離子。在不同的實(shí)施例中，所述深摻雜區(qū)還可以采用凸起的源漏結(jié)構(gòu)，包括在形成間隙壁之后，刻蝕犧牲柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底以形成源漏區(qū)開(kāi)口，之后，在所述源漏區(qū)開(kāi)口中外延重?fù)诫s的半導(dǎo)體材料，從而形成重?fù)诫s區(qū)。如圖9所示，在源漏區(qū)形成之后，在所述半導(dǎo)體襯底701上形成介電保護(hù)層711，所述介電保護(hù)層711覆蓋第一犧牲柵極結(jié)構(gòu)706與第二犧牲柵極結(jié)構(gòu)708。之后，平坦化所述介電保護(hù)層711并移除犧牲柵極結(jié)構(gòu)頂端的硬掩膜層，直至露出犧牲柵層707表面。在具體實(shí)施例中，所述介電保護(hù)層711采用氧化硅。如圖10所示，在所述半導(dǎo)體襯底701上形成第一光刻膠層713。圖形化所述第一光刻膠層713，露出第一犧牲柵極結(jié)構(gòu)中的犧牲柵層707。接著，移除所述露出的犧牲柵層707 直至露出偽柵介電層705，從而在原第一犧牲柵極結(jié)構(gòu)的位置形成了第一柵極開(kāi)口 715。在不同的實(shí)施例中，在移除所述犧牲柵層707后，還可以繼續(xù)刻蝕所述偽柵介電層705直至露出第一柵極開(kāi)口 715中的半導(dǎo)體襯底701表面。如圖11所示，在所述第一柵極開(kāi)口中依次填充柵介電材料與柵極金屬材料。之后，對(duì)所述半導(dǎo)體襯底701進(jìn)行平坦化處理，使得所述第一柵極開(kāi)口中的柵極金屬材料表面與間隙壁710的頂部平齊。所述平坦化處理同時(shí)使得第二犧牲柵極結(jié)構(gòu)708中的犧牲柵層707露出。至此，NMOS晶體管的第一柵介電層712與第一金屬柵極714制作形成，即第一柵極開(kāi)口 715中的柵介電材料與柵極金屬材料。在具體實(shí)施例中，所述第一柵介電層712可以采用氧化硅、氮氧化硅或高K介電材料；而所述第一金屬柵極714可以采用Cu、Al、W、Co 或其他金屬材料。接下來(lái)，再制作PMOS晶體管的柵介電層與金屬柵極。如圖12所示，在所述半導(dǎo)體襯底701上形成保護(hù)帽層717，所述保護(hù)帽層717采用氧化硅。所述保護(hù)帽層717覆蓋第一金屬柵極714表面，以及第二犧牲柵極結(jié)構(gòu)708中的犧牲柵層707表面。之所以采用氧化硅作為保護(hù)帽層717，是因?yàn)樵诤罄m(xù)平坦化處理中，氧化硅易于從第一金屬柵極714表面移除，也就不會(huì)影響對(duì)應(yīng)位置接觸孔的制作。在具體實(shí)施例中，可以采用化學(xué)氣相淀積的方法形成所述氧化硅，所述氧化硅的厚度為50至200埃。由于NMOS晶體管的第一金屬柵極714已制作形成，為了避免較高的反應(yīng)溫度損傷所述第一金屬柵極714，優(yōu)選的實(shí)施例中，形成所述保護(hù)帽層717的反應(yīng)溫度低于400攝氏度。如圖13所示，在所述半導(dǎo)體襯底701上形成第二光刻膠層719。之后，圖形化所述第二光刻膠層719，露出第二犧牲柵極結(jié)構(gòu)708上的保護(hù)帽層717。緊接著，以所述第二光刻膠層719為掩膜，對(duì)所述保護(hù)帽層717進(jìn)行刻蝕，露出第二犧牲柵極結(jié)構(gòu)708中的犧牲柵層 707。
6
在實(shí)際應(yīng)用中，采用干法刻蝕或濕法刻蝕的方法移除所述保護(hù)帽層717。由于保護(hù)帽層717與介電保護(hù)層711采用相同的材料形成，因此，所述刻蝕難以實(shí)現(xiàn)自停止刻蝕。 基于此，所述保護(hù)帽層717的厚度不可過(guò)大，否則會(huì)造成刻蝕時(shí)間過(guò)長(zhǎng)，進(jìn)而破壞犧牲柵層 707周圍的介電保護(hù)層711。如前所述，所述氧化硅的保護(hù)帽層717厚度以50至200埃為且。此外，為了避免因保護(hù)帽層717未移除干凈而影響后續(xù)犧牲柵層707的移除效果， 需要對(duì)所述保護(hù)帽層717進(jìn)行過(guò)刻蝕。在具體實(shí)施例中，所述保護(hù)帽層717過(guò)刻蝕的過(guò)刻蝕比率要大于30%。所謂過(guò)刻蝕比率是指實(shí)際刻蝕時(shí)間相對(duì)于刻蝕一定厚度保護(hù)帽層717 的預(yù)期刻蝕時(shí)間所增加的比率。如圖14所示，移除所述第二光刻膠層。之后，以保護(hù)帽層717為掩膜，移除所述第二犧牲柵極結(jié)構(gòu)中的犧牲柵層，直至露出偽柵介電層705，從而在原第二犧牲柵極結(jié)構(gòu)的位置形成了第二柵極開(kāi)口 721。在不同的實(shí)施例中，在移除所述犧牲柵層707后，還可以繼續(xù)刻蝕所述偽柵介電層705直至露出第二柵極開(kāi)口 721中的半導(dǎo)體襯底701表面。如圖15所示，在所述第二柵極開(kāi)口中依次填充柵介電材料與柵極金屬材料。所述柵極金屬材料應(yīng)過(guò)填充以覆蓋整個(gè)半導(dǎo)體襯底701。在第二柵極開(kāi)口中填充柵介電材料的同時(shí)，所述柵介電材料同時(shí)覆蓋保護(hù)帽層717，由于所述保護(hù)帽層717采用氧化硅而非氮化鈦，而氧化硅不會(huì)與柵介電材料反應(yīng)，也不會(huì)在所述柵介電材料中引入雜質(zhì)，從而保證了柵介電材料的介電性能。如圖16所示，對(duì)所述半導(dǎo)體襯底701進(jìn)行平坦化處理，使得所述第二柵極開(kāi)口中的柵極金屬材料表面與間隙壁710的頂部平齊。所述平坦化處理同時(shí)使得保護(hù)帽層被移除。至此，PMOS晶體管的第二柵介電層716與第二金屬柵極718制作形成，即第二柵極開(kāi)口中的柵介電材料與柵極金屬材料。在具體實(shí)施例中，所述第二柵介電層716可以采用氧化硅、氮氧化硅或高K介電材料；而所述第二金屬柵極718可以采用Cu、Al、W、Co或其他金屬材料。依據(jù)具體實(shí)施例的不同，在填充柵極金屬材料之前，還可以在第一柵極開(kāi)口與第二柵極開(kāi)口中填充功函數(shù)金屬層，所述功函數(shù)金屬層可以用于調(diào)節(jié)PMOS晶體管與NMOS晶體管的閾值電壓。應(yīng)該理解，此處的例子和實(shí)施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本申請(qǐng)和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種CMOS晶體管的制作方法，采用柵極替換工藝制作柵極，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一摻雜區(qū)與第二摻雜區(qū)，所述第一摻雜區(qū)與第二摻雜區(qū)上分別形成有第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)，所述第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)包含有偽柵介電層、犧牲柵以及硬掩膜層；在所述半導(dǎo)體襯底上形成介電保護(hù)層，所述介電保護(hù)層覆蓋第一犧牲柵極結(jié)構(gòu)與第二犧牲柵極結(jié)構(gòu)；平坦化所述介電保護(hù)層并移除所述硬掩膜層，直至露出犧牲柵表面；移除所述第一犧牲柵極結(jié)構(gòu)的犧牲柵以形成第一柵極開(kāi)口，在所述第一柵極開(kāi)口中形成高K柵介電層與第一金屬柵極；在所述半導(dǎo)體襯底上形成保護(hù)帽層，所述保護(hù)帽層采用氧化硅；部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵；移除所述第二犧牲柵極結(jié)構(gòu)的犧牲柵以形成第二柵極開(kāi)口，在所述第二柵極開(kāi)口中形成高K柵介電層與第二金屬柵極。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述介電保護(hù)層采用氧化硅。
3.如權(quán)利要求2所述的制作方法，其特征在于，所述保護(hù)帽層的厚度為50至200埃。
4.如權(quán)利要求1所述的制作方法，其特征在于，采用化學(xué)氣相淀積的方法形成所述保護(hù)帽層。
5.如權(quán)利要求1所述的制作方法，其特征在于，形成所述保護(hù)帽層的反應(yīng)溫度低于400 攝氏度。
6.如權(quán)利要求1所述的制作方法，其特征在于，所述CMOS晶體管的源漏區(qū)包含有重?fù)诫s區(qū)與輕摻雜區(qū)，形成所述重?fù)诫s區(qū)包括在半導(dǎo)體襯底上形成介電保護(hù)層之前，刻蝕犧牲柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底以形成源漏區(qū)開(kāi)口；在所述源漏區(qū)開(kāi)口中外延重?fù)诫s的半導(dǎo)體材料。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵包括采用各向異性干法刻蝕的方法刻蝕所述保護(hù)帽層。
8.如權(quán)利要求7所述的制作方法，其特征在于，所述部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵還包括對(duì)所述保護(hù)帽層進(jìn)行過(guò)刻蝕，過(guò)刻蝕比率大于30%。
9.如權(quán)利要求1所述的制作方法，其特征在于，在所述第一柵極開(kāi)口或第二柵極開(kāi)口中形成柵極金屬材料之前，所述制作方法還包括在所述第一柵極開(kāi)口或第二柵極開(kāi)口中形成功函數(shù)金屬層。
10.如權(quán)利要求1所述的制作方法，其特征在于，在移除犧牲柵極結(jié)構(gòu)的犧牲柵之后， 所述制作方法還包括移除所述犧牲柵極結(jié)構(gòu)的偽柵介電層并露出柵極開(kāi)口的半導(dǎo)體襯底表面。
全文摘要
一種CMOS晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一摻雜區(qū)與第二摻雜區(qū)，所述第一摻雜區(qū)上形成有第一金屬柵極，第二摻雜區(qū)上形成有第二犧牲柵極結(jié)構(gòu)，所述第一金屬柵極與第二犧牲柵極結(jié)構(gòu)周圍形成有介電保護(hù)層；在所述半導(dǎo)體襯底上形成保護(hù)帽層，所述保護(hù)帽層采用氧化硅；部分刻蝕所述保護(hù)帽層，露出第二犧牲柵極結(jié)構(gòu)的犧牲柵；移除所述第二犧牲柵極結(jié)構(gòu)的犧牲柵以形成第二柵極開(kāi)口，在所述第二柵極開(kāi)口中形成高K柵介電層與第二金屬柵極。本發(fā)明采用氧化硅作為第一金屬柵極上方的保護(hù)帽層，所述氧化硅的保護(hù)帽層易于從柵極表面移除，且不會(huì)對(duì)后續(xù)形成的柵介電層造成污染，使得器件的可靠性得到提高。
文檔編號(hào)H01L21/8238GK102420185SQ201010299348
公開(kāi)日2012年4月18日 申請(qǐng)日期2010年9月25日 優(yōu)先權(quán)日2010年9月25日
發(fā)明者吳金剛, 黃曉輝 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司