專利名稱：存儲器件的制造方法
技術(shù)領域：
本發(fā)明涉及半導體制造技術(shù)領域，特別涉及一種分離柵式存儲器件的制造方法。
背景技術(shù)：
通常，用于存儲數(shù)據(jù)的半導體存儲器分為易失性存儲器和非易失性存儲器，易失性存儲器易于在電源中斷時丟失其數(shù)據(jù)，而非易失性存儲器即使在電中斷時仍可保存其數(shù)據(jù)。與其它的非易失性存儲技術(shù)(例如，磁盤驅(qū)動器)相比，非易失性半導體存儲器相對較小。因此，非易失性存儲器，例如快閃存儲器已廣泛地應用于移動通信系統(tǒng)、存儲卡等?，F(xiàn)有技術(shù)中一種快閃存儲器的制造方法參考附圖1至附圖4所示，首先，參考附圖 1，提供半導體襯底200，在襯底200上依次形成第一多晶硅層220和腐蝕阻擋層230，并在腐蝕阻擋層230上形成光刻膠層觀0，并曝光、顯影光刻膠層280形成開口，以光刻膠為掩膜，依次刻蝕腐蝕阻擋層230和第一多晶硅層220直至曝露出半導體襯底200，刻蝕后的第一多晶硅層220形成浮柵。參考附圖2所示，去除光刻膠層觀0，去除腐蝕阻擋層230，只留下第一多晶硅層 220。接著，形成覆蓋第一多晶硅層220的氧化硅-氮化硅-氧化硅的IPD(多晶硅間介電層)221，然后經(jīng)過刻蝕保留第一多晶硅層220上的IPD221。接著，形成覆蓋IPD221和第一多晶硅層220的第二多晶硅層222，刻蝕保留位于IPD221上的第二多晶硅層222，第二多晶硅層222為控制柵。然后形成覆蓋第一多晶硅層220、IPD221以及第二多晶硅層222的柵側(cè)壁223。所述第一多晶硅層220、IPD221、第二多晶硅層222以及柵側(cè)壁223構(gòu)成柵極結(jié)構(gòu)。參考附圖3所示，形成覆蓋第二多晶硅層222、襯底200以及柵側(cè)壁223的第三多晶硅層270，然后在參考附圖4所示，在第三多晶硅層270上形成光刻膠層(圖中未示出)， 并曝光顯影所述光刻膠層形成開口，并以光刻膠為掩膜，刻蝕第三多晶硅層270，在柵極結(jié)構(gòu)之間形成開口，并利用化學機械研磨(CMP)去除柵極結(jié)構(gòu)上的第三多晶硅層270，形成字線270a。專利號為US6797565的美國專利也提供了一種SONOS存儲器的制作工藝。但是在上述的存儲器件的制造工藝中，如圖5所示(圖5是圖4的俯視圖)，由于在控制柵上需要形成接觸孔224，也就是說，控制柵的接觸孔2M所在位置具有延伸結(jié)構(gòu)22 會向與其相鄰的兩側(cè)的控制柵靠近。這樣，一方面由于控制柵之間的距離進一步縮小，例如可能由0. 52 μ m縮小到0. 12 μ m，這樣，使得在刻蝕第三多晶硅層時，不容易刻蝕干凈，容易出現(xiàn)多晶硅殘余。另一方面，所述控制柵的接觸孔所在位置通常對應襯底中淺溝槽隔離結(jié)構(gòu)(STI) 200a。淺溝槽隔離結(jié)構(gòu)在控制柵的刻蝕過程中容易受到損傷，從而在淺溝槽隔離結(jié)構(gòu)表面形成凹陷，例如600埃的凹陷，這樣在后續(xù)的字線的形成步驟中，在刻蝕第三多晶硅層時，需要形成深寬比很大的開口，因此更加不容易刻蝕干凈，這樣多晶硅殘余就可能使得控制柵之間出現(xiàn)橋接，造成電路短路
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種存儲器件的制造方法，從而提高存儲器件的可靠性。為了解決上述問題，本發(fā)明提供了一種存儲器件的制造方法，包括步驟提供半導體結(jié)構(gòu)，其包括襯底、位于襯底上的陣列排布的浮柵，所述浮柵上具有層間介電層，在相鄰列的浮柵之間的襯底中具有淺溝槽隔離結(jié)構(gòu)；形成覆蓋浮柵、層間介電層以及襯底的控制柵層；形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕，形成由被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵；去除所述掩膜層，在控制柵上形成字線層；刻蝕所述字線層和所述塊狀控制柵，形成位于所述條狀控制柵兩側(cè)的字線和分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)，所述分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的開口。可選的，所述控制柵層和字線層為多晶硅材料?？蛇x的，相鄰所述字線之間的距離為0. 2 μ m 0. 6 μ m。可選的，所述開口的寬度為0. 1 μ m 0. 2 μ m，所述開口的深度為2. 2 3. 0 μ m。可選的，所述在控制柵上形成字線層之前還包括在控制柵上形成硬掩膜層?？蛇x的，所述浮柵、控制柵層及其硬掩膜層疊加后的厚度為2. 2 3. Ομπι?？蛇x的，所述刻蝕控制柵層和字線層的參數(shù)包括刻蝕氣體為HBr、He、HeO2混合氣,壓力為20 80mTorr，等離子體功率為200 600W?？蛇x的，每條控制柵覆蓋兩列浮柵。與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點本發(fā)明通過先形成浮柵、層間介電層以及襯底的控制柵層，然后形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕形成控制柵；去除所述掩膜層，在控制柵上形成字線層；刻蝕字線層和所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)上的控制柵，形成位于控制柵兩側(cè)的字線，在所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)上形成分別與兩側(cè)的控制柵相連的延伸結(jié)構(gòu)，分別與兩側(cè)的控制柵相連的延伸結(jié)構(gòu)之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的開口。因此和現(xiàn)有技術(shù)相比，由于有掩膜層的塊狀結(jié)構(gòu)保護，就不會存在刻蝕控制柵層的步驟中造成襯底的淺溝槽隔離結(jié)構(gòu)區(qū)域損傷的問題，從而不會由于淺溝槽隔離結(jié)構(gòu)的損傷增加刻蝕字線層時候的開口的深寬比，這樣在同一刻蝕步驟中再同時刻蝕淺溝槽隔離結(jié)構(gòu)上的控制柵和字線，把困難較大的深寬比的深槽中挖除多晶硅的過程，變?yōu)檩^為容易的平面蝕刻過程，因此比較容易刻蝕干凈。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1至圖5是一種現(xiàn)有的一種快閃存儲器的制造方法示意圖；圖6是一種本發(fā)明的快閃存儲器的制造方法流程圖；圖7至圖10是本發(fā)明一實施例的快閃存儲器的制造方法示意圖；圖11為對圖10中的字線層和塊狀控制柵刻蝕的俯視圖。
具體實施例方式由背景技術(shù)可知，現(xiàn)有的存儲器件的制造工藝中，如圖5所示(圖5是圖4的俯視圖)，由于在控制柵上需要形成接觸孔，也就是說，控制柵具有形成接觸孔的延伸結(jié)構(gòu) 22 ，其會向與其相鄰的兩側(cè)的控制柵靠近。這樣，一方面由于控制柵之間的距離進一步縮小，例如可能由0. 52 μ m縮小到0. 12 μ m，這樣，使得在刻蝕第三多晶硅層時，不容易刻蝕干凈，容易出現(xiàn)多晶硅殘余。另一方面，所述控制柵的接觸孔所在位置通常對應襯底中淺溝槽隔離結(jié)構(gòu)200a。由于器件制造過程中很多濕法工藝會引起淺溝槽隔離結(jié)構(gòu)凹陷，加上淺溝槽隔離結(jié)構(gòu)在控制柵的刻蝕過程中也容易受到損傷，從而在淺溝槽隔離結(jié)構(gòu)表面形成更深的凹陷，例如600埃的凹陷，這樣在后續(xù)的字線的形成步驟中，在刻蝕第三多晶硅層時，需要形成深寬比很大的開口，因此更加不容易刻蝕干凈，這樣多晶硅殘余就可能使得控制柵之間出現(xiàn)橋接，造成電路短路。本發(fā)明的發(fā)明人經(jīng)過大量的實驗研究，得到了一種存儲器件的制造方法，通過先形成浮柵、層間介電層以及襯底的控制柵層，然后形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕形成控制柵；去除所述掩膜層，在控制柵上形成字線層；刻蝕字線層和所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)上的控制柵，形成位于控制柵兩側(cè)的字線，在所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)上形成分別與兩側(cè)的控制柵相連的延伸結(jié)構(gòu)，分別與兩側(cè)的控制柵相連的延伸結(jié)構(gòu)之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的開口。因此和現(xiàn)有技術(shù)相比，由于有掩膜層保護，就不會存在刻蝕控制柵層的步驟中造成襯底的淺溝槽隔離結(jié)構(gòu)區(qū)域損傷的問題，就不會由于淺溝槽隔離結(jié)構(gòu)的損傷增加刻蝕字線層時候的開口的深寬比，這樣在同一刻蝕步驟中再同時刻淺溝槽隔離結(jié)構(gòu)上的蝕控制柵和字線，把困難較大的深寬比的深槽中挖除多晶硅的過程，變?yōu)檩^為容易的平面蝕刻過程，因此比較容易刻蝕干凈。。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實現(xiàn)方式做詳細的說明。本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時， 為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。圖6是一種本發(fā)明的快閃存儲器的制造方法流程圖，如圖6所示，本發(fā)明的快閃存儲器的制造方法包括步驟S10:提供半導體結(jié)構(gòu)，其包括襯底、位于襯底上的陣列排布的浮柵，所述浮柵上具有層間介電層，在相鄰列的浮柵之間的襯底中具有淺溝槽隔離結(jié)構(gòu)；
S20 形成覆蓋浮柵、層間介電層以及襯底的控制柵層；S30:形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕，形成由被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵；S40 去除所述掩膜層，在控制柵上形成字線層；S50 刻蝕所述字線層和所述塊狀控制柵，形成位于所述條狀控制柵兩側(cè)的字線和分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)，所述分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的開口。圖6至圖9是本發(fā)明一實施例的快閃存儲器的制造方法示意圖。下面結(jié)合圖6至圖10對本發(fā)明一實施例的快閃存儲器的制造方法進行說明。首先，執(zhí)行步驟S10，參考圖7，提供半導體結(jié)構(gòu)101，其包括襯底103、位于襯底103 上的陣列排布的浮柵105，所述浮柵上具有層間介電層107。所述的半導體襯底103可以是單晶硅、多晶硅或非晶硅；所述半導體襯底103也可以是硅、鍺、砷化鎵或硅鍺化合物；該半導體襯底103還可以具有外延層；所述的半導體襯底103還可以是其它半導體材料，這里不再一一列舉。在本實施例中所述浮柵105的材料為多晶硅，一般的，形成浮柵105的方法為 在襯底上沉積多晶硅，然后采用自對準的平坦化方法(klf-Align-Poly)形成互不相連的浮柵陣列，通常浮柵的厚度為200 500埃。在相鄰列浮柵105之間的襯底中具有淺溝槽隔離結(jié)構(gòu)109，所述淺溝槽隔離結(jié)構(gòu)109上為待形成接觸孔的區(qū)域。一般的，形成所述淺溝槽隔離結(jié)構(gòu)的方法為光刻形成淺溝槽隔層，然后填充氧化物，淺溝槽隔離結(jié)構(gòu)用于有效分離相鄰的器件。所述層間介電層107用于浮柵和控制柵之間的隔離。接著，執(zhí)行步驟S20，參考圖8，形成覆蓋浮柵105、層間介電層107以及襯底103的控制柵層113。具體的，在襯底103及層間介電層107上形成多晶硅層113，所述多晶硅層 113的形成工藝也可以選用任何現(xiàn)有工藝，較好的為化學氣相沉積法或者用爐管生長，厚度可以設定在600 ~ 800入。另外還可以利用常壓化學氣相淀積(APCVD)、低壓化學氣相淀積 (LPCVD)、等離子體輔助化學氣相淀積等。所述第一多晶硅層113即為控制柵層，用于在后續(xù)的刻蝕中形成控制柵。本領域技術(shù)人員可以根據(jù)制造工藝來確定控制柵層113所需的厚度。接著，執(zhí)行步驟S30，參考圖9，圖9為在圖8的控制柵層113上形成掩膜層116的俯視圖，形成掩膜層116，所述掩膜層116包括平行的條狀結(jié)構(gòu)116a和連接于相鄰條狀結(jié)構(gòu) 116a之間的塊狀結(jié)構(gòu)116b，每條所述條狀結(jié)構(gòu)116a沿浮柵的列方向覆蓋至少一列浮柵，例如還可以覆蓋兩列浮柵，所覆蓋的浮柵列數(shù)由存儲器件的位數(shù)決定。所述塊狀結(jié)構(gòu)116b覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)。所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)為后續(xù)步驟中控制柵要形成接觸孔的區(qū)域。具體的，所述掩膜層116的材料為光刻膠，可以先利用涂膠的方式在控制柵層上形成光刻膠層，然后在掩膜版下進行曝光顯影，從而形成掩膜層116，具體的方法為本領域技術(shù)人員所熟知的，因此不再贅述。然后，參考圖9a，在所述掩膜層掩蔽下對控制柵層進行刻蝕，形成由被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵113a和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵11北。具體的，刻蝕方法可以利用等離子體刻蝕工藝，所述刻蝕的參數(shù)為刻蝕氣體為HBr、He、HeA混合氣，腔室壓力為20 80mTorr，等離子體功率為200 600W。因為有掩膜層的保護，因此刻蝕后形成的控制柵的結(jié)構(gòu)為包括被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵113a和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵113b，所述塊狀控制柵11 為用于形成制作接觸孔位置的控制柵延伸結(jié)構(gòu)的區(qū)域。在現(xiàn)有技術(shù)中，一般的在步驟20之后對控制柵層進行刻蝕，從而形成分立的覆蓋至少一列浮柵的控制柵，所述每一條控制柵通常還包括向兩側(cè)相鄰控制柵延伸的延伸結(jié)構(gòu)，這樣在相鄰控制柵之間以及所述延伸結(jié)構(gòu)之間就形成了開口，所述延伸結(jié)構(gòu)對應于所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的位置，因此也就在所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)對應的位置形成了開口。但是，在該步的刻蝕中，由于淺溝槽隔離結(jié)構(gòu)109區(qū)域非常容易被損傷，例如形成600 A的凹陷，這樣就會影響后續(xù)對字線的刻蝕，使得在字線刻蝕中，開口的深寬比加大，從而字線不容易被刻蝕開，使得存在橋接現(xiàn)象。在本發(fā)明中，先在淺溝槽隔離結(jié)構(gòu)109上的控制柵層113上(即對應將要形成接觸孔的位置，也就是所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)對應位置)形成掩膜層116， 然后在掩膜層116的保護下刻蝕控制柵層113，這樣淺溝槽隔離結(jié)構(gòu)109上就被塊狀控制柵掩蓋，沒有暴露淺溝槽隔離結(jié)構(gòu)109的開口，因此在該步驟中不會對淺溝槽隔離結(jié)構(gòu)造成損傷，并且還刻蝕形成了條狀控制柵。在刻蝕后所述條狀控制柵、層間介電層和浮柵構(gòu)成柵極。接著，執(zhí)行步驟S40，參考圖9a，先去除所述掩膜層116，之后還包括在柵極的側(cè)壁上以及所述塊狀控制柵的側(cè)壁上形成柵側(cè)壁層118，還包括在控制柵上層形成硬掩膜層，柵側(cè)壁層118和硬掩膜層用于進行柵極和字線的隔離，例如硬掩膜層的材料可以為氧化硅或者氮化硅，在本實施例中，所述浮柵、控制柵層及其硬掩膜層疊加后的厚度為2. 2 3. 0 μ m0然后，參考圖10，圖10為經(jīng)過淺溝槽隔離結(jié)構(gòu)位置的剖面圖(即沿圖9a中A-A方向進行剖面的視圖)，在控制柵上形成字線層115。具體的，可以采用化學氣相沉積法或者用爐管生長，厚度可以設定在600 ~ 800A。另外形成的方法還可以包括常壓化學氣相淀積(APCVD)、低壓化學氣相淀積(LPCVD)、等離子體輔助化學氣相淀積等。在本實施例中，所述字線層和控制柵層同為多晶硅層，這樣容易在后續(xù)的一步刻蝕步驟中刻蝕形成暴露淺溝槽隔離結(jié)構(gòu)的開口。在該步驟之后可以利用化學機械研磨的方法對字線層平坦化，從而去除控制柵層頂部硬掩膜層上的字線層。接著，執(zhí)行步驟S50，參考圖11，圖11為對圖10中的字線層270和塊狀控制柵刻蝕的俯視圖，刻蝕字線層115和所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)上的塊狀控制柵， 形成位于條狀控制柵113a兩側(cè)的字線115a，以及在所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)109上形成分別與兩側(cè)的條狀控制柵113a相連的控制柵延伸結(jié)構(gòu)113c。分別與兩側(cè)的條狀控制柵113a相連的控制柵延伸結(jié)構(gòu)113c之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)109的開口。所述控制柵延伸結(jié)構(gòu)113c用于制作接觸孔。具體的，在刻蝕之前可以利用掩膜層覆蓋條狀控制柵、待形成控制柵延伸結(jié)構(gòu)的區(qū)域以及位于控制柵兩側(cè)的部分字線層，僅暴露塊狀控制柵的控制柵延伸結(jié)構(gòu)之間的區(qū)域以及位于兩個相鄰的柵極之間的中央?yún)^(qū)域的字線層?？涛g介電層的工藝可以為等離子體刻蝕工藝，所述刻蝕的參數(shù)為刻蝕氣體為HBr、He、HeA混合氣，壓力為20 SOmTorr，等離子體功率為200 600W。從而在字線層從兩個相鄰的柵極之間的中央?yún)^(qū)域斷開，使得相鄰的字線之間的距離為0. 2 μ m 0. 6 μ m。兩個相鄰控制柵延伸結(jié)構(gòu)之間的區(qū)域被刻蝕形成暴露淺溝槽隔離結(jié)構(gòu)的開口 120，這樣由于開口 120的深寬比沒有增大，因此比較容易刻蝕干凈，形成的開口 120的深度為2. 2 3. 0 μ m，寬度為0. 1 0. 2 μ m。接著，在控制柵延伸結(jié)構(gòu)113c上形成接觸孔114。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種存儲器件的制造方法，其特征在于，包括步驟提供半導體結(jié)構(gòu)，其包括襯底、位于襯底上的陣列排布的浮柵，所述浮柵上具有層間介電層，在相鄰列的浮柵之間的襯底中具有淺溝槽隔離結(jié)構(gòu)；形成覆蓋浮柵、層間介電層以及襯底的控制柵層；形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕，形成由被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵；去除所述掩膜層，在控制柵上形成字線層；刻蝕所述字線層和所述塊狀控制柵，形成位于所述條狀控制柵兩側(cè)的字線和分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)，所述分別與兩側(cè)的條狀控制柵相連的控制柵延伸結(jié)構(gòu)之間具有暴露所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)的開口。
2.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，所述控制柵層和字線層為多晶硅材料。
3.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，相鄰所述字線之間的距離為 0. 2ym 0. 6ym。
4.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，所述開口的寬度為 0. 1 μ m 0. 2 μ m，所述開口的深度為2. 2 3. 0 μ m。
5.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，所述在控制柵上形成字線層之前還包括在控制柵上形成硬掩膜層。
6.根據(jù)權(quán)利要求5所述的存儲器件的制造方法，其特征在于，所述浮柵、控制柵層及其硬掩膜層疊加后的厚度為2. 2 3. 0 μ m。
7.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，所述刻蝕控制柵層和字線層的參數(shù)包括刻蝕氣體為HBr、He、He02混合氣，壓力為20 80mTorr，等離子體功率為 200 600W。
8.根據(jù)權(quán)利要求1所述的存儲器件的制造方法，其特征在于，每條控制柵覆蓋兩列浮柵。
全文摘要
本發(fā)明提供了一種存儲器件的制造方法，包括步驟形成覆蓋浮柵、層間介電層以及襯底的控制柵層；形成掩膜層，所述掩膜層包括平行的條狀結(jié)構(gòu)和連接于相鄰條狀結(jié)構(gòu)之間的塊狀結(jié)構(gòu)，每條所述條狀結(jié)構(gòu)沿浮柵的列方向覆蓋至少一列浮柵，所述塊狀結(jié)構(gòu)覆蓋所述相鄰列的浮柵之間的淺溝槽隔離結(jié)構(gòu)，在所述掩膜層掩蔽下對控制柵層進行刻蝕，形成由被所述掩膜層的條狀結(jié)構(gòu)覆蓋的條狀控制柵和被掩膜層的塊狀結(jié)構(gòu)覆蓋的塊狀控制柵；去除所述掩膜層，在控制柵上形成字線層；刻蝕所述字線層和所述塊狀控制柵，從而提高了存儲器件的可靠性。
文檔編號H01L21/8247GK102420193SQ201010299339
公開日2012年4月18日 申請日期2010年9月25日 優(yōu)先權(quán)日2010年9月25日
發(fā)明者周儒領, 王友臻 申請人:中芯國際集成電路制造(上海)有限公司