專利名稱：在半導(dǎo)體芯片中構(gòu)造mim電容器的方法和mim電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地說，涉及半導(dǎo)體芯片(semiconductordies)中 的電容器構(gòu)造。
背景技術(shù)：
金屬絕緣體金屬(metal-insulator-metal，MIM)電容器已廣泛用于半導(dǎo)體芯片 上集成的模擬和混合信號電路的構(gòu)造中。典型地，MIM電容器包括位于下金屬板和上金屬 板之間的MIM電容器電介質(zhì)，所述下金屬板和上金屬板構(gòu)成MIM電容器的電極。通常，MIM 電容器可在后段工藝(Back End of Line, BEOL)處理過程中制作于半導(dǎo)體芯片上。常規(guī)的MIM電容器可通過例如以下方式來制作在BEOL處理過程中，在半導(dǎo)體芯 片上互連金屬層之間可獲得的未被占用的“垂直”空間中插入用作MIM電容器電介質(zhì)的專 用電介質(zhì)層，以及插入用作MIM電容器下、上電極的專用金屬層。然而，在BEOL處理過程中 插入專用電介質(zhì)和金屬層以構(gòu)成MIM電容器電介質(zhì)以及MIM電容器下、上電極，需要多個(gè)處 理步驟和掩膜，這就增加了制造成本，是不期望出現(xiàn)的。比較本發(fā)明后續(xù)將要結(jié)合附圖介紹的系統(tǒng)，現(xiàn)有技術(shù)的其它缺陷和弊端對于本領(lǐng) 域的技術(shù)人員來說是顯而易見的。

發(fā)明內(nèi)容
本發(fā)明提出一種使用作為電極的柵極金屬(gate metal)和相關(guān)結(jié)構(gòu)來構(gòu)造MIM 電容器的方法，下面將結(jié)合至少一幅附圖來充分展示和/或說明，并且將在權(quán)利要求中進(jìn) 行完整的闡述。根據(jù)本發(fā)明的一方面，提出一種在半導(dǎo)體芯片中構(gòu)造MIM電容器的方法，包括在基板上構(gòu)造電介質(zhì)一部(dielectric one segment)以及在所述電介質(zhì)一部上 構(gòu)造金屬一部(metal one segment)，所述金屬一部形成所述MIM電容器的下電極；在所述金屬一部上構(gòu)造電介質(zhì)二部(dielectric two segment)以及在所述電介 質(zhì)二部上構(gòu)造金屬二部(metal two segment)，所述金屬二部的一部分形成所述MIM電容器 的上電極；所述金屬一部包括第一柵極金屬(gate metal)。作為優(yōu)選，所述金屬二部包括第二柵極金屬。作為優(yōu)選，所述第一柵極金屬不同于第二柵極金屬。作為優(yōu)選，所述電介質(zhì)一部形成于所述基板中的隔離(isolation)區(qū)域上。作為優(yōu)選，所述方法進(jìn)一步包括在所述金屬二部上形成多晶硅層；以及對所述多晶硅層、所述金屬二部以及所述電介質(zhì)二部進(jìn)行圖案形成處理以形成 MIM電容器堆棧(stack)，其中所述MIM電容器堆棧包括覆蓋所述金屬二部的所述一部分的 多晶娃部(polysilicon segment)。
作為優(yōu)選，所述方法進(jìn)一步包括在所述多晶硅部上形成硅化物部 (silicidesegment)0作為優(yōu)選，所述方法進(jìn)一步包括構(gòu)造與所述MIM電容器堆棧的各個(gè)邊相鄰的間隔 裝置(spacer)。作為優(yōu)選，所述金屬二部不覆蓋所述半導(dǎo)體芯片中的互連金屬層(interconnect metal layer)0
作為優(yōu)選，所述電介質(zhì)二部包括高k電介質(zhì)。 作為優(yōu)選，所述電介質(zhì)一部包括高k電介質(zhì)。
根據(jù)本發(fā)明的再一方面，提出了一種半導(dǎo)體芯片中的MIM電容器，所述MIM電容器
位于基板上的所述MIM電容器的下電極，所述MIM電容器的下電極包括第一柵極
位于所述MIM電容器的所述下電極上的MIM電容器電介質(zhì)； 位于所述MIM電容器電介質(zhì)上的所述MIM電容器的上電極。 作為優(yōu)選，所述MIM電容器的上電極包括第二柵極金屬。 作為優(yōu)選，所述第一柵極金屬不同于第二柵極金屬。
作為優(yōu)選，所述MIM電容器的所述下電極位于所述基板中的隔離(isolation)區(qū) 作為優(yōu)選，所述電容器進(jìn)一步包括位于所述MIM電容器的所述上電極上的多晶硅
包括
^riM 域上。部。作為優(yōu)選，所述電容器進(jìn)一步包括位于所述MIM電容器的下電極和所述基板之間 的高k電介質(zhì)。作為優(yōu)選，所述MIM電容器電介質(zhì)為高k電介質(zhì)。作為優(yōu)選，所述電容器進(jìn)一步包括與所述MIM電容器的所述上電極的各個(gè)邊相鄰 的間隔裝置(spacer) 0作為優(yōu)選，所述電容器進(jìn)一步包括位于所述多晶硅部上的硅化物部。作為優(yōu)選，所述MIM電容器的上電極不覆蓋所述半導(dǎo)體芯片中的互連金屬層。


圖1是實(shí)現(xiàn)本發(fā)明一實(shí)施例的方法流程圖；圖2A示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片 (wafer)，對應(yīng)于圖1中流程圖的初始步驟；圖2B示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng) 于圖1中流程圖的中間步驟；圖2C示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng) 于圖1中流程圖的中間步驟；圖2D示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng) 于圖1中流程圖的中間步驟；圖2E示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng)于圖1中流程圖的中間步驟；圖2F示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng)于圖1中流程圖的中間步驟；圖2G示出橫截面示意圖包括依據(jù)本發(fā)明一實(shí)施例進(jìn)行處理的一部分晶片，對應(yīng) 于圖1中流程圖的結(jié)束步驟。
具體實(shí)施例方式本發(fā)明提出一種使用作為電極的柵極金屬(gate metal)和相關(guān)結(jié)構(gòu)來構(gòu)造MIM 電容器的方法。下面的描述涵蓋了實(shí)現(xiàn)本發(fā)明的詳細(xì)內(nèi)容。應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員可 通過與本申請所描述方式的不同的方式來實(shí)現(xiàn)本發(fā)明。而且，為了突出本發(fā)明的創(chuàng)新點(diǎn)，一 些具體細(xì)節(jié)在此未做描述。圖1是實(shí)現(xiàn)本發(fā)明一實(shí)施例的方法流程圖。流程圖100中未示出對本領(lǐng)域技術(shù) 人員來說顯而易見的一些細(xì)節(jié)和特征。例如，一個(gè)步驟包括本領(lǐng)域熟知的一個(gè)或多個(gè)子步 驟或者涉及了本領(lǐng)域熟知的專用設(shè)備或材料。流程圖100中的步驟170-182已充分描述 了本發(fā)明一實(shí)施例；然而，本發(fā)明可使用不同于流程圖100所示的那些步驟。應(yīng)當(dāng)注意，流 程圖100中示出的處理步驟可在被處理晶片的一部分上執(zhí)行，在步驟170之前，該晶片包 括基板諸如硅基板、以及在MIM電容器中形成的隔離區(qū)域諸如淺溝道隔離(shalIowtrench isolation，簡稱STI)區(qū)域、基板的N溝道場效應(yīng)晶體管(NFET)和P溝道場效應(yīng)晶體管 (PFET)區(qū)域。在本申請中所述晶片稱作晶片或半導(dǎo)體芯片或簡稱為芯片。而且，圖2A-2G中的結(jié)構(gòu)270-282分別示出了流程圖100的步驟170-182的執(zhí)行 結(jié)果。例如，結(jié)構(gòu)270示出了步驟170處理之后的半導(dǎo)體結(jié)構(gòu)，結(jié)構(gòu)272示出了結(jié)構(gòu)270經(jīng) 步驟172處理之后的半導(dǎo)體結(jié)構(gòu)，結(jié)構(gòu)274示出了結(jié)構(gòu)272經(jīng)步驟174處理之后的半導(dǎo)體 結(jié)構(gòu)，等等。參考圖2A，圖2A的結(jié)構(gòu)270示出了圖1中流程圖100的步驟170完成之后的結(jié)構(gòu)， 該結(jié)構(gòu)包括基板。在結(jié)構(gòu)270中，基板202 (例如可為硅基板)包括MIM電容器區(qū)域204、 NFET區(qū)域206、以及PFET區(qū)域208。MIM電容器區(qū)域204、NFET區(qū)域206、以及PFET區(qū)域208 是分別為在基板202上形成MIM電容器、NFET (例如NM0SFET)以及PFET (例如PM0SFET) 而指定的區(qū)域。在結(jié)構(gòu)270中，隔離區(qū)域210、212和214(例如STI區(qū)域)形成于基板202 中。隔離區(qū)域210、212和214包括氧化硅或其他電介質(zhì)材料。繼續(xù)參見圖1中的步驟170以及圖2A中的結(jié)構(gòu)，流程圖100的步驟170在MIM電 容器區(qū)域204、NFET區(qū)域206以及PFET區(qū)域208，在基板202上形成電介質(zhì)一層216，并在 電介質(zhì)一層216上形成金屬一層218。如圖2A所示，電介質(zhì)一層216位于隔離層210、212 和214和基板202上。電介質(zhì)一層216可為例如高介電常數(shù)(高k)柵極電介質(zhì)層(例如 用于形成NFET柵極電介質(zhì)的高k電介質(zhì)層)。電介質(zhì)一層216包括例如金屬氧化物諸如 二氧化鉿(HfO2)、二氧化鋯(ZrO2)或者類似物。電介質(zhì)一層216可通過使用物理氣相沉積 (PVD)工藝、化學(xué)氣相沉積(CVD)工藝、或者其它沉積工藝在基板202上沉積高k電介質(zhì)材 料諸如二氧化鉿或二氧化鋯來形成。圖2A中，金屬一層218包括柵極金屬諸如用于NFET柵極的柵極金屬。在本發(fā)明一 實(shí)施例中，金屬一層218包括例如鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)或其他適用于NFET柵極的柵極金屬。如圖所示，金屬一層218位于MIM電容器區(qū)域204、NFET區(qū)域206、和PFET 區(qū)域208的電介質(zhì)一層216之上。金屬一層218可通過使用PVD工藝、CVD工藝、或者其它 沉積工藝在電介質(zhì)一層216上沉積鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)來形成。參考圖1中的步驟172以及圖2B中的結(jié)構(gòu)272，流程圖100的步驟172中，在MIM 電容器區(qū)域204中形成電介質(zhì)一部220和金屬一部222，在NFET區(qū)域206中形成電介質(zhì)一 部224和金屬一部226。如圖2B所示，電介質(zhì)一部220位于隔離區(qū)域210上，金屬一部222 位于MIM電容器區(qū)域204中的電介質(zhì)層220上。金屬一部222可形成MIM電容器的底部 電極，該MIM電容器隨后將形成于MIM電容器區(qū)域204中。圖2B中，電介質(zhì)一部224位于 基板202及隔離層210和212之上，金屬一部226位于NFET區(qū)域206中的電介質(zhì)一部224 上。電介質(zhì)一部220和224以及金屬一部222和226可通過對例如電介質(zhì)一層216 (圖2A 所示)和金屬一層218 (圖2A所示)進(jìn)行適當(dāng)?shù)膱D案處理來實(shí)現(xiàn)。在圖案處理過程(包括 掩膜步驟和蝕刻步驟)中，金屬一層218和電介質(zhì)一層216可從PFET區(qū)域208移除。流程 圖100的步驟172的執(zhí)行結(jié)果見圖2B的結(jié)構(gòu)272。參考圖1中的步驟174以及圖2C中的結(jié)構(gòu)274，在流程圖100的步驟174中，電介 質(zhì)二層228可形成于PFET區(qū)域208中的基板202上、NFET區(qū)域206中的金屬一部226上、 MIM電容器區(qū)域204中的金屬一部222上、以及基板202中的隔離層210、212和214上。如 圖2C所示，電介質(zhì)二層228位于隔離層210、212和214上、PFET區(qū)域208中的基板202上、 NFET區(qū)域206中的金屬一部226上、MIM電容器區(qū)域204中的金屬一部222上。電介質(zhì)二 層228可以為例如高k柵極電介質(zhì)層(例如用于形成PFET柵極電介質(zhì)的高k電介質(zhì))。在 本發(fā)明一實(shí)施例中，電介質(zhì)二層228包括例如金屬氧化物諸如氧化鉿、氧化鋯或者類似物。 在一實(shí)施例中，電介質(zhì)二層228包括與電介質(zhì)一層216相同的電介質(zhì)材料。在另一實(shí)施例 中，電介質(zhì)二層228包括與電介質(zhì)一層216不同的電介質(zhì)材料。電介質(zhì)二層228可通過使 用PVD工藝、CVD工藝、或者其它沉積工藝在基板202上沉積高k電介質(zhì)材料諸如氧化鉿或 氧化鋯來形成。如圖2C所示，金屬二層230包括柵極金屬諸如用于PFET柵極的柵極金屬。在本 發(fā)明一實(shí)施例中，金屬二層230包括例如鉬(Mo)、釕(Ru)、氮碳化鉭(TaCN)或其他適用于 PFET柵極的金屬。金屬二層230位于MIM電容器區(qū)域204、NFET區(qū)域206、PFET區(qū)域208 中的電介質(zhì)二層228上。金屬二層230可通過使用PVD工藝、CVD工藝、或者其它沉積工藝 在電介質(zhì)二層228上沉積金屬層諸如鉬、釕或氮碳化鉭來形成。金屬二層230包括與金屬 一層218(圖2A所示)中的金屬相比具有不同功函數(shù)(workfimction)的金屬。流程圖100 的步驟174的執(zhí)行結(jié)果見圖2C中的結(jié)構(gòu)274。參考圖1中的步驟176以及圖2D中的結(jié)構(gòu)276，在流程圖100的步驟176中，電介 質(zhì)二部232以及金屬二部234可形成于MIM電容器區(qū)域204中的金屬一部222上，電介質(zhì)二 部236和金屬二部238可形成于PFET區(qū)域208的基板202上。如圖2D所示，在MIM電容器 區(qū)域204中，電介質(zhì)二部232位于金屬一部222上，金屬二部234位于電介質(zhì)二部232上。 如圖2D所示，在PFET區(qū)域208中，電介質(zhì)二部236位于基板202、隔離層212和214上，金 屬二部238位于電介質(zhì)二部236上。電介質(zhì)二部232和236以及金屬二部234和238可通 過例如對電介質(zhì)二層228 (圖2C所示)和金屬二層230 (圖2C所示)進(jìn)行適當(dāng)?shù)膱D案處理 來形成。在圖案處理過程中(包括掩膜步驟和蝕刻步驟)，金屬二層230和電介質(zhì)一層228
6可在蝕刻步驟中從NFET區(qū)域206移除。流程圖100的步驟176的執(zhí)行結(jié)果見圖2D的結(jié)構(gòu) 276。參考圖1中的步驟178以及圖2E中的結(jié)構(gòu)278，在流程圖100的步驟178中，多 晶硅層240可形成于MIM電容器區(qū)域204中的金屬二層234上、NFET區(qū)域206中的金屬一 層226上和PFET區(qū)域208中的金屬二層238上。多晶硅層240還可形成于MIM電容器區(qū) 域204和NFET區(qū)域206中的隔離區(qū)域210上、以及NFET區(qū)域206和PFET區(qū)域208中的 隔離區(qū)域212上。如圖2E所示，多晶硅層240位于金屬二部234、隔離區(qū)域210、金屬一部 226、隔離區(qū)域212以及金屬二部238上。多晶硅層240包括多晶硅，可用于NFET區(qū)域206 和PFET區(qū)域208中的柵極的形成以及MIM電容器區(qū)域204中的MIM電容器的形成。多晶 硅層240可通過例如使用低壓CVD(LPCVD)工藝或其他適合的沉積工藝在MIM電容器區(qū)域 204,NFET區(qū)域206以及PFET區(qū)域208中一致地沉積一層多晶硅層來形成。流程圖100的 步驟178的執(zhí)行結(jié)果見圖2E中的結(jié)構(gòu)278。參考圖1中的步驟180以及圖2F中的結(jié)構(gòu)280，在流程圖100的步驟180中，NFET 柵極堆棧244形成于NFET區(qū)域206中，PFET柵極堆棧246形成于PFET區(qū)域208中，MIM電 容器堆棧242形成于MIM電容器區(qū)域204中。其中MIM電容器堆棧242包括MIM電容器上 電極和MIM電容器電介質(zhì)。MIM電容器堆棧242包括電介質(zhì)二段247 (為電介質(zhì)二部232 (圖 2E所示)中的一段)、金屬二段248(為金屬二部234(圖2E所示)中的一段)以及多晶硅 249。如圖2F所示，在MIM電容器區(qū)域204中，電介質(zhì)二段247位于金屬一部222上、金屬 二段248位于電介質(zhì)二段247上、且多晶硅部249位于金屬二段248上。如圖2F所示，電 介質(zhì)二段247構(gòu)成MIM電容器245的MIM電容器電介質(zhì)，金屬二段248構(gòu)成MIM電容器245 的上電極。而且，金屬一部222 (在流程圖100的步驟172形成)構(gòu)成MIM電容器245的下 電極。如圖2F所示，NFET柵極堆棧244包括位于基板202上的電介質(zhì)一段250、位于電 介質(zhì)一段250上的金屬一段251、以及位于金屬一段251上的多晶硅部252。在NFET柵極 區(qū)域244中，電介質(zhì)一段250構(gòu)成NFET柵極電介質(zhì)，金屬一段251構(gòu)成NFET。如圖2F所 示，PFET柵極堆棧246包括位于基板202上的電解質(zhì)二段253、位于電介質(zhì)二段253上的金 屬二部254、以及多晶硅部255 (位于金屬二段254上)。在PFET柵極堆棧246中，電介質(zhì) 二段253構(gòu)成了 PFET柵極電介質(zhì)，金屬二段254構(gòu)成了 PFET金屬柵極。MIM電容器堆棧242可通過對金屬二部234和電介質(zhì)二部232 (圖2D所示)進(jìn)行 適當(dāng)?shù)膱D案處理來形成，NFET柵極堆棧244可通過對金屬一部226以及電介質(zhì)一部224 (圖 2D所示)進(jìn)行適當(dāng)?shù)膱D案處理來形成，PFET柵極堆棧246可通過對金屬二部238和電介質(zhì) 二部236 (圖2D所示)進(jìn)行適當(dāng)?shù)膱D案處理來形成。圖案處理過程用于形成MIM電容器堆 棧242、NFET柵極堆棧244以及PFET柵極堆棧246，該過程包括掩膜步驟和蝕刻步驟。流 程圖100的步驟180的執(zhí)行結(jié)果見圖2F的結(jié)構(gòu)280。參考圖1中的步驟182以及圖2G中的結(jié)構(gòu)282，在流程圖100的步驟182中，間隔 裝置256和257、硅化物部261、連接器267和268、以及互連金屬部269和283形成于MIM電 容器區(qū)域204中；間隔裝置258、硅化物部262和264以及連接器和互連金屬部形成于NFET 區(qū)域206 ；間隔裝置260、硅化物部263和265、以及連接器和互連金屬部形成于PFET區(qū)域 208 ；夾層電介質(zhì)266形成于MIM電容器區(qū)域204、NFET區(qū)域206和PFET區(qū)域208。在流程圖100的步驟182中，源/漏極區(qū)域(圖2G未示出)形成于與NFET區(qū)域206中的NFET柵 極堆棧244相鄰以及與PFET區(qū)域208中的PFET柵極堆棧246相鄰的基板202中。如圖2G所示，間隔裝置256設(shè)置在與MIM電容器堆棧242的各個(gè)邊相鄰的位置， 間隔裝置257設(shè)置在與金屬一部222和電介質(zhì)一部220相鄰的位置，間隔裝置258設(shè)置在 與NFET柵極堆棧244的各個(gè)邊相鄰的位置，間隔裝置260位于與PFET柵極堆棧246的各 個(gè)邊相鄰的位置。間隔裝置256、257、258和260包括氧化硅或本領(lǐng)域熟知的其他電介質(zhì)材 料。間隔裝置256、257、258和260可通過使用CVD工藝或其他沉積工藝在MIM電容器堆棧 242、金屬一部222、NFET柵極堆棧244以及PFET柵極堆棧246沉積一層電介質(zhì)材料諸如氧 化硅，并通過刻蝕工藝適當(dāng)?shù)乜涛g該層電介質(zhì)材料來形成。如圖2G所示，硅化物部261位于MIM電容器堆棧242的多晶硅化物部249上，硅 化物部262位于NFET柵極堆棧244中的多晶硅部252、硅化物部264位于與NFET柵極堆 棧244鄰近的基板202上，硅化物部263位于PFET柵極堆棧246中的多晶硅部255上，以 及硅化物部265位于與PFET柵極堆棧246相鄰的基板202上。應(yīng)當(dāng)注意，硅化物部可擴(kuò)散 (extend)至在其上形成該硅化物部的部分中。因此，例如硅化物部261可擴(kuò)散至MIM電容 器堆棧242的多晶硅部249中。硅化物部261、262、263、264和265包括金屬硅化物諸如鎳 硅化物或鈷硅化物，可以本領(lǐng)域熟知的方式形成。如圖2G所示，夾層電介質(zhì)266位于MIM 電容器245、NFET柵極堆棧244、PFET柵極堆棧246、隔離區(qū)域210、212和214以及基板202 上。夾層電介質(zhì)266包括氧化硅或其他電介質(zhì)材料，可通過例如使用CVD工藝或其他沉積 工藝在MIM電容器245、NFET柵極堆棧244、PFET柵極堆棧246、隔離區(qū)域210、212和214 以及基板202上沉積一層電介質(zhì)材料(諸如氧化硅)來形成。如圖2G所示，連接器267位于MIM電容器245的金屬一部222上，連接器268位 于MIM電容器245的硅化物部261上。連接器諸如連接器267和268可形成于夾層電介質(zhì) 266中，如本領(lǐng)域熟知的那樣，通過在夾層電介質(zhì)266中蝕刻連接器通道并使用鎢或其他金 屬或金屬堆棧來填充該連接器通道來實(shí)現(xiàn)。如圖2G所示，互連金屬部269位于連接器267 上，互連金屬部283位于連接器268上，互連金屬部269和283也位于夾層電介質(zhì)266上。 互連金屬部269和283位于互連金屬層284中，互連金屬層284可作為半導(dǎo)體芯片中的第 一互連金屬層。互連金屬部269和283包括例如金屬諸如鋁或銅，可通過以本領(lǐng)域熟知的 方式沉積在夾層電介質(zhì)266上沉積金屬層并對金屬層進(jìn)行掩膜、刻蝕處理來形成。如圖2G所示，互連金屬部269通過連接器267與金屬一部222電連接，形成MIM 電容器245的下電極。因此，互連金屬部269可提供與MIM電容器245的下電極的電連接。 如圖2G所示，互連金屬部283通過連接器268與硅化物部261電連接，硅化物部261通過多 晶硅部249與金屬二部248電連接，形成MIM電容器245的上電極。因此，互連金屬部283 提供與MIM電容器245上電極的電連接。進(jìn)一步地，如圖2G所示，還形成了 NFET 241和 PFET 243，其中NFET 241 (例如NM0SFET)包括NFET柵極堆棧244和源極/漏極區(qū)域(圖 2G未示出)，PFET 243 (例如PM0SFET)包括PFET柵極堆棧246和源極/漏極區(qū)域(圖2G 未示出)。圖2G中還示出，MIM電容器245位于互連金屬層284(也即半導(dǎo)體芯片中的第一 互連金屬層)和基板202之間。因此，MIM電容器245的下和上電極不覆蓋半導(dǎo)體芯片中 的互連金屬層。應(yīng)當(dāng)注意，在圖2G中，為簡潔起見，僅示出了連接器267和268和互連金屬部269和283。流程圖100的步驟182的執(zhí)行結(jié)果見圖2G中的結(jié)構(gòu)282。在圖2A-2G所示的本發(fā)明的實(shí)施例中，MIM電容器堆棧242對應(yīng)于PFET柵極堆棧 246。因此，MIM電容器堆棧242的金屬二段248 (也即MIM電容器245的上電極)包括與 PFET柵極堆棧246中的金屬柵極相同的柵極金屬。而且，在圖2A-2G所示的本發(fā)明的實(shí)施 例中，金屬一部222 (也即MIM電容器245的下電極)包括與NFET柵極堆棧244的金屬柵 極相同的柵極金屬。然而，在另一實(shí)施例中，是以不同的順序形成MIM電容器245、NFET柵 極堆棧244以及PFET柵極堆棧246，其中MIM電容器堆棧242對應(yīng)于NFET柵極堆棧244。 因此，在此實(shí)施例中，MIM電容器245的上電極包括與NFET柵極堆棧244的金屬柵極相同 的柵極金屬，MIM電容器245的下電極包括與PFET柵極堆棧246中的金屬柵極相同的柵極 ^^ I^l ο通過使用高k柵極電介質(zhì)材料用作MIM電容器電介質(zhì)，柵極金屬用作MIM電容器 的下電極和上電極，形成本發(fā)明一實(shí)施例的MIM電容器245的過程與用做高級處理技術(shù) (諸如45.0納米(nm)和更小的處理技術(shù))的高k金屬柵極過程相兼容。而且，通過使用高 k柵極電介質(zhì)材料作為MIM電容器電介質(zhì)，柵極金屬用作MIM電容器的下電極和上電極，本 發(fā)明一實(shí)施例的MIM電容器245可提供大于大約20. 0 fF (femtofarads)/um2的電容密度 (capacitance density)，因此，有利地減少了 MIM電容器芯片的面積。通過在基板的MIM電容器區(qū)域中形成MIM電容器，同時(shí)在基板的NFET區(qū)域中形成 NFET柵極堆棧以及在基板的PFET區(qū)域中形成PFET柵極堆棧，本發(fā)明一實(shí)施例有利地形成 MIM電容器(例如MIM電容器245)，除了形成NFET和PFET柵極堆棧所需的掩膜之外無需 任何額外的掩膜操作。而且，通過同時(shí)形成MIM電容器和NFET和PFET柵極堆棧，與在BEOL 處理過程中半導(dǎo)體芯片中的互連金屬層之間形成常規(guī)MIM電容器的電容量相比，本發(fā)明實(shí) 施例的MIM電容器的電容量更易控制，因此，如上所述，本發(fā)明提供了一種使用柵極金屬作為上電極和下電極，柵極電介 質(zhì)材料諸如高k柵極電介質(zhì)材料作為MIM電容器電介質(zhì)的MIM電容器。本發(fā)明的MIM電容 器可與NFET和PVFET柵極堆棧同時(shí)形成，除了形成NFET和PFET柵極堆棧所需的掩膜之外 無需額外的掩膜。由于無需額外的掩膜，與BEOL處理過程中在半導(dǎo)體芯片中構(gòu)造互連金屬 層的常規(guī)MIM電容器相比，本發(fā)明提供的MIM電容器可以低很多的成本來構(gòu)造。而且，相比 常規(guī)的MIM電容器，本發(fā)明提供的MIM電容器的電容量更易控制。本發(fā)明是通過一些實(shí)施例進(jìn)行描述的，本領(lǐng)域技術(shù)人員知悉，在不脫離本發(fā)明的 精神和范圍的情況下，可以對這些特征和實(shí)施例進(jìn)行各種改變或等同替換。另外，在本發(fā)明 的教導(dǎo)下，可以對這些特征和實(shí)施例進(jìn)行修改以適應(yīng)具體的情況及材料而不會脫離本發(fā)明 的精神和范圍。因此，本發(fā)明不受此處所公開的具體實(shí)施例的限制，所有落入本申請的權(quán)利 要求范圍內(nèi)的實(shí)施例都屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種在半導(dǎo)體芯片中構(gòu)造MIM電容器的方法，其特征在于，包括在基板上構(gòu)造電介質(zhì)一部以及在所述電介質(zhì)一部上構(gòu)造金屬一部，所述金屬一部形成 所述MIM電容器的下電極；在所述金屬一部上構(gòu)造電介質(zhì)二部以及在所述電介質(zhì)二部上構(gòu)造金屬二部，所述金屬 二部的一部分形成所述MIM電容器的上電極； 所述金屬一部包括第一柵極金屬。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬二部包括第二柵極金屬。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一柵極金屬不同于第二柵極金屬。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述電介質(zhì)一部形成于所述基板中的隔 離區(qū)域上。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法進(jìn)一步包括 在所述金屬二部上形成多晶硅層；以及對所述多晶硅層、所述金屬二部以及所述電介質(zhì)二部進(jìn)行圖案形成處理以形成MIM電 容器堆棧，其中所述MIM電容器堆棧包括覆蓋所述金屬二部的所述一部分的多晶硅部。
6.一種半導(dǎo)體芯片中的MIM電容器，其特征在于，所述MIM電容器包括位于基板上的所述MIM電容器的下電極，所述MIM電容器的下電極包括第一柵極金屬；位于所述MIM電容器的所述下電極上的MIM電容器電介質(zhì)； 位于所述MIM電容器電介質(zhì)上的所述MIM電容器的上電極。
7.根據(jù)權(quán)利要求6所述的MIM電容器，其特征在于，其中所述MIM電容器的上電極包括第二柵極金屬。
8.根據(jù)權(quán)利要求7所述的MIM電容器，其特征在于，所述第一柵極金屬不同于第二柵極金屬。
9.根據(jù)權(quán)利要求6所述的MIM電容器，其特征在于，所述MIM電容器的所述下電極位于 所述基板中的隔離區(qū)域上
10.根據(jù)權(quán)利要求6所述的MIM電容器，其特征在于，所述MIM電容器進(jìn)一步包括位于 所述MIM電容器的所述上電極上的多晶硅部。
全文摘要
本發(fā)明涉及一種在半導(dǎo)體芯片中構(gòu)造MIM電容器的方法和半導(dǎo)體芯片中的MIM電容器。在半導(dǎo)體芯片中構(gòu)造MIM電容器的方法包括在基板上構(gòu)造電介質(zhì)一部以及在電介質(zhì)一部上構(gòu)造金屬一部，所述金屬一部形成MIM電容器的下電極。所述方法進(jìn)一步包括在所述電介質(zhì)一部上構(gòu)造電介質(zhì)二部以及在電介質(zhì)二部上構(gòu)造金屬二部，所述金屬二部的一部分形成所述MIM電容器的上電極。所述金屬一部包括第一柵極金屬。所述金屬二部包括第二柵極金屬。
文檔編號H01L27/02GK101996864SQ201010248569
公開日2011年3月30日 申請日期2010年8月9日 優(yōu)先權(quán)日2009年8月7日
發(fā)明者夏為, 阿基拉·易托, 陳向東 申請人:美國博通公司