專利名稱：具有場效整流元件的功率半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體結(jié)構(gòu)及其制造方法，特別是關(guān)于一種具有場效整流元件的功率半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在溝槽式功率半導(dǎo)體的應(yīng)用領(lǐng)域中，越來越注重晶體管的切換速度，切換速度的提升有助于降低高頻電路操作下的切換損失(switching loss)。然而，在晶體管的源漏極之間，具有一個寄生二極管(body diode)。晶體管的切換速度會受到寄生二極管的反向回復(fù)時間(reverse recovery time)的限制而無法提升。為了解決此問題，如圖1所示，一個典型的方法是在晶體管Tl的源漏極間連接一個蕭特基二極管SD1。利用蕭特基二極管SDl的啟動電壓低于寄生二極管Dl的特性，使電流改由蕭特基二極管SDl流動至漏極，避免寄生二極管Dl被導(dǎo)通。雖然使用蕭特基二極管SDl可以有效解決寄生二極管Dl反向回復(fù)時間過長的缺點(diǎn)，但是就半導(dǎo)體的制程來說，在原本的晶體管結(jié)構(gòu)上增加蕭特基二極管，勢必要改變原有的制造流程，增加許多額外的步驟，進(jìn)而導(dǎo)致制程的復(fù)雜度與成本的提高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種功率半導(dǎo)體結(jié)構(gòu)及其制造方法。此功率半導(dǎo)體結(jié)構(gòu)具有一場效整流元件。此場效整流元件的內(nèi)部形成一分流通道，可避免晶體管的寄生二極管導(dǎo)通，以提升晶體管切換速度。本發(fā)明的一實(shí)施例提供一種具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)。此功率半導(dǎo)體結(jié)構(gòu)包括一漏極區(qū)、一本體區(qū)、一源極區(qū)、一柵極通道與一分流通道。其中，本體區(qū)位于漏極區(qū)的上方。源極區(qū)位于本體區(qū)內(nèi)。柵極通道位于本體區(qū)內(nèi)，且鄰接于一柵極結(jié)構(gòu)。分流通道位于本體區(qū)內(nèi)，并聯(lián)于柵極通道，并且由源極區(qū)向下延伸至漏極區(qū)。分流通道鄰接于一導(dǎo)電結(jié)構(gòu)。此導(dǎo)電結(jié)構(gòu)耦接源極區(qū)。本發(fā)明的一實(shí)施例并提供一種具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，包括下列步驟(a)提供一基材，此基材具有一漏極區(qū)；(b)形成一導(dǎo)電結(jié)構(gòu)于漏極區(qū)上方；(C)形成一本體區(qū)環(huán)繞導(dǎo)電結(jié)構(gòu)；以及(d)形成一源極區(qū)于本體區(qū)上方，耦接至導(dǎo)電結(jié)構(gòu)。其中，鄰接于導(dǎo)電結(jié)構(gòu)的本體區(qū)內(nèi)形成一分流通道。分流通道并聯(lián)于一柵極通道，并且由源極區(qū)向下延伸至漏極區(qū)。根據(jù)本發(fā)明，將場效整流元件整合于既有的半導(dǎo)體制程中，同時發(fā)揮了類似蕭特基二極管所提供的功效，因而有助于避免制程的復(fù)雜度與成本的提高。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以借助于以下的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖1為一利用蕭特基二極管改善功率晶體管的切換損失的電路示意圖2A至圖2G為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第一實(shí)施例；圖3為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第二實(shí)施例；圖4為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第三實(shí)施例；圖5A與圖5B為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第四實(shí)施例；圖6A至圖6C為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第五實(shí)施例；圖7A至圖7C為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第六實(shí)施例；圖8A至圖8H為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第七實(shí)施例；圖9A至圖9C為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第八實(shí)施例；圖10為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第九實(shí)施例。主要元件附圖標(biāo)記說明基板100，910磊晶層110，610，710硬質(zhì)罩幕層715介電層725光阻層I3R柵極溝槽120a, 620a, 720a第二溝槽120b, 520b, 620b, 720b柵極介電層130,730多晶硅層640柵極多晶硅結(jié)構(gòu)140a，440a, 640a, 740a, 940a第二多晶硅結(jié)構(gòu)140b，440b，MOb，640b，740b，940b垂直部份141，441，541水平部分142，442，542本體區(qū) 150，750，950本體層650凹陷區(qū)域 652，752源極摻雜區(qū)160，760a, 760b, 860a, 860b, 960層間介電層170，270，570，770接觸窗172，572，772蕭特基接觸窗574
5
開口274重?fù)诫s區(qū)174，774，874源極金屬層180，780摻雜區(qū)990金屬層980，995柵極通道CHG分流通道CHD
具體實(shí)施例方式圖2A至圖2G為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第一實(shí)施例。如圖2A所示，首先，提供一 N型重?fù)诫s的基板100，并于此基板100上制作N型摻雜的磊晶層110，作為制作功率半導(dǎo)體元件所需的一基材。隨后，在磊晶層110中形成多個溝槽120a，120b。這些溝槽120a，120b可區(qū)分為兩個部份，其中，柵極溝槽120a是用來定義晶體管(Mosfet)的柵極位置，第二溝槽120b則是用來定義場效整流元件(FER)的位置。接下來，形成一柵極介電層130覆蓋柵極溝槽120a的內(nèi)側(cè)表面。在本實(shí)施例中， 柵極介電層130同時延伸覆蓋第二溝槽120b的內(nèi)側(cè)表面。換言之，覆蓋于第二溝槽120b 的內(nèi)側(cè)表面的介電層可以利用制造柵極介電層130的步驟同時形成。隨后，如圖2B所示，沉積一多晶硅層于磊晶層110的表面。然后，利用微影蝕刻的方式，去除位于磊晶層Iio的上表面的部份多晶硅材料，留下位于柵極溝槽120a內(nèi)的柵極多晶硅結(jié)構(gòu)140a與位于第二溝槽120b內(nèi)的第二多晶硅結(jié)構(gòu)140b。其中，柵極多晶硅結(jié)構(gòu) 140a完全位于柵極溝槽120a內(nèi)。不過，第二多晶硅結(jié)構(gòu)140b除了具有一垂直部份141位于第二溝槽120b內(nèi)，還具有一水平部分142位于第二溝槽120b上方，并且延伸覆蓋第二溝槽120b周圍一定范圍內(nèi)的磊晶層110。此第二多晶硅結(jié)構(gòu)140b構(gòu)成場效整流元件的一導(dǎo)電結(jié)構(gòu)。一般而言，圖2B中所示的柵極多晶硅結(jié)構(gòu)140a可利用回蝕(etch back)的方式， 形成于柵極溝槽120a內(nèi)。第二多晶硅結(jié)構(gòu)140b則可在進(jìn)行前述回蝕步驟前，先以微影方式定義出來。隨后，如圖2C所示，利用離子植入的方式，植入P型摻雜于磊晶層110內(nèi)。然后以熱驅(qū)入(drive in)的方式使植入的P型摻雜擴(kuò)散，以形成本體區(qū)150于磊晶層110的上半部。此本體區(qū)150除了環(huán)繞柵極多晶硅結(jié)構(gòu)140a，同時也會環(huán)繞第二多晶硅結(jié)構(gòu)140b。 不過，由于第二多晶硅結(jié)構(gòu)140b的水平部分142覆蓋第二溝槽120b周圍一定范圍內(nèi)的磊晶層110，因此，就本體區(qū)150的底部的輪廓而言，鄰近于第二多晶硅結(jié)構(gòu)140b處的本體區(qū) 150的深度t2明顯小于鄰近于柵極多晶硅結(jié)構(gòu)140a處的本體區(qū)150的深度tl。接下來，如圖2D所示，以蝕刻方式去除第二多晶硅結(jié)構(gòu)140b的水平部分142，以裸露第二多晶硅結(jié)構(gòu)140b周圍的本體區(qū)150。就一較佳實(shí)施例而言，此蝕刻步驟可采用典型的多晶硅蝕刻制程，直接針對第二多晶硅結(jié)構(gòu)140b、本體區(qū)150與柵極多晶硅結(jié)構(gòu)140a進(jìn)行全面蝕刻。經(jīng)過此蝕刻步驟后，如圖2D所示，除了第二多晶硅結(jié)構(gòu)140b的水平部分142 被完全去除，位于表面的部份的本體區(qū)150與部份的柵極多晶硅結(jié)構(gòu)140a也會被同時去除。隨后，如圖2E所示，植入N型摻雜于本體區(qū)150的表面區(qū)域，形成源極摻雜區(qū)160于本體區(qū)150內(nèi)，并且環(huán)繞柵極多晶硅結(jié)構(gòu)140a與第二多晶硅結(jié)構(gòu)140b。接下來，如圖2F 所示，形成一層間介電層170于磊晶層110上方，覆蓋柵極多晶硅結(jié)構(gòu)140a與第二多晶硅結(jié)構(gòu)140b。然后，形成多個接觸窗172于此層間介電層170中，以裸露源極摻雜區(qū)160。這些接觸窗172延伸至源極摻雜區(qū)160下方的本體區(qū)150內(nèi)。隨后，在接觸窗172的底部植入P型摻雜，形成P型重?fù)诫s區(qū)174于本體區(qū)150內(nèi)。最后，如圖2G所示，沉積一源極金屬層180于層間介電層170上方，此源極金屬層180同時填入接觸窗172中，電性連接至源極摻雜區(qū)160。如圖2G所示，本實(shí)施例所形成的功率半導(dǎo)體結(jié)構(gòu)具有一漏極區(qū)(包括N型重?fù)诫s的基板100與磊晶層110中具有N型導(dǎo)電型的部份)、一本體區(qū)150、一源極區(qū)160、一柵極多晶硅結(jié)構(gòu)140a與一第二多晶硅結(jié)構(gòu)140b。本體區(qū)150大致位于漏極區(qū)的上方。源極區(qū) 160位于本體區(qū)150內(nèi)。在本體區(qū)150內(nèi)鄰接于柵極多晶硅結(jié)構(gòu)140a處，具有一柵極通道 CHe。柵極通道CHe的導(dǎo)通狀態(tài)通過控制柵極多晶硅結(jié)構(gòu)140b的電位高低來決定。不同于柵極多晶硅結(jié)構(gòu)140a，第二多晶硅結(jié)構(gòu)140b并不接收柵極電壓，而是通入源極電壓。此外，在本體區(qū)150內(nèi)鄰接于第二多晶硅結(jié)構(gòu)140b處形成有一分流通道CHd。 此分流通道CHd并聯(lián)于柵極通道CHe，并且由源極區(qū)160向下延伸至漏極區(qū)。本實(shí)施例的本體區(qū)150對應(yīng)于分流通道CHd處的深度t2遠(yuǎn)小于本體區(qū)150對應(yīng)于柵極通道CHe處的深度 tl。因此，分流通道CHd的長度明顯小于柵極通道CHe，大約是0.1 0.6微米。在功率半導(dǎo)體結(jié)構(gòu)的源漏極處于順偏(forward biased)的情況下，分流通道CHd會呈現(xiàn)類似蕭特基二極管(Schottky Diode)的效果。亦即電流可由源極摻雜區(qū)160經(jīng)過分流通道CHd流動至漏極區(qū)，避免功率晶體管的寄生二極管(body diode)導(dǎo)通。圖3為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第二實(shí)施例。本實(shí)施例與上述本發(fā)明第一實(shí)施例的差異在于，本實(shí)施例所形成的層間介電層270具有開口 274對準(zhǔn)第二多晶硅結(jié)構(gòu)140b。后續(xù)沉積于層間介電層270上方的源極金屬層180 可通過此開口 274電連接至第二多晶硅結(jié)構(gòu)140b，借以通入源極電壓至第二多晶硅結(jié)構(gòu) 140b。圖4為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第三實(shí)施例。本實(shí)施例與前述本發(fā)明第一實(shí)施例的差異在于，本實(shí)施例并不是利用蝕刻方式去除第二多晶硅結(jié)構(gòu)140b的水平部份142，而是利用化學(xué)機(jī)械研磨(Chemical Mechanical Polishing, CMP)的方式，去除突出于磊晶層110的水平部分142。后續(xù)的制程與本發(fā)明第一實(shí)施例大致相同，在此不予以贅述。圖5A與圖5B為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第四實(shí)施例。本實(shí)施例與前述本發(fā)明第一實(shí)施例的差異在于，本實(shí)施例的第二多晶硅結(jié)構(gòu) 440b所具有的水平部份442僅覆蓋第二多晶硅結(jié)構(gòu)440b—側(cè)的磊晶層110。因此，本實(shí)施例僅在第二多晶硅結(jié)構(gòu)440b的一側(cè)形成分流通道CHd。圖6A與圖6C為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第五實(shí)施例。如圖6A所示，本實(shí)施例的第二多晶硅結(jié)構(gòu)MOb具有二個垂直部份541位于相鄰的二個第二溝槽520b中。此二個第二溝槽520b間的磊晶層110則是被第二多晶硅結(jié)構(gòu) 540b的水平部份542所覆蓋。位于此二個第二溝槽520b間的磊晶層110中不會形成本體區(qū) 150。
隨后，如圖6B所示，蝕刻第二多晶硅結(jié)構(gòu)540b，以裸露第二多晶硅結(jié)構(gòu)MOb周圍的本體區(qū)150。就一較佳實(shí)施例而言，前述蝕刻步驟可以采用等向性蝕刻技術(shù)，使水平部分 542的側(cè)邊內(nèi)縮，以裸露本體區(qū)150。值得注意的是，經(jīng)過此蝕刻步驟后，仍然留有部份第二多晶硅結(jié)構(gòu)^Ob覆蓋于相鄰二個第二溝槽520b間的磊晶層110上。接下來，利用剩下來的第二多晶硅結(jié)構(gòu)MOb為遮罩，植入N型摻雜于本體區(qū)150的表面區(qū)域，以形成源極摻雜區(qū) 160。隨后，如圖6C所示，形成一層間介電層570于磊晶層110上方，覆蓋柵極多晶硅結(jié)構(gòu)140a與第二多晶硅結(jié)構(gòu)MOb。然后，形成多個接觸窗572于層間介電層570中，以裸露源極摻雜區(qū)160。同時，形成至少一個蕭特基接觸窗574對準(zhǔn)第二多晶硅結(jié)構(gòu)540b，以裸露磊晶層110。由此，除了可以在第二多晶硅結(jié)構(gòu)MOb的側(cè)邊形成分流通道CHd，同時還可以在第二多晶硅結(jié)構(gòu)MOb的中央處形成蕭特基二極管。圖7A至圖7C為顯示本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第六實(shí)施例。如圖7A所示，首先，提供一 N型重?fù)诫s的基板100，并于此基板100上制作 N型摻雜的磊晶層610。然后，在此N型摻雜的磊晶層610上制作P型摻雜的本體層650。 隨后，在磊晶層610中形成多個柵極溝槽620a與至少一個第二溝槽620b。這些溝槽620a， 620b貫穿P型本體層650，延伸至N型磊晶層610中。隨后，如圖7B所示，形成一柵極介電層130覆蓋柵極溝槽620a與第二溝槽620b的內(nèi)側(cè)表面。然后，沉積一多晶硅層640于本體層650的表面。并利用微影蝕刻的方式，去除第二溝槽620b周圍一定范圍內(nèi)的多晶硅層640。不過，留下位于第二溝槽620b內(nèi)的部份多晶硅層640作為第二多晶硅結(jié)構(gòu)640b。接下來，如圖7C所示，利用蝕刻的方式去除覆蓋于本體層650表面的多余的多晶硅材料，以形成柵極多晶硅結(jié)構(gòu)640a。此蝕刻步驟同時會在本體層650中，對應(yīng)于第二多晶硅結(jié)構(gòu)640b的所在位置，形成一個凹陷區(qū)域652。因?yàn)檫@個凹陷區(qū)域652的存在，鄰近于第二多晶硅結(jié)構(gòu)640b處的本體層650的厚度會小于鄰近于柵極多晶硅結(jié)構(gòu)640a處的本體層650的厚度。因此，可以在鄰近于第二多晶硅結(jié)構(gòu)640b處， 形成長度明顯小于柵極通道CHe的分流通道CHd。圖8A至圖8H顯示本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第七實(shí)施例。如圖8A所示，首先，提供一 N型重?fù)诫s的基板100，并于此基板100上制作N 型摻雜的磊晶層710。隨后，形成一硬質(zhì)罩幕層715于磊晶層710上，定義出多個柵極溝槽 720a與至少一個第二溝槽720b。接下來，如圖8B所示，形成一介電層725于硬質(zhì)罩幕層715上，并且填滿各個溝槽 720a，720b。然后，利用微影制程在介電層725上形成光阻層冊，定義凹陷區(qū)域的范圍。隨后，如圖8C所示，利用此光阻層I3R為遮罩，蝕刻介電層725、硬質(zhì)罩幕層715與磊晶層710 以形成凹陷區(qū)域752于第二溝槽720b周圍的磊晶層710中。然后，去除剩下的介電層725 與硬質(zhì)罩幕層715，使各個溝槽720a，720b的內(nèi)側(cè)表面裸露于外。簡言之，前述制作流程首先以第一道微影蝕刻步驟，形成多個柵極溝槽720a與至少一個第二溝槽720b于磊晶層710內(nèi)。然后再以第二道微影蝕刻步驟，制作凹陷區(qū)域752 于本體區(qū)750內(nèi)，以加大第二溝槽720b的上部份的寬度。接下來，如圖8D所示，形成一柵極介電層730覆蓋柵極溝槽720a與第二溝槽720b 的內(nèi)側(cè)表面。隨后，沉積一多晶硅層(如圖中虛線部份所示)于磊晶層710上。接下來，以蝕刻方式(例如回蝕)去除覆蓋于磊晶層710上表面的多晶硅材料，以形成柵極多晶硅結(jié)構(gòu)740a于柵極溝槽720a內(nèi)。此蝕刻步驟同時會在第二溝槽720b中形成第二多晶硅結(jié)構(gòu) 740b。此第二多晶硅結(jié)構(gòu)740b填滿位于凹陷區(qū)域752下方的第二溝槽720b，同時覆蓋凹陷區(qū)域752的底面。然后，如圖8E所示，利用第二多晶硅結(jié)構(gòu)740b為遮罩，植入P型摻雜于磊晶層710 內(nèi)，以形成本體區(qū)750環(huán)繞柵極多晶硅結(jié)構(gòu)740a與第二多晶硅結(jié)構(gòu)740b。由于第二溝槽 720b周圍的磊晶層710(即凹陷區(qū)域752下方處的磊晶層710)被第二多晶硅結(jié)構(gòu)740b所覆蓋，因此，鄰近于第二多晶硅結(jié)構(gòu)740b的本體區(qū)750的厚度會明顯小于鄰近于柵極多晶硅結(jié)構(gòu)740a的本體區(qū)750的厚度。接下來，如圖8F所示，去除覆蓋于凹陷區(qū)域752底面的多晶硅材料，使凹陷區(qū)域 752的底面裸露于外。然后，植入N型摻雜于本體區(qū)750的表面區(qū)域以及凹陷區(qū)域752的底部，以形成源極摻雜區(qū)760a，760b分別環(huán)繞柵極多晶硅結(jié)構(gòu)740a與第二多晶硅結(jié)構(gòu)740b。隨后，如圖8G所示，形成一層間介電層770于磊晶層710上方，覆蓋柵極多晶硅結(jié)構(gòu)740a與第二多晶硅結(jié)構(gòu)740b。然后，形成多個接觸窗772裸露源極摻雜區(qū)760a與760b 之間的本體區(qū)750。隨后，在這些接觸窗772的底部植入P型摻雜，形成P型重?fù)诫s區(qū)774 于本體區(qū)750內(nèi)。如圖8F與圖8G所示，本實(shí)施例直接利用位于凹陷區(qū)域752的層間介電層770厚度較厚的特性，在蝕刻形成接觸窗772的同時，對凹陷區(qū)域752上方的層間介電層 770進(jìn)行蝕刻。因此，經(jīng)過此蝕刻步驟后，如圖8G所示，僅在凹陷區(qū)域752的底部留有部分層間介電層770覆蓋第二多晶硅結(jié)構(gòu)740b。最后，如圖8H所示，移除覆蓋于凹陷區(qū)域752底面的層間介電層770。然后，沉積一源極金屬層780于層間介電層770上方，并且填入接觸窗772與凹陷區(qū)域752，以電性連接至源極摻雜區(qū)760a，760b。圖9A至圖9C為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法的一第八實(shí)施例。圖9A的步驟承接第七實(shí)施例的圖8E的步驟。如圖9A所示，在形成本體區(qū)750 之后，以斜向離子植入(tilted implant)的方式植入P型摻雜于磊晶層710的表面區(qū)域以及凹陷區(qū)域752的側(cè)邊，以形成P型重?fù)诫s區(qū)874。接下來，如圖9B所示，去除覆蓋于凹陷區(qū)域752底面的多晶硅材料，使凹陷區(qū)域752的底面裸露于外。然后，植入N型摻雜于本體區(qū)750的表面區(qū)域以及凹陷區(qū)域752的底部。其中，植入本體區(qū)750的表面區(qū)域的N型摻雜足以改變原本位于本體區(qū)750表面的P型重?fù)诫s區(qū)874的導(dǎo)電型，以形成N型源極摻雜區(qū)860a環(huán)繞柵極多晶硅結(jié)構(gòu)740a。同時，在凹陷區(qū)域752的底部形成源極摻雜區(qū)860b環(huán)繞第二多晶硅結(jié)構(gòu)740b。值得注意的是，經(jīng)過此離子植入步驟后，在凹陷區(qū)域752的側(cè)邊仍然會留有部份的P型重?fù)诫s區(qū)874。隨后，如圖9C所示，形成一層間介電層770于磊晶層710上方。然后，去除位于磊晶層710的上表面以及凹陷區(qū)域752的底面的部份，留下覆蓋柵極多晶硅結(jié)構(gòu)740a與第二多晶硅結(jié)構(gòu)740b的部份層間介電層770，使源極摻雜區(qū)860a，860b與P型重?fù)诫s區(qū)874裸
露于外。如圖10所示為本發(fā)明具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的第九實(shí)施例。不同于前述各個實(shí)施例是將金氧半晶體管(MOSFET)與場效整流元件整合在一起，本實(shí)施例則是將絕緣閘雙極性晶體管(IGBT)與場效整流元件整合在一起。如圖中所示，在N型基板910的下表面以離子植入方式制作有多個P型摻雜區(qū)990，分別對應(yīng)于N型基板910上表面的各個柵極多晶硅結(jié)構(gòu)940a。覆蓋于N型基板910上表面的金屬層980作為絕緣閘雙極性晶體管的射極(emitter)，覆蓋于N型基板910下表面的金屬層995作為絕緣閘雙極性晶體管的集極(collector)。在N型基板910的上表面并制作有至少一個第二多晶硅結(jié)構(gòu) 940b，耦接至金屬層980，作為場效整流元件的導(dǎo)電結(jié)構(gòu)。在本體區(qū)950內(nèi)鄰接于柵極多晶硅結(jié)構(gòu)940a處形成有一柵極通道CHG。在本體區(qū)950內(nèi)鄰接于第二多晶硅結(jié)構(gòu)940b處則是形成有一分流通道CHd。此分流通道CHd并聯(lián)于柵極通道CHe，并且由源極摻雜區(qū)960向下延伸至N型基板910。相較于蕭特基二極管，本發(fā)明的場效整流元件更容易整合于既有的半導(dǎo)體制程中，同時能夠發(fā)揮類似蕭特基二極管所提供的功效。因而有助于避免制程的復(fù)雜度與成本的提高。但是，以上所述，僅為本發(fā)明的較佳實(shí)施例而已，當(dāng)不能以此限定本發(fā)明實(shí)施的范圍，凡依本權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修改，皆屬本發(fā)明專利涵蓋的范圍內(nèi)。另外本發(fā)明的任一實(shí)施例或權(quán)利要求不須達(dá)到本發(fā)明所揭示的全部目的或優(yōu)點(diǎn)或特點(diǎn)。此外，摘要部分和標(biāo)題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權(quán)利要求保護(hù)范圍。
權(quán)利要求
1.一種具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，包括 一漏極區(qū)；一本體區(qū)，位于該漏極區(qū)的上方； 一源極區(qū)，位于該本體區(qū)內(nèi)；一柵極通道，位于該本體區(qū)內(nèi)，并且鄰接于一柵極結(jié)構(gòu)；以及一分流通道，位于該本體區(qū)內(nèi)，并且鄰接于一導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)是耦接該源極區(qū)， 該分流通道是由該源極區(qū)向下延伸至該漏極區(qū)； 其中，該分流通道較該柵極通道為短。
2.如權(quán)利要求1所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該導(dǎo)電結(jié)構(gòu)位于一溝槽內(nèi)，該溝槽由該源極區(qū)向下延伸。
3.如權(quán)利要求1所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極通道由該源極區(qū)向下延伸至該漏極區(qū)。
4.如權(quán)利要求3所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極通道與該分流通道分別位于該本體區(qū)的兩側(cè)，并且，該本體區(qū)在對應(yīng)于該分流通道處的厚度小于該本體區(qū)在對應(yīng)于該柵極通道處的厚度。
5.如權(quán)利要求4所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該本體區(qū)在對應(yīng)于該分流通道處的深度小于該本體區(qū)在對應(yīng)于該柵極通道處的深度。
6.如權(quán)利要求4所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該本體區(qū)的上表面具有一凹陷區(qū)域，該凹陷區(qū)域是對應(yīng)于該導(dǎo)電結(jié)構(gòu)。
7.一種具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括 提供一基材，該基材具有一漏極區(qū)；形成一導(dǎo)電結(jié)構(gòu)于該漏極區(qū)上方； 形成一本體區(qū)環(huán)繞該導(dǎo)電結(jié)構(gòu)； 形成一源極區(qū)于該本體區(qū)上方；以及形成一源極金屬層電性連接該源極區(qū)與該導(dǎo)電結(jié)構(gòu)；其中，鄰接于該導(dǎo)電結(jié)構(gòu)的該本體區(qū)內(nèi)形成一分流通道，由該源極區(qū)向下延伸至該漏極區(qū)。
8.如權(quán)利要求7所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，在形成該導(dǎo)電結(jié)構(gòu)的同時，形成至少一柵極結(jié)構(gòu)于該基材內(nèi)。
9.如權(quán)利要求7所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，在形成該本體區(qū)之后，更包括形成一凹陷于該本體區(qū)內(nèi)且對應(yīng)于該導(dǎo)電結(jié)構(gòu)，使對應(yīng)于該分流通道處的該本體區(qū)的厚度小于對應(yīng)于該柵極通道處的該本體區(qū)的厚度。
10.如權(quán)利要求7所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該導(dǎo)電結(jié)構(gòu)具有一水平部分，形成該本體區(qū)的步驟是以該導(dǎo)電結(jié)構(gòu)為遮罩植入摻雜物于該基材內(nèi)，該本體區(qū)在對應(yīng)于該分流通道處的厚度小于該本體區(qū)在對應(yīng)于該柵極通道處的厚度。
11.如權(quán)利要求7所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該導(dǎo)電結(jié)構(gòu)的步驟包括形成至少一個溝槽于該基材內(nèi)；形成一介電層覆蓋所述的溝槽的內(nèi)側(cè)表面；以及于所述的溝槽中，分別填入該導(dǎo)電結(jié)構(gòu)與該柵極結(jié)構(gòu)。
12.如權(quán)利要求11所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，制造至少一個溝槽于該基材的步驟包括以第一道微影蝕刻步驟，形成至少一個第一溝槽與至少一個第二溝槽于該基材內(nèi)；以及以第二道微影蝕刻步驟，加大該第二溝槽的上部份的寬度；其中，該第一溝槽是用以容納該柵極結(jié)構(gòu)，該第二溝槽是用以容納該導(dǎo)電結(jié)構(gòu)，該分流通道是位于該第二溝槽的下部份的側(cè)邊。
13.如權(quán)利要求12所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該源極區(qū)于該本體區(qū)上方的步驟包括形成一第一源極區(qū)于該第二溝槽的該下部份的側(cè)邊；以及形成一第二源極區(qū)于該第一溝槽與該第二溝槽間的該本體區(qū)的表面區(qū)域。
14.如權(quán)利要求13所述的具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，更包括斜向植入摻雜物至該第二溝槽的該上部份的側(cè)邊。
全文摘要
一種具有一場效整流元件的功率半導(dǎo)體結(jié)構(gòu)及其制造方法，所述功率半導(dǎo)體結(jié)構(gòu)包括一漏極區(qū)、一本體區(qū)、一源極區(qū)、一柵極通道與一分流通道；其中，本體區(qū)位于漏極區(qū)的上方；源極區(qū)位于本體區(qū)內(nèi)；柵極通道位于本體區(qū)內(nèi)，且鄰接于一柵極結(jié)構(gòu)；分流通道位于本體區(qū)內(nèi)，并且由源極區(qū)向下延伸至漏極區(qū)；分流通道鄰接于一導(dǎo)電結(jié)構(gòu)；此導(dǎo)電結(jié)構(gòu)耦接源極區(qū)。
文檔編號H01L29/06GK102315270SQ20101022531
公開日2012年1月11日 申請日期2010年7月9日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者涂高維 申請人:科軒微電子股份有限公司