專利名稱：低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體結(jié)構(gòu)的制作方法，特別是一種低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制作方法。
背景技術(shù)：
隨著節(jié)能的聲音逐漸高漲，需要更高的能源轉(zhuǎn)換效率。這些日趨嚴(yán)格的設(shè)計(jì)規(guī)范要求，對于電源轉(zhuǎn)換器設(shè)計(jì)者是一個(gè)嚴(yán)厲的挑戰(zhàn)。為了因應(yīng)此需求，新式功率元件在高效能轉(zhuǎn)換器中所扮演的角色愈趨重要。其中，功率金氧半場效晶體管(Power M0SFET)目前已被廣泛應(yīng)用于各種電源轉(zhuǎn)換器。圖IA至圖IC為一典型溝槽式功率半導(dǎo)體結(jié)構(gòu)的部份制作流程。以下描述以N型功率金氧半場效晶體管(trench power M0SFET)為例。如圖IA所示，首先提供一 N型硅基材110。然后，利用一光罩(圖未示)定義出柵極溝槽120的位置，并以干蝕刻的方式在N 型硅基材110中制作出多個(gè)柵極溝槽120。隨后，形成一柵極氧化層130，132于N型硅基材 110的裸露表面。接下來，沉積一多晶硅層(圖未示)覆蓋N型硅基材110，并且填滿柵極溝槽120。 然后，回蝕(etch back)去除位于N型硅基材110上方的部分多晶硅層，以構(gòu)成多個(gè)多晶硅柵極結(jié)構(gòu)140。隨后，如圖IB所示，以全面離子布植(blanket ion implantation)的方式植入P型摻雜物于N型硅基材110中，以形成一摻雜區(qū)150。然后，如圖IC所示，熱驅(qū)入 (drive-in)植入的P型摻雜物，由以在N型硅基材110中形成一 P型本體(P-body) 150’。為了縮小金氧半場效晶體管的尺寸以提高元件積集度(integration)，柵極溝槽 120的寬度與深度必需縮小。然而，柵極溝槽120的尺寸縮小會(huì)導(dǎo)致多晶硅柵極結(jié)構(gòu)140的阻值提高，而對于晶體管的切換速度造成不利影響，進(jìn)而造成切換損失(switching loss) 的增加。由于多晶硅材料的電阻率偏高(通常大于ΙπιΩ-cm)，為了降低多晶硅柵極結(jié)構(gòu) 140的阻值，一個(gè)典型的方法是在多晶硅柵極結(jié)構(gòu)140上制作金屬硅化物(Silicide)。由于金屬硅化物相較于多晶硅材料具有較低的阻值，因此可以有效解決柵極阻抗過高的問題。就典型的自對準(zhǔn)(self-aligned)金屬硅化物的制程而言，為了有效控制其厚度，同時(shí)防止金屬原子在高溫環(huán)境下擴(kuò)散而造成污染，金屬硅化物的制作必須延后至離子植入步驟與高溫的離子驅(qū)入步驟結(jié)束后。如圖IB與圖IC所示，在離子熱驅(qū)入的步驟中通常會(huì)通入氧氣，而形成氧化硅層132’于硅基材110的表面以防止植入離子向外擴(kuò)散。不過， 由于柵極溝槽120內(nèi)的多晶硅柵極結(jié)構(gòu)140也是裸露于外，在多晶硅柵極結(jié)構(gòu)140的表面也會(huì)形成氧化硅層134。同時(shí)由于多晶硅柵極結(jié)構(gòu)140具有高濃度的摻雜，在多晶硅柵極結(jié)構(gòu)140表面形成的氧化硅層134的厚度往往大于硅基材110表面形成的氧化硅層132’的厚度。由于氧化硅層134，132’會(huì)阻礙金屬硅化物的產(chǎn)生。因此，請同時(shí)參照圖1C，若欲制作自對準(zhǔn)金屬硅化物，必須先移除多晶硅柵極結(jié)構(gòu)140表面的氧化硅層134，同時(shí)保留硅基材110表面的氧化硅層132’。不過，由于多晶硅柵極結(jié)構(gòu)140表面的氧化硅層134的厚度大于硅基材110表面的氧化硅層132’的厚度，因此，難以通過全面蝕刻的方式選擇性地移除多晶硅柵極結(jié)構(gòu)140表面的氧化硅層134，同時(shí)保留硅基材110表面的氧化硅層132’。 也因此，難以利用硅基材110表面的氧化硅層132’作為遮罩，在多晶硅柵極結(jié)構(gòu)140表面形成自對準(zhǔn)金屬硅化物。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種功率半導(dǎo)體結(jié)構(gòu)的制作方法，可以在多晶硅柵極上形成自對準(zhǔn)金屬硅化物，以降低功率半導(dǎo)體結(jié)構(gòu)的柵極阻抗。本發(fā)明的一實(shí)施例提供一種低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法。首先，形成一柵極多晶硅結(jié)構(gòu)于一硅基材。此柵極多晶硅結(jié)構(gòu)可以是一溝槽式柵極多晶硅結(jié)構(gòu)，也可以是一平面式柵極多晶硅結(jié)構(gòu)。隨后，通過柵極多晶硅結(jié)構(gòu)植入摻雜物于硅基材內(nèi)。接下來，形成一隔離層覆蓋柵極多晶硅結(jié)構(gòu)。然后，施以一熱擴(kuò)散(drive-in)制程，至少形成一本體環(huán)繞柵極多晶硅結(jié)構(gòu)。隨后，移除隔離層，以裸露柵極多晶硅結(jié)構(gòu)。最后，沉積一金屬層于介電層與柵極多晶硅結(jié)構(gòu)上，并施以一熱制程，以形成一自對準(zhǔn)金屬硅化物層于柵極多晶硅結(jié)構(gòu)的表面。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以借助于以下的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖IA至圖IC為一典型溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作流程；圖2A至圖2F為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第一實(shí)施例；圖3A至圖3C為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第二實(shí)施例；圖4A至圖4C為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第三實(shí)施例；圖5A至圖5D為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第四實(shí)施例。主要元件附圖標(biāo)記說明硅基材110柵極溝槽120柵極氧化層130，132多晶硅柵極結(jié)構(gòu)140摻雜區(qū)150本體150，氧化硅層132，，134柵極溝槽220硅基材210介電層230，232
柵極多晶硅結(jié)構(gòu)MO
摻雜區(qū)250
隔離層260
本體250，
源極摻雜區(qū)270
金屬層280
自對準(zhǔn)金屬硅化物層285
第一摻雜區(qū)350
第二摻雜區(qū)370
本體；350，
源極摻雜區(qū)370’
本體450
摻雜區(qū)470
源極摻雜區(qū)470，
隔離層560
隔離層56具體實(shí)施例方式本發(fā)明的主要技術(shù)特征在本體摻雜熱驅(qū)入(drive-in)制程前，沉積一氮化硅層，以確保柵極多晶硅結(jié)構(gòu)的表面在后續(xù)的本體摻雜熱驅(qū)入(body drive-in)制程與源極摻雜熱驅(qū)入(source drive-in)制程中不會(huì)形成氧化層。由此，即可通過位于硅基材表面的氧化硅層，進(jìn)行自對準(zhǔn)金屬硅化物(salicide)制程，以降低柵極阻抗。本發(fā)明所提供的技術(shù)不僅可適用于溝槽式柵極多晶硅結(jié)構(gòu)，亦可適用于平面式柵極多晶硅結(jié)構(gòu)。一般而言， 平面式功率半導(dǎo)體結(jié)構(gòu)的制造方法通常比溝槽式功率半導(dǎo)體結(jié)構(gòu)簡單，因此，以下實(shí)施例僅就溝漕式功率半導(dǎo)體結(jié)構(gòu)的制造方法進(jìn)行說明。圖2A至圖2F為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第一實(shí)施例。如圖2A所示，形成一柵極溝槽220于一硅基材210內(nèi)。隨后，形成一介電層230，232 覆蓋硅基材210的裸露表面，包含柵極溝槽的內(nèi)側(cè)表面以及硅基材210的上表面。此介電層230，232可以是由氧化硅、氮化硅或是其他適合的介電材料所構(gòu)成。接下來，形成一柵極多晶硅結(jié)構(gòu)240于柵極溝槽220內(nèi)。然后，植入第一導(dǎo)電型的摻雜物于硅基材210內(nèi)，以形成一摻雜區(qū)250。接下來，請參照圖2B，沿著硅基材210與柵極多晶硅結(jié)構(gòu)MO的表面起伏，全面沉積一隔離層260。此隔離層260主要用以隔絕柵極多晶硅結(jié)構(gòu)240與環(huán)境氣體的接觸，就一較佳實(shí)施例而言，此隔離層260可以是由氮化硅所構(gòu)成。隨后，如圖2C所示，針對摻雜區(qū)250(如圖中虛線所示)內(nèi)的第一導(dǎo)電型的摻雜物，進(jìn)行熱擴(kuò)散(drive-in)制程。在此熱擴(kuò)散制程中，摻雜區(qū)250內(nèi)的摻雜物向下擴(kuò)散(擴(kuò)散方向如圖中箭頭所示)，而形成一本體250’環(huán)繞柵極多晶硅結(jié)構(gòu)M0。隨后，如圖2D所示，通過覆蓋于硅基材210的上表面的介電層232與隔離層沈0， 植入第二導(dǎo)電型的摻雜物于本體250’內(nèi)，并施以另一道熱擴(kuò)散制程，以形成源極摻雜區(qū)270于硅基材210的表面區(qū)域。接下來，如圖2E所示，移除隔離層沈0，使位于硅基材210的上表面的介電層232 以與門極多晶硅結(jié)構(gòu)MO的上表面裸露于外。然后，沉積一金屬層觀0于介電層232與柵極多晶硅結(jié)構(gòu)240上。如圖2F所示，施以一熱制程，例如快速熱退火制程(Rapid Thermal Annealing, RTA)，使金屬層280與柵極多晶硅結(jié)構(gòu)MO的介面產(chǎn)生反應(yīng)，而形成自對準(zhǔn)金屬硅化物層觀5于柵極多晶硅結(jié)構(gòu)240與金屬層觀0的介面上。然后，去除多余的金屬層 2800至于后續(xù)制作源極接觸窗的步驟，非本發(fā)明的重點(diǎn)所在，在此不予贅述。在傳統(tǒng)的溝渠式功率半導(dǎo)體結(jié)構(gòu)的制作流程，在多晶硅柵極結(jié)構(gòu)140的表面會(huì)因?yàn)殡x子植入制程與后續(xù)熱擴(kuò)散制程，而形成氧化硅層134，阻礙金屬硅化物的產(chǎn)生。同時(shí)，形成于多晶硅柵極結(jié)構(gòu)140表面的氧化硅層134的厚度往往大于形成于硅基材110表面的氧化硅層132’的厚度，因此，難以通過蝕刻的方式僅僅移除覆蓋于多晶硅柵極結(jié)構(gòu)140表面的氧化硅層134。也因此，在制程中難以利用覆蓋于硅基材110表面的氧化硅層132’作為遮罩，形成自對準(zhǔn)金屬硅化物層于多晶硅柵極結(jié)構(gòu)140上。相較之下，如圖2B所示，本實(shí)施例在離子植入步驟后，隨即沉積一隔離層260覆蓋柵極多晶硅結(jié)構(gòu)240的表面，因而可以避免柵極多晶硅結(jié)構(gòu)MO的表面在后續(xù)熱擴(kuò)散步驟中生成氧化硅層。也因此，如圖2E所示，在完成本體250’與源極摻雜區(qū)270的制作后，可利用位于硅基材210的上表面的介電層232為遮罩，形成自對準(zhǔn)金屬硅化物層觀5于多晶硅柵極結(jié)構(gòu)140。圖3A至圖3C為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第二實(shí)施例。請參照圖3A所示，不同于本發(fā)明的第一實(shí)施例，在植入第一導(dǎo)電型摻雜物于硅基材 210內(nèi)以形成一摻雜區(qū)250后，隨即制作一隔離層260覆蓋柵極多晶硅結(jié)構(gòu)M0，本實(shí)施例在植入第一導(dǎo)電型摻雜物于硅基材210的步驟后，再進(jìn)行另一道離子植入步驟植入第二導(dǎo)電型摻雜物于硅基材210。經(jīng)過這兩道離子植入步驟后，在硅基材210內(nèi)形成有一深度較深的第一摻雜區(qū)350與一位于硅基材210表面的第二摻雜區(qū)370。其中，第一摻雜區(qū)350為第一導(dǎo)電型，第二摻雜區(qū)370則是第二導(dǎo)電型。隨后，如圖:3B所示，沿著硅基材210與柵極多晶硅結(jié)構(gòu)240的表面起伏，全面沉積一隔離層沈0。然后，如圖3C所示，針對第一摻雜區(qū)350與第二摻雜區(qū)370(如圖中虛線所示)內(nèi)的摻雜物，進(jìn)行熱擴(kuò)散(drive-in)制程。在此熱擴(kuò)散制程中，第一摻雜區(qū)350內(nèi)的摻雜物向下擴(kuò)散(擴(kuò)散方向如圖中箭頭所示)形成一本體350’環(huán)繞柵極多晶硅結(jié)構(gòu)M0， 第二摻雜區(qū)370內(nèi)的摻雜物則是向下擴(kuò)散(擴(kuò)散方向如圖中箭頭所示)形成一源極摻雜區(qū) 370’于硅基材210的表面區(qū)域。圖4A至圖4C為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第三實(shí)施例，其中，圖4A所示的步驟承接圖2C所示的步驟。如圖4A所示，在形成本體450環(huán)繞柵極多晶硅結(jié)構(gòu)240后，通過覆蓋于硅基材210的上表面的介電層232與隔離層沈0，植入第二導(dǎo)電型的摻雜物于本體450內(nèi)，以形成一摻雜區(qū)470，作為此溝槽式功率半導(dǎo)體結(jié)構(gòu)的源極摻雜區(qū)。隨后，如圖4B所示，移除隔離層沈0，使位于硅基材210的上表面的介電層232以與門極多晶硅結(jié)構(gòu)MO的上表面裸露于外。然后，沉積一金屬層280于介電層232與柵極多晶硅結(jié)構(gòu)240上。接下來，如圖2F所示，施以一熱制程，例如快速熱退火制程(RapidThermal Annealing, RTA)，使金屬層280與柵極多晶硅結(jié)構(gòu)240的介面產(chǎn)生反應(yīng)，而形成自對準(zhǔn)金屬硅化物層觀5于柵極多晶硅結(jié)構(gòu)MO的上表面。在此同時(shí)，摻雜區(qū)470內(nèi)的摻雜物亦會(huì)因?yàn)榇藷嶂瞥潭蛳聰U(kuò)散，而形成源極摻雜區(qū)470’。然后，去除多余的金屬層觀0。 至于后續(xù)制作源極接觸窗的步驟，非本發(fā)明的重點(diǎn)所在，在此不予贅述。圖5A與圖5B為本發(fā)明低柵極阻抗的溝槽式功率半導(dǎo)體結(jié)構(gòu)的制作方法的第四實(shí)施例，其中，圖5A承接圖2A。如圖5A所示，植入第一導(dǎo)電型的摻雜物于硅基材210內(nèi)以形成摻雜區(qū)250的步驟后，全面沉積一隔離層560于硅基材210與柵極多晶硅結(jié)構(gòu)240上。 本實(shí)施例的隔離層560的厚度大于本發(fā)明的第一實(shí)施例的隔離層沈0，并且填滿柵極溝槽 220。接下來，如圖5B所示，以回蝕制程去除多余的隔離層560材料，而留下位于柵極溝槽220內(nèi)的部份隔離層562。此部份隔離層562僅覆蓋柵極多晶硅結(jié)構(gòu)240的表面，至于硅基材210的上表面的介電層232則是裸露于外。為了進(jìn)行此回蝕制程，就一較佳實(shí)施例而言，可選用氧化硅制作介電層232，同時(shí)選用氮化硅制作隔離層560，以達(dá)到選擇性去除隔離層560的目的。當(dāng)然，介電層232與隔離層560的構(gòu)成材料并不限于此，其他適用于回蝕制程的介電材料，亦可應(yīng)用于本發(fā)明。接下來，如圖5C所示，針對摻雜區(qū)250 (如圖中虛線所示)內(nèi)的第一導(dǎo)電型的摻雜物，進(jìn)行熱擴(kuò)散(drive-in)制程，以形成一本體250’環(huán)繞柵極多晶硅結(jié)構(gòu)M0。然后，如圖5D所示，通過介電層232植入第二導(dǎo)電型摻雜物于本體250’內(nèi)，并施以另一道熱擴(kuò)散制程，以形成源極摻雜區(qū)270于硅基材210的表面區(qū)域。本實(shí)施例的后續(xù)步驟與本發(fā)明第一實(shí)施例大致相同，在此不予贅述。本發(fā)明所提供的制造方法在離子熱擴(kuò)散步驟前，先沉積隔離層沈0隔絕柵極多晶硅結(jié)構(gòu)240與外界空氣的接觸，可以避免柵極多晶硅結(jié)構(gòu)MO的表面在熱擴(kuò)散步驟中生成氧化硅層。因此，在完成功率半導(dǎo)體結(jié)構(gòu)的本體250’與源極摻雜區(qū)270的制作后，可直接利用位于硅基材210的上表面的介電層232為遮罩形成自對準(zhǔn)金屬硅化物層285于多晶硅柵極結(jié)構(gòu)140。由此，本發(fā)明所提供的制造方法可以簡化自對準(zhǔn)金屬硅化物層的制作流程， 而有助于低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制作。但是，以上所述，僅為本發(fā)明的較佳實(shí)施例而已，當(dāng)不能以此限定本發(fā)明權(quán)利要求保護(hù)范圍，即凡按照本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修改，皆仍屬本發(fā)明權(quán)利要求涵蓋的范圍內(nèi)。另外本發(fā)明的任一實(shí)施例或權(quán)利要求不須達(dá)到本發(fā)明所揭示的全部目的或優(yōu)點(diǎn)或特點(diǎn)。此外，摘要部分和標(biāo)題僅是用來輔助專利文件搜尋之用， 并非用來限制本發(fā)明的權(quán)利要求保護(hù)范圍。
權(quán)利要求
1.一種低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括下列步驟 形成一柵極溝槽于該硅基材內(nèi)；形成一介電層覆蓋該柵極溝槽的內(nèi)側(cè)表面以及該硅基材的一上表面；形成該柵極多晶硅結(jié)構(gòu)于該柵極溝槽內(nèi)；植入摻雜物于該硅基材內(nèi)；形成一隔離層覆蓋該柵極多晶硅結(jié)構(gòu)；施以一熱擴(kuò)散制程，至少形成一本體環(huán)繞該柵極多晶硅結(jié)構(gòu)；移除該隔離層，以裸露該柵極多晶硅結(jié)構(gòu)；以及沉積一金屬層于該介電層與該柵極多晶硅結(jié)構(gòu)上，并施以一熱制程，以形成一自對準(zhǔn)金屬硅化物層于該柵極多晶硅結(jié)構(gòu)的表面。
2.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，植入摻雜物于該硅基材內(nèi)的步驟包括植入第一導(dǎo)電型的一第一摻雜物于該硅基材內(nèi)；以及植入第二導(dǎo)電型的一第二摻雜物于該硅基材內(nèi)；其中，該熱擴(kuò)散制程使該第一摻雜物與該第二摻雜物擴(kuò)散分別形成該本體與一源極摻雜區(qū)。
3.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，植入摻雜物于該硅基材內(nèi)的步驟植入第一導(dǎo)電型的一第一摻雜物于該硅基材內(nèi)，該熱擴(kuò)散制程使該第一摻雜物擴(kuò)散形成該本體。
4.如權(quán)利要求3所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，施以該熱擴(kuò)散制程以形成該本體的步驟后，移除該隔離層的步驟前，更包括植入第二導(dǎo)電型的一第二摻雜物于該本體內(nèi)。
5.如權(quán)利要求4所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，植入該第二摻雜物于該硅基材內(nèi)的步驟后，更包括施以另一熱擴(kuò)散制程，以形成一源極摻雜區(qū)于該本體內(nèi)。
6.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該隔離層由氮化硅所構(gòu)成。
7.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該介電層由氧化硅所構(gòu)成。
8.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該自對準(zhǔn)金屬硅化物層的步驟包括全面沉積該金屬層；以及施以該熱制程，以形成該自對準(zhǔn)金屬硅化物層于該金屬層與該柵極多晶硅結(jié)構(gòu)的介面上。
9.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該隔離層覆蓋該柵極多晶硅結(jié)構(gòu)的步驟沿著該硅基材與該柵極多晶硅結(jié)構(gòu)的表面起伏，全面沉積該隔離層。
10.如權(quán)利要求1所述的低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該隔離層覆蓋該柵極多晶硅結(jié)構(gòu)的步驟包括全面沉積該隔離層于該硅基材與該柵極多晶硅結(jié)構(gòu)上，并且填滿該柵極溝槽；以及利用回蝕制程，留下位于該柵極溝槽內(nèi)的部分該隔離層。
全文摘要
一種低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制造方法；首先，形成一柵極溝槽于一硅基材內(nèi)；隨后，形成一介電層覆蓋硅基材的裸露表面；接下來，形成一柵極多晶硅結(jié)構(gòu)于柵極溝槽內(nèi)；然后，植入摻雜物于硅基材內(nèi)；在施以熱擴(kuò)散(drive-in)制程之前，先沉積一隔離層至少覆蓋柵極多晶硅結(jié)構(gòu)的裸露表面；接下來，進(jìn)行熱擴(kuò)散制程，至少形成一本體環(huán)繞柵極多晶硅結(jié)構(gòu)；隨后，移除隔離層以裸露柵極多晶硅結(jié)構(gòu)；最后，沉積一金屬層于介電層與柵極多晶硅結(jié)構(gòu)上，并施以一熱制程，以形成自對準(zhǔn)金屬硅化物層于柵極多晶硅結(jié)構(gòu)的上表面。本發(fā)明所提供的制造方法可以簡化自對準(zhǔn)金屬硅化物層的制作流程，而有助于低柵極阻抗的功率半導(dǎo)體結(jié)構(gòu)的制作。
文檔編號(hào)H01L21/28GK102263020SQ20101018676
公開日2011年11月30日 申請日期2010年5月25日 優(yōu)先權(quán)日2010年5月25日
發(fā)明者許修文 申請人:科軒微電子股份有限公司